JPH01129433A - パターン自動検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マスクを用いてパターンを形成するリソグラ
フィー工程におけるパターン検査の方法に関する。

従来の技術 マスクを用いるリソグラフィー工程において、マスク上
にパターン欠陥あるいは傷、汚れ、ゴミ等があると、そ
れは半導体基板上に転写され、そのマスクを用いて形成
したパターンはすべて欠陥を有することになり歩留り低
下をまねく。特に露光装置として縮小投影型露光装置を
用いると、マスク上の１つの欠陥が１枚の半導体基板上
の全ショット共通の欠陥として現われ、著しく歩留りを
低下させる。

従来においては、上記欠陥を発見・除去するために、半
導体素子を形成すべき半導体基板上にパターンを形成す
る直前に、別の平坦な半導体基板上にマスクのパターン
を転写して形成されたパターンを検査することが行なわ
れている。この検査は人手によることもあるが、最小線
幅が１μｍ前後の微細パターンでは、反射光を利用して
パターンを検出する自動検査装置で行なわれる場合が多
い。自動検査装置では、１つのチップと別のチップの同
一箇所のパターンを、画像認識によって重ね合わせて比
較し、パターンの相違を検出すると、欠陥として表示す
る。そして自動検査終了後、欠陥の位置を検査した半導
体基板上のパターンで確認し、マスク上の欠陥位置を知
り、マスクを洗浄する等の対策を行ない、所定の検査基
準を満足するまで、この検査を繰り返す。しかる侵、半
導体素子を形成すべき半導体基板上に、前記検査基準を
満足した状態のマスクを用いて、パターンを形成する。

発明が解決しようとする問題点 ところが従来のように、平坦な半導体基板上に形成され
たパターンを反射光を用いて検出し、画ｆｌｉ　Ｈ識に
よって別のチップの同一箇所のパターンと重ね合わせて
比較するようなパターン自動検査装置を用いて検査を行
なう場合には、次のような問題点がある。すなわち、非
常に単純な繰り返しパターンが多いとき、特にパターン
を構成する繰り返し単位が単純なパターンであるときに
は、検出した画面内の特徴ある画像を利用してのパター
ンの重ね合わせかうまくいかず、画面全体が重ね合わせ
ミスをおこし、多数の欠陥を検出する場合（以下レジス
トレーションエラーと称す）が起こる。このように装置
誤認による欠陥が多数生じた場合は、パターン自動検査
装置で検出した欠陥を侵で人が確認するために多大な時
間がかかり、また本来の欠陥を見落すなどのミスを招く
ことになり、検査能率・検査精度の低下につながり、ひ
いては製造コストを上げてしまう。

本発明は上記問題点を解決し、高精度にパターン検査を
行なう方法を提供することを目的とする。

問題点を解決するための手段 本発明は、パターン検査に用いる半導体基板上にあらか
じめエツチング可能な薄膜を形成しておき、そこに検査
すべきマスクのエツチングパターンを複数チップ形成し
、さらにその上に、同一チップサイズでパターン自動検
査装置がレジストレーションエラーを起こさない別のパ
ターンを重ね合わせて形成し、この重ね合わせたパター
ンをパターン自動検査装置で検査する方法である。

作用 本発明による検査方法によれば、パターン自動検査装置
の機械的ステージ精度や画像重ね合わせ精度はそのまま
で、レジストレーションエラーしやすいパターンを、レ
ジストレーションエラーなしで高精度に検査することが
できる。

実滴例 本発明による検査方法の一実施例を図を用いて詳しく説
明する。ここにおいて、第１図は検査パターンの一部を
示すメモリセル内の配線形成パターンの平面図、第２図
は、重ね合わせるパターンの一部を示すメモリセル内の
コンタクトホール形成パターンの平面図、第３図は、被
検査半導体基板上に形成されたパターンの一部を示すメ
モリセル内のパターンの平面図である。

まず、例えば約１０００人の酸化膜を半導体基板上に形
成し、その上にホトレジスト約１μｍを塗布する。続い
て、第１図に示す、同一方向の直線のみで形成される検
査すべきパターン、例えばメモリセル内の配線形成パタ
ーンをウェハーステッパー等の露光装置を用いて露光し
、現像する。なお、第１図中、１は形成すべき配線部を
示す。次に、前記露光装置によって半導体基板上に形成
された配線部１となるべきレジストパターンを有する複
数の同等のチップについて、それぞれレジストパターン
をマスクとしてその下の酸化膜をドライエツチングし、
その後レジストを除去する。このように形成された配線
部１となるべきエツチングパターン付き半導体基板上に
、再度ホトレジスト約１μｍを塗布し、第２図に示す、
前記エツチングパターンを形成したチップと同一チップ
サイズで、しかも画像認識による位Ｕ決定が容易なパタ
ーン、例えば、メモリセル内のコンタクトホール形成パ
ターンを、ウェハーステッパー等の露光装置を用いて、
先に形成した配線部１となるべきエツチングパターンに
重ね合わせて露光し、現像する。なお、第２図中、２は
コンタクトホール形成部を示す。このようにして、半導
体基板上に形成されたパターンは、第１図に示す検査す
べきエツチングパターンに、第２図に示すレジストパタ
ーンが重なった、第３図に示すようなパターンとなる。

しかる後、第３図に示すパターンの形成された半導体基
板に対し、反射光、好ましくは波長が４００ｎｍ〜８０
０ｎｉの可視光を用いであるチップにおけるパターンを
検出し、その検出したパターンを画像認識によって別の
チップの同一箇所と比較するような、好ましくはレンズ
系が一眼のパターン自動検査装置で検査を行なう。そし
て、比較したパターンが一致すれば正常と判定し、一致
しなければ欠陥ありと判定するものである。

なお、上記実施例においてエツチングパターン形成の為
に約１０００人の酸化膜を用いたが、本発明はこれに限
らず、窒化膜やアルミ膜等の半導体基板上に形成できて
パターン自動検査装置の反射光でエツチング棲のパター
ンが検出可能な膜はすべて利用可能である。またホトレ
ジストはネガ型、ポジ型いずれも利用可能で、染料の添
加されたホトレジストでも利用可能である。さらに本発
明は、露光装置として縮小投影型の装置を用いた場合に
より有効であるが、縮小投影型以外の露光装置も利用可
能なことはもちろんである。

発明の効果 本発明によれば、検査装置のステージの機械的精度を向
上させなくても、画像認識によるパターンの重ね合わせ
精度を向上させ、高精度にパターン比較検査を行なうこ
とができ、しかも、半導体装置製造に一般に用いられる
成膜・エツチング方法で実施することができるので、検
査コストをさほど上げずに歩留り向上に寄与することが
可能である。

【図面の簡単な説明】

図は本発明の一実施例を示し、第１図は検査すべきパタ
ーンの一部を示す平面図、第２図は検査すべきパターン
に重ね合わせるパターンの一部を示す平面図、第３図は
被検査半導体基板上に重ね合わされて形成されたパター
ンの一部を示す平面図である。 １・・・配線部　２・・・占ンタクトホール形成部１−
配線節

Claims (5)

【特許請求の範囲】
1. （１）マスクを用いてパターンを形成するリソグラフィ
   ー工程におけるパターン自動検査方法において、半導体
   基板上に被検査パターンをエッチングにより複数チップ
   形成し、前記エッチングパターンと同一チップサイズで
   しかも画像認識による位置決定が容易なレジストパター
   ンを、各チップについて前記エッチングパターンに重ね
   合わせて形成した後、パターン自動検査装置を用いて、
   前記重ね合わせて形成したパターンを反射光を用いて検
   出したうえ、画像認識により同一半導体基板上の複数チ
   ップを比較する検査工程を有することを特徴とするパタ
   ーン自動検査方法。
2. （２）前記パターン形成時にリソグラフィー工程で用い
   る露光装置が縮小投影型であることを特徴とする特許請
   求の範囲第（１）項に記載のパターン自動検査方法。
3. （３）前記被検査パターン形成に用いるマスクが、１マ
   スク内に同等のチップを複数有することを特徴とする特
   許請求の範囲第（１）項に記載のパターン自動検査方法
   。
4. （４）前記パターンを検出する反射光が可視光であるこ
   とを特徴とする特許請求の範囲第（１）項に記載のパタ
   ーン自動検査方法。
5. （５）前記パターン自動検査装置は、レンズ系が一眼で
   あることを特徴とする特許請求の範囲第（１）項に記載
   のパターン自動検査方法。