JPH07321012A - 位置合わせ方法及びそれを用いた素子の製造方法 - Google Patents
位置合わせ方法及びそれを用いた素子の製造方法Info
- Publication number
- JPH07321012A JPH07321012A JP6111021A JP11102194A JPH07321012A JP H07321012 A JPH07321012 A JP H07321012A JP 6111021 A JP6111021 A JP 6111021A JP 11102194 A JP11102194 A JP 11102194A JP H07321012 A JPH07321012 A JP H07321012A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alignment
- wafer
- marks
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
Abstract
(57)【要約】
【目的】 基板に層を形成する際、前記層以前形成され
た複数の層と前記層との各位置合せ精度が制御できる位
置合わせ方法を得ること。 【構成】 基板に層を形成する際、前記層以前に形成さ
れた層と前記層を位置合せする位置合わせ方法で、前記
層以前に形成された少なくとも２つ以上の層の各々に形
成されているマークの位置を各々計測する工程と、前記
各層のマーク位置の計測結果に基づいて前記層を形成す
る工程とを有する。
た複数の層と前記層との各位置合せ精度が制御できる位
置合わせ方法を得ること。 【構成】 基板に層を形成する際、前記層以前に形成さ
れた層と前記層を位置合せする位置合わせ方法で、前記
層以前に形成された少なくとも２つ以上の層の各々に形
成されているマークの位置を各々計測する工程と、前記
各層のマーク位置の計測結果に基づいて前記層を形成す
る工程とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、位置合わせ方法に関
し、特に半導体製造における位置合わせ方法及びそれを
用いた素子の製造方法に関する。
し、特に半導体製造における位置合わせ方法及びそれを
用いた素子の製造方法に関する。
【０００２】
【従来の技術】一般に、１０〜３０程度の膜を基板上に
順次成膜することによって、半導体を形成する。基板上
に形成された膜は層と呼ばれる。各々の層パターンは、
あらかじめ定められた基板上の水平位置に形成されなけ
ればならない。このために、ある層を基板上に形成する
場合には、その層以前の層においてあらかじめ作られた
位置合わせのためのマークを計測し、その計測値に応じ
て膜付けの位置を定める。
順次成膜することによって、半導体を形成する。基板上
に形成された膜は層と呼ばれる。各々の層パターンは、
あらかじめ定められた基板上の水平位置に形成されなけ
ればならない。このために、ある層を基板上に形成する
場合には、その層以前の層においてあらかじめ作られた
位置合わせのためのマークを計測し、その計測値に応じ
て膜付けの位置を定める。
【０００３】従来、最も位置合わせ精度が必要とされる
層においてアライメントマークを形成し、そのアライメ
ントマークの位置を計測して露光を行なっていた。ある
いは半導体形成のための膜付けに先立って、アライメン
トマークを形成するための工程を行ない、この工程で形
成されたマークに以後のすべての層を合わせるという方
法も提案されている。
層においてアライメントマークを形成し、そのアライメ
ントマークの位置を計測して露光を行なっていた。ある
いは半導体形成のための膜付けに先立って、アライメン
トマークを形成するための工程を行ない、この工程で形
成されたマークに以後のすべての層を合わせるという方
法も提案されている。
【０００４】
【発明が解決しようとする課題】現実の半導体製造にお
いては、ある層の位置に着目した場合、特定の単一の層
だけでなく、いくつかの層との位置関係が特に重要とな
っている。例えば絶縁層（Ｃ層）を形成する場合、Ｃ層
の下層である導通層（Ｂ層）とＢ層の下層である被絶縁
対象の層（Ａ層）のそれぞれに対して、あらかじめ定め
られた余裕を持って位置決めする必要がある。もしＡ層
とＢ層のどちらか一方に対して、余裕以上の位置ずれが
生じると、半導体製造における歩留に大きな影響を与え
る。
いては、ある層の位置に着目した場合、特定の単一の層
だけでなく、いくつかの層との位置関係が特に重要とな
っている。例えば絶縁層（Ｃ層）を形成する場合、Ｃ層
の下層である導通層（Ｂ層）とＢ層の下層である被絶縁
対象の層（Ａ層）のそれぞれに対して、あらかじめ定め
られた余裕を持って位置決めする必要がある。もしＡ層
とＢ層のどちらか一方に対して、余裕以上の位置ずれが
生じると、半導体製造における歩留に大きな影響を与え
る。
【０００５】従来、上記例のＡ層でアライメントマーク
を形成し、そのマークに合わせてＢ層とＣ層を形成して
いた。このとき、Ｂ層とＣ層の間の位置関係は、Ａ層を
経由して決定されることとなる。Ａ層とＣ層の位置合わ
せ誤差をεa 、Ａ層とＢ層の位置合わせ誤差をεb とす
ると、Ｂ層とＣ層の位置合わせ誤差は（εa 2＋εb 2）
1/2 となる。この方法では、Ｃ層とＡ層、Ｃ層とＢ層の
両方の相対位置余裕が同じとしても、結局値の厳しいＣ
層とＢ層の位置合わせ精度によって歩留まりが決定され
てしまう。
を形成し、そのマークに合わせてＢ層とＣ層を形成して
いた。このとき、Ｂ層とＣ層の間の位置関係は、Ａ層を
経由して決定されることとなる。Ａ層とＣ層の位置合わ
せ誤差をεa 、Ａ層とＢ層の位置合わせ誤差をεb とす
ると、Ｂ層とＣ層の位置合わせ誤差は（εa 2＋εb 2）
1/2 となる。この方法では、Ｃ層とＡ層、Ｃ層とＢ層の
両方の相対位置余裕が同じとしても、結局値の厳しいＣ
層とＢ層の位置合わせ精度によって歩留まりが決定され
てしまう。
【０００６】本発明はこの状況を鑑みて考案されたもの
で、上記複数の層においてマークを形成し、複数の層の
マークの位置の統計計算に従ってアライメントを行なう
ものである。
で、上記複数の層においてマークを形成し、複数の層の
マークの位置の統計計算に従ってアライメントを行なう
ものである。
【０００７】
【課題を解決するための手段】本発明の位置合わせ方法
は、基板に層を形成する際、前記層以前に形成された層
と前記層を位置合せする位置合わせ方法で、前記層以前
に形成された少なくとも２つ以上の層の各々に形成され
ているマークの位置を各々計測する工程と、前記各層の
マーク位置の計測結果に基づいて前記層を形成する工程
とを有することを特徴としている。
は、基板に層を形成する際、前記層以前に形成された層
と前記層を位置合せする位置合わせ方法で、前記層以前
に形成された少なくとも２つ以上の層の各々に形成され
ているマークの位置を各々計測する工程と、前記各層の
マーク位置の計測結果に基づいて前記層を形成する工程
とを有することを特徴としている。
【０００８】前記層形成工程の好ましい形態は、前記層
と前記層以前に形成された各層との位置合わせ必要精度
に応じて、前記層以前に形成された各層のマークの位置
計測結果を重みづけ平均を行った結果に基づいて行われ
ることを特徴としている。
と前記層以前に形成された各層との位置合わせ必要精度
に応じて、前記層以前に形成された各層のマークの位置
計測結果を重みづけ平均を行った結果に基づいて行われ
ることを特徴としている。
【０００９】本発明の素子の製造方法は、レジストが塗
布されたウエハ面上のアライメントマークの位置を位置
検出装置により測定してマスク（又はレチクル）とウエ
ハとの位置合わせを行った後にマスク面上のパターンを
投影光学系によりウエハ面上のレジストに投影露光し、
次いで該ウエハのレジストを現像処理してウエハ面上に
前記パターンの層を形成し素子を製造する方法で、前記
パターンの層以前に形成された少なくとも２つ以上の層
の各々に形成されているアライメントマークの位置を各
々計測する工程と、前記複数の計測結果に基づいて前記
マスクと前記ウエハとの位置合わせを行う工程とを有す
ることを特徴としている。
布されたウエハ面上のアライメントマークの位置を位置
検出装置により測定してマスク（又はレチクル）とウエ
ハとの位置合わせを行った後にマスク面上のパターンを
投影光学系によりウエハ面上のレジストに投影露光し、
次いで該ウエハのレジストを現像処理してウエハ面上に
前記パターンの層を形成し素子を製造する方法で、前記
パターンの層以前に形成された少なくとも２つ以上の層
の各々に形成されているアライメントマークの位置を各
々計測する工程と、前記複数の計測結果に基づいて前記
マスクと前記ウエハとの位置合わせを行う工程とを有す
ることを特徴としている。
【００１０】前記位置合わせ工程の好ましい形態は、前
記層と前記層以前に形成された各層との位置合わせ必要
精度に応じて、前記層以前に形成された各層のマークの
位置計測結果を重みづけ平均を行った結果に基づいて行
われることを特徴としている。
記層と前記層以前に形成された各層との位置合わせ必要
精度に応じて、前記層以前に形成された各層のマークの
位置計測結果を重みづけ平均を行った結果に基づいて行
われることを特徴としている。
【００１１】
【実施例】図１は本発明に関わるアライメント装置を示
す。図１において、Ｒはレチクル、Ｗはウエハ、１は投
影露光レンズ、Ｓはアライメント用の光学系である。ま
たＳの構成要素として、２はアライメント用の照明装
置、３はビームスプリッタ、４はアライメントコープ、
５は撮像装置である。
す。図１において、Ｒはレチクル、Ｗはウエハ、１は投
影露光レンズ、Ｓはアライメント用の光学系である。ま
たＳの構成要素として、２はアライメント用の照明装
置、３はビームスプリッタ、４はアライメントコープ、
５は撮像装置である。
【００１２】アライメント用の照明装置２からの光はビ
ームスプリッタ３、投影露光レンズ１を介してウエハＷ
上のマークを照明し、マークの像は投影レンズ１、ビー
ムスプリッタ３、アライメントスコープ４を介して撮像
装置５に結像される。６のＡ／Ｄ変換装置は、撮像装置
５からの撮像信号をデジタル信号に変換する。このデジ
タル信号は、７で積算された後、８の位置検出装置でテ
ンプレートマチング法により、位置検出される。８は、
α、β、γのテンプレートを持ち、マークの種類に応じ
て処理を高速で切り替えることができる。各々のマーク
の位置計測情報は、ショット毎に９のＣＰＵで統計処理
されて、１０のステージ駆動装置へ指令される。
ームスプリッタ３、投影露光レンズ１を介してウエハＷ
上のマークを照明し、マークの像は投影レンズ１、ビー
ムスプリッタ３、アライメントスコープ４を介して撮像
装置５に結像される。６のＡ／Ｄ変換装置は、撮像装置
５からの撮像信号をデジタル信号に変換する。このデジ
タル信号は、７で積算された後、８の位置検出装置でテ
ンプレートマチング法により、位置検出される。８は、
α、β、γのテンプレートを持ち、マークの種類に応じ
て処理を高速で切り替えることができる。各々のマーク
の位置計測情報は、ショット毎に９のＣＰＵで統計処理
されて、１０のステージ駆動装置へ指令される。
【００１３】図２に本発明に関わるアライメントマーク
配置の例を示す。図２（ａ）はショット内の平面配置
図、（ｂ）はマークの段差構造を示す。１１、１３はＡ
層で形成されたアライメントマーク、１２、１４はＢ層
で形成されたアライメントマークを表わす。
配置の例を示す。図２（ａ）はショット内の平面配置
図、（ｂ）はマークの段差構造を示す。１１、１３はＡ
層で形成されたアライメントマーク、１２、１４はＢ層
で形成されたアライメントマークを表わす。
【００１４】図３にグローバルアライメント時の計測シ
ョット配置の例を、図４にその例における計測露光シー
ケンスを示す。グローバルアライメントでは、あらかじ
めサンプルしたショットの位置計測しか行なわないた
め、ウエハの処理時間の内で計測にかかる時間が少な
い。したがって、本発明のようにＡ層及びＢ層のマーク
を検出する為ショットあたりの計測時間が約２倍になる
場合でも、全体のスループットに与える影響は小さい。
一般に、テンプレートマッチング法によって位置計測を
行なう場合、アライメントマークの段差構造によってテ
ンプレートを変更する必要がある。本発明では、複数の
テンプレートメモリを利用し、これを高速に切り替えて
いる。
ョット配置の例を、図４にその例における計測露光シー
ケンスを示す。グローバルアライメントでは、あらかじ
めサンプルしたショットの位置計測しか行なわないた
め、ウエハの処理時間の内で計測にかかる時間が少な
い。したがって、本発明のようにＡ層及びＢ層のマーク
を検出する為ショットあたりの計測時間が約２倍になる
場合でも、全体のスループットに与える影響は小さい。
一般に、テンプレートマッチング法によって位置計測を
行なう場合、アライメントマークの段差構造によってテ
ンプレートを変更する必要がある。本発明では、複数の
テンプレートメモリを利用し、これを高速に切り替えて
いる。
【００１５】Ａ層のアライメントマークの位置計測から
得られるショットの位置をａ、計測誤差をεa 、Ｂ層の
アライメントマークの位置計測から得られるショットの
位置をｂ、計測誤差をεb とすると、この時のＣ層を形
成する為のショットの目標位置Ｃを次式のように計算す
る。
得られるショットの位置をａ、計測誤差をεa 、Ｂ層の
アライメントマークの位置計測から得られるショットの
位置をｂ、計測誤差をεb とすると、この時のＣ層を形
成する為のショットの目標位置Ｃを次式のように計算す
る。
【００１６】
【外１】 この時のＢ層とＣ層の位置合わせ誤差Ｅb-c は、
【００１７】
【外２】 となり、Ｂ層のアライメントマークの計測結果だけより
位置合わせ誤差が小さくなる。ただし、Ｂ層を形成して
いる時としていない時のＡ層のアライメントマークの計
測誤差εa は同じとしている。
位置合わせ誤差が小さくなる。ただし、Ｂ層を形成して
いる時としていない時のＡ層のアライメントマークの計
測誤差εa は同じとしている。
【００１８】次に、各々の層間の必要位置合わせ精度が
異なる場合は、半導体設計時に定められる量である。各
々の層間で必要とされる位置合わせ精度を、ここではＣ
層とＡ層との必要精度をＣa 、Ｃ層とＢ層との必要精度
をＣb として、このときＣ層を形成する為のショットの
目標位置ｃは次式で計算される。 ｃ＝Ｍa ／（Ｍa ＋Ｍb ）＊ａ＋Ｍb ／（Ｍa ＋Ｍb ）＊ｂ…（１） Ｍa ＝１／（Ｃa −εa ），Ｍb ＝１／（Ｃb −εb ） 以上は２層の場合であるが、対象とする層が３層以上の
場合でも同様に計算できる。
異なる場合は、半導体設計時に定められる量である。各
々の層間で必要とされる位置合わせ精度を、ここではＣ
層とＡ層との必要精度をＣa 、Ｃ層とＢ層との必要精度
をＣb として、このときＣ層を形成する為のショットの
目標位置ｃは次式で計算される。 ｃ＝Ｍa ／（Ｍa ＋Ｍb ）＊ａ＋Ｍb ／（Ｍa ＋Ｍb ）＊ｂ…（１） Ｍa ＝１／（Ｃa −εa ），Ｍb ＝１／（Ｃb −εb ） 以上は２層の場合であるが、対象とする層が３層以上の
場合でも同様に計算できる。
【００１９】チップの回転や倍率を計測して、アライメ
ントする場合においても、その目標値の計算は（１）式
に準じる。図５、図６にその例を示す。図５に示すよう
に、１つの計測ショットに４個のマークを付ければ、チ
ップの並進成分だけでなく、チップ回転とチップ倍率を
求めることができる。各マークの計測値と位置を表１の
ように定めると、図６に図示する計算方法により、Ａ層
とのチップ回転誤差ＲA 、Ｂ層とのチップ回転誤差Ｒb
が求まり、その平均からチップ回転補正書Ｒを定めるこ
とができる。チップ倍率Ｍについても同様に求まり、露
光倍率を微調することにより、チップ全域でのアライメ
ントが可能となる。以下に補正計算式を示す。
ントする場合においても、その目標値の計算は（１）式
に準じる。図５、図６にその例を示す。図５に示すよう
に、１つの計測ショットに４個のマークを付ければ、チ
ップの並進成分だけでなく、チップ回転とチップ倍率を
求めることができる。各マークの計測値と位置を表１の
ように定めると、図６に図示する計算方法により、Ａ層
とのチップ回転誤差ＲA 、Ｂ層とのチップ回転誤差Ｒb
が求まり、その平均からチップ回転補正書Ｒを定めるこ
とができる。チップ倍率Ｍについても同様に求まり、露
光倍率を微調することにより、チップ全域でのアライメ
ントが可能となる。以下に補正計算式を示す。
【００２０】
【表１】
【００２１】
【外３】
【００２２】次に上記説明した位置合わせ方法を利用し
た半導体デバイスの製造方法の実施例を説明する。図７
は半導体デバイス（ＩＣやＬＳＩ等の半導体チップ、あ
るいは液晶パネルやＣＣＤ等）の製造のフローを示す。
ステップ１（回路設計）では半導体デバイスの回路設計
を行なう。ステップ２（マスク製作）では設計した回路
パターンを形成したマスクを製作する。一方、ステップ
３（ウエハ製造）ではシリコン等の材料を用いてウエハ
を製造する。ステップ４（ウエハプロセス）は前工程と
呼ばれ、上記用意したマスクとウエハを用いて、リソグ
ラフィ技術によってウエハ上に実際の回路を形成する。
次のステップ５（組み立て）は後工程と呼ばれ、ステッ
プ４によって作製されたウエハを用いて半導体チップ化
する工程であり、アッセンブリ工程（ダイシング、ボン
ディング）、パッケージング工程（チップ封入）等の工
程を含む。ステップ６（検査）ではステップ５で作製さ
れた半導体デバイスの動作確認テスト、耐久性テスト等
の検査を行なう。こうした工程を経て半導体デバイスが
完成し、これが出荷（ステップ７）される。
た半導体デバイスの製造方法の実施例を説明する。図７
は半導体デバイス（ＩＣやＬＳＩ等の半導体チップ、あ
るいは液晶パネルやＣＣＤ等）の製造のフローを示す。
ステップ１（回路設計）では半導体デバイスの回路設計
を行なう。ステップ２（マスク製作）では設計した回路
パターンを形成したマスクを製作する。一方、ステップ
３（ウエハ製造）ではシリコン等の材料を用いてウエハ
を製造する。ステップ４（ウエハプロセス）は前工程と
呼ばれ、上記用意したマスクとウエハを用いて、リソグ
ラフィ技術によってウエハ上に実際の回路を形成する。
次のステップ５（組み立て）は後工程と呼ばれ、ステッ
プ４によって作製されたウエハを用いて半導体チップ化
する工程であり、アッセンブリ工程（ダイシング、ボン
ディング）、パッケージング工程（チップ封入）等の工
程を含む。ステップ６（検査）ではステップ５で作製さ
れた半導体デバイスの動作確認テスト、耐久性テスト等
の検査を行なう。こうした工程を経て半導体デバイスが
完成し、これが出荷（ステップ７）される。
【００２３】図８は上記ウエハプロセスの詳細なフロー
を示す。ステップ１１（酸化）ではウエハの表面を酸化
させる。ステップ１２（ＣＶＤ）ではウエハ表面に絶縁
膜を形成する。ステップ１３（電極形成）ではウエハ上
に電極を蒸着によって形成する。ステップ１４（イオン
打込み）ではウエハにイオンを打ち込む。ステップ１５
（レジスト処理）ではウエハに感光剤を塗布する。ステ
ップ１６（露光）では上記説明した位置合わせ方法によ
って位置合わせしてマスクの回路パターンをウエハに焼
付露光する。ステップ１７（現像）では露光したウエハ
を現像する。ステップ１８（エッチング）では現像した
レジスト像以外の部分を削り取る。ステップ１９（レジ
スト剥離）ではエッチングが済んで不要となったレジス
トを取り除く。これらのステップを繰り返し行なうこと
によって、ウエハ上に多重に回路パターンが形成され
る。
を示す。ステップ１１（酸化）ではウエハの表面を酸化
させる。ステップ１２（ＣＶＤ）ではウエハ表面に絶縁
膜を形成する。ステップ１３（電極形成）ではウエハ上
に電極を蒸着によって形成する。ステップ１４（イオン
打込み）ではウエハにイオンを打ち込む。ステップ１５
（レジスト処理）ではウエハに感光剤を塗布する。ステ
ップ１６（露光）では上記説明した位置合わせ方法によ
って位置合わせしてマスクの回路パターンをウエハに焼
付露光する。ステップ１７（現像）では露光したウエハ
を現像する。ステップ１８（エッチング）では現像した
レジスト像以外の部分を削り取る。ステップ１９（レジ
スト剥離）ではエッチングが済んで不要となったレジス
トを取り除く。これらのステップを繰り返し行なうこと
によって、ウエハ上に多重に回路パターンが形成され
る。
【００２４】本実施例の製造方法を用いれば、従来は製
造が難しかった高集積度の半導体デバイスを製造するこ
とができる。
造が難しかった高集積度の半導体デバイスを製造するこ
とができる。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
基板に層を形成する際、前記層以前に形成された複数の
層と前記層との各位置合せ精度が制御できるためあらか
じめプロセス設計時に定められた位置ずれ余裕度に応じ
たアライメント精度が達成できる。
基板に層を形成する際、前記層以前に形成された複数の
層と前記層との各位置合せ精度が制御できるためあらか
じめプロセス設計時に定められた位置ずれ余裕度に応じ
たアライメント精度が達成できる。
【図１】本発明に関わるアライメント装置。
【図２】本発明に関わるアライメントマーク配置の例を
示す図。
示す図。
【図３】本発明に関わるグローバルアライメント時の計
測ショットの例を示す図。
測ショットの例を示す図。
【図４】本発明に関わる計測露光シーケンスを示す図。
【図５】チップ回転、チップ倍率のマーク配置の例を示
す図。
す図。
【図６】チップ回転、チップ倍率の計算の説明図。
【図７】本発明に関わる半導体デバイスの製造フロー
図。
図。
【図８】本発明に関わるウエハプロセスの図。
１ 投影露光レンズ ２ アライメント用の照明装置 ３ ビームスプリッタ ４ アライメントスコープ ５ 撮像装置 ６ Ａ／Ｄ変換装置 ９ ＣＰＵ １０ ステージ駆動装置 １１、１３ Ａ層で形成されたアライメントマーク １２、１４ Ｂ層で形成されたアライメントマーク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 ５２５ Ｎ ５２５ Ｗ
Claims (4)
- 【請求項１】 基板に層を形成する際、前記層以前に形
成された層と前記層を位置合せする位置合わせ方法にお
いて、 前記層以前に形成された少なくとも２つ以上の層の各々
に形成されているマークの位置を各々計測する工程と、 前記各層のマーク位置の計測結果に基づいて前記層を形
成する工程と、を有することを特徴とする位置合わせ方
法。 - 【請求項２】 前記層形成工程は、前記層と前記層以前
に形成された各層との位置合わせ必要精度に応じて、前
記層以前に形成された各層のマークの位置計測結果を重
みづけ平均を行った結果に基づいて行われることを特徴
とする請求項１の位置合わせ方法。 - 【請求項３】 レジストが塗布されたウエハ面上のアラ
イメントマークの位置を位置検出装置により測定してマ
スク（又はレチクル）とウエハとの位置合わせを行った
後にマスク面上のパターンを投影光学系によりウエハ面
上のレジストに投影露光し、次いで該ウエハのレジスト
を現像処理してウエハ面上に前記パターンの層を形成し
素子を製造する方法において、 前記パターンの層以前に形成された少なくとも２つ以上
の層の各々に形成されているアライメントマークの位置
を各々計測する工程と、 前記複数の計測結果に基づいて前記マスクと前記ウエハ
との位置合わせを行う工程と、を有することを特徴とす
る素子の製造方法。 - 【請求項４】 前記位置合わせ工程は、前記層と前記層
以前に形成された各層との位置合わせ必要精度に応じ
て、前記層以前に形成された各層のマークの位置計測結
果を重みづけ平均を行った結果に基づいて行われること
を特徴とする請求項３の素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102194A JP3402750B2 (ja) | 1994-05-25 | 1994-05-25 | 位置合わせ方法及びそれを用いた素子の製造方法 |
| US08/950,904 US5783341A (en) | 1994-05-25 | 1997-10-15 | Alignment for layer formation through determination of target values for translation, rotation and magnification |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102194A JP3402750B2 (ja) | 1994-05-25 | 1994-05-25 | 位置合わせ方法及びそれを用いた素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321012A true JPH07321012A (ja) | 1995-12-08 |
| JP3402750B2 JP3402750B2 (ja) | 2003-05-06 |
Family
ID=14550387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11102194A Expired - Fee Related JP3402750B2 (ja) | 1994-05-25 | 1994-05-25 | 位置合わせ方法及びそれを用いた素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5783341A (ja) |
| JP (1) | JP3402750B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170770A (ja) * | 2000-09-21 | 2002-06-14 | Canon Inc | 位置合わせ方法及び該方法を使用する露光装置及び露光方法 |
| JP2004228153A (ja) * | 2003-01-20 | 2004-08-12 | Fujitsu Ltd | パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法 |
| US6822263B2 (en) | 1999-11-18 | 2004-11-23 | Nec Corporation | Thin film transistor formed on a transparent substrate |
| JP2006278767A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Corp | オーバーレイ制御システム及びオーバーレイ制御方法 |
| JP2008300880A (ja) * | 2008-09-04 | 2008-12-11 | Fujitsu Microelectronics Ltd | パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法 |
| JPWO2007086511A1 (ja) * | 2006-01-30 | 2009-06-25 | 株式会社ニコン | 処理条件決定方法及び装置、表示方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体 |
| US8149385B2 (en) | 2008-09-25 | 2012-04-03 | Canon Kabushiki Kaisha | Alignment unit and exposure apparatus |
| WO2012124517A1 (ja) * | 2011-03-15 | 2012-09-20 | 株式会社オーク製作所 | 位置合わせ装置及びその位置合わせ装置を備える露光装置 |
| JP2015173179A (ja) * | 2014-03-11 | 2015-10-01 | キヤノン株式会社 | 形成方法、および物品の製造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3350400B2 (ja) * | 1997-06-02 | 2002-11-25 | シャープ株式会社 | 投影露光装置 |
| US5877861A (en) * | 1997-11-14 | 1999-03-02 | International Business Machines Corporation | Method for overlay control system |
| US6033814A (en) * | 1998-02-26 | 2000-03-07 | Micron Technology, Inc. | Method for multiple process parameter matching |
| AU2958299A (en) * | 1998-03-26 | 1999-10-18 | Nikon Corporation | Exposure method and system, photomask, method of manufacturing photomask, micro-device and method of manufacturing micro-device |
| US6624897B1 (en) * | 1999-04-15 | 2003-09-23 | Micron Technology, Inc. | Apparatus and method for feature edge detection in semiconductor processing |
| US7289230B2 (en) * | 2002-02-06 | 2007-10-30 | Cyberoptics Semiconductors, Inc. | Wireless substrate-like sensor |
| US20050233770A1 (en) * | 2002-02-06 | 2005-10-20 | Ramsey Craig C | Wireless substrate-like sensor |
| US20050224902A1 (en) * | 2002-02-06 | 2005-10-13 | Ramsey Craig C | Wireless substrate-like sensor |
| US20050224899A1 (en) * | 2002-02-06 | 2005-10-13 | Ramsey Craig C | Wireless substrate-like sensor |
| WO2007098149A2 (en) * | 2006-02-21 | 2007-08-30 | Cyberoptics Semiconductor, Inc. | Capacitive distance sensing in semiconductor processing tools |
| US7893697B2 (en) * | 2006-02-21 | 2011-02-22 | Cyberoptics Semiconductor, Inc. | Capacitive distance sensing in semiconductor processing tools |
| KR101388304B1 (ko) * | 2006-09-29 | 2014-04-22 | 싸이버옵틱스 쎄미콘덕터 인코퍼레이티드 | 기판형 입자 센서 |
| US7778793B2 (en) * | 2007-03-12 | 2010-08-17 | Cyberoptics Semiconductor, Inc. | Wireless sensor for semiconductor processing systems |
| US20080246493A1 (en) * | 2007-04-05 | 2008-10-09 | Gardner Delrae H | Semiconductor Processing System With Integrated Showerhead Distance Measuring Device |
| US20090015268A1 (en) * | 2007-07-13 | 2009-01-15 | Gardner Delrae H | Device and method for compensating a capacitive sensor measurement for variations caused by environmental conditions in a semiconductor processing environment |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01284793A (ja) * | 1988-05-11 | 1989-11-16 | Canon Inc | 基板支持装置 |
| DE69023186T2 (de) * | 1989-08-07 | 1996-03-28 | Canon Kk | Belichtungsvorrichtung. |
| JP2829642B2 (ja) * | 1989-09-29 | 1998-11-25 | キヤノン株式会社 | 露光装置 |
| JP2860578B2 (ja) * | 1990-03-02 | 1999-02-24 | キヤノン株式会社 | 露光装置 |
| JP3284641B2 (ja) * | 1992-09-03 | 2002-05-20 | ソニー株式会社 | 重ね合わせ精度測定機の測定条件の最適化方法、並びにアラインメントマーク形状あるいは露光装置におけるアラインメントマーク測定方式の最適化方法 |
-
1994
- 1994-05-25 JP JP11102194A patent/JP3402750B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-15 US US08/950,904 patent/US5783341A/en not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822263B2 (en) | 1999-11-18 | 2004-11-23 | Nec Corporation | Thin film transistor formed on a transparent substrate |
| US7119363B2 (en) | 1999-11-18 | 2006-10-10 | Nec Corporation | Thin film transistor formed on a transparent substrate |
| US7585708B2 (en) | 1999-11-18 | 2009-09-08 | Nec Corporation | Method for manufacturing a thin-film transistor |
| JP2002170770A (ja) * | 2000-09-21 | 2002-06-14 | Canon Inc | 位置合わせ方法及び該方法を使用する露光装置及び露光方法 |
| US6838686B2 (en) | 2000-09-21 | 2005-01-04 | Canon Kabushiki Kaisha | Alignment method and exposure apparatus using the method |
| US7098046B2 (en) | 2000-09-21 | 2006-08-29 | Canon Kabushiki Kaisha | Alignment method and exposure apparatus using the method |
| JP2004228153A (ja) * | 2003-01-20 | 2004-08-12 | Fujitsu Ltd | パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法 |
| JP2006278767A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Corp | オーバーレイ制御システム及びオーバーレイ制御方法 |
| JPWO2007086511A1 (ja) * | 2006-01-30 | 2009-06-25 | 株式会社ニコン | 処理条件決定方法及び装置、表示方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体 |
| JP4998853B2 (ja) * | 2006-01-30 | 2012-08-15 | 株式会社ニコン | 処理条件決定方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体 |
| JP2008300880A (ja) * | 2008-09-04 | 2008-12-11 | Fujitsu Microelectronics Ltd | パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法 |
| US8149385B2 (en) | 2008-09-25 | 2012-04-03 | Canon Kabushiki Kaisha | Alignment unit and exposure apparatus |
| WO2012124517A1 (ja) * | 2011-03-15 | 2012-09-20 | 株式会社オーク製作所 | 位置合わせ装置及びその位置合わせ装置を備える露光装置 |
| JP5903426B2 (ja) * | 2011-03-15 | 2016-04-13 | 株式会社オーク製作所 | 位置合わせ装置及びその位置合わせ装置を備える露光装置 |
| JP2015173179A (ja) * | 2014-03-11 | 2015-10-01 | キヤノン株式会社 | 形成方法、および物品の製造方法 |
| US9564374B2 (en) | 2014-03-11 | 2017-02-07 | Canon Kabushiki Kaisha | Forming method and method of manufacturing article |
Also Published As
| Publication number | Publication date |
|---|---|
| US5783341A (en) | 1998-07-21 |
| JP3402750B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3402750B2 (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
| US6498640B1 (en) | Method to measure alignment using latent image grating structures | |
| US6342703B1 (en) | Exposure apparatus, exposure method, and device manufacturing method employing the exposure method | |
| JP3292022B2 (ja) | 位置検出装置及びそれを用いた半導体素子の製造方法 | |
| JP3210145B2 (ja) | 走査型露光装置及び該装置を用いてデバイスを製造する方法 | |
| EP0702272B1 (en) | Exposure apparatus and exposure method | |
| JP3315540B2 (ja) | 位置計測装置、位置合わせ装置、露光装置およびデバイスの製造方法 | |
| US7199878B2 (en) | Scan exposure apparatus and method, and device manufacturing method | |
| JP3218984B2 (ja) | 半導体ウエハ上の不要レジストを除去するためのウエハ周辺露光方法および装置 | |
| JP3576722B2 (ja) | 走査型露光装置及びそれを用いたデバイス製造方法 | |
| JP2000306822A (ja) | 半導体装置の製造方法 | |
| JP2009170559A (ja) | 露光装置およびデバイス製造方法 | |
| JP3198718B2 (ja) | 投影露光装置及びそれを用いた半導体素子の製造方法 | |
| JPH1174190A (ja) | Ｘ線露光装置 | |
| JPH10308434A (ja) | 位置決め装置、ミラー曲り検出方法、位置決め方法およびデバイス製造方法 | |
| JPH07142329A (ja) | 露光方法及び露光装置並びにマスク | |
| JPH08191045A (ja) | 位置合わせ装置及びそれを用いた半導体デバイスの製造方法 | |
| JPH06347215A (ja) | 位置検出装置 | |
| JPH11251232A (ja) | 基板および露光装置および素子製造方法 | |
| JPH1187229A (ja) | 位置合わせ方法、露光装置およびデバイス製造方法 | |
| KR100576425B1 (ko) | 감광막 두께를 이용한 오버레이 측정 방법 | |
| JP2000173913A (ja) | 露光装置 | |
| JP2001250757A (ja) | 走査型露光装置 | |
| JPH11111582A (ja) | 投影光学系のディストーション計測方法及びそれを用いた投影露光装置並びにそれらを用いたデバイスの製造方法 | |
| KR20010001155A (ko) | 얼라인먼트 정밀도의 개선 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |