JP2581902B2 - パターン重ね合せ精度測定マークの製造法 - Google Patents
パターン重ね合せ精度測定マークの製造法Info
- Publication number
- JP2581902B2 JP2581902B2 JP6250559A JP25055994A JP2581902B2 JP 2581902 B2 JP2581902 B2 JP 2581902B2 JP 6250559 A JP6250559 A JP 6250559A JP 25055994 A JP25055994 A JP 25055994A JP 2581902 B2 JP2581902 B2 JP 2581902B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- outer box
- forming
- measurement mark
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005259 measurement Methods 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 10
- 229910017758 Cu-Si Inorganic materials 0.000 claims description 5
- 229910017931 Cu—Si Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 38
- 235000012431 wafers Nutrition 0.000 description 11
- 239000000463 material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70681—Metrology strategies
- G03F7/70683—Mark designs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Automation & Control Theory (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
のパターン重ね合せ精度測定マークの製造法に関し、特
に露光アライメントで生じるエラーを正確に測定するた
め有効に用いられるパターン重ね合せ精度測定マークの
製造法に関するものである。
により多数個の露光マスクが重ね合せて用いられる複雑
な工程を経ることにより製造される。前記半導体装置の
製造工程に用いられるステップ アンド リピート方式
の縮小露光装備であるステッパは、ステージがX−Y方
向に動きながら反復的に移動整列して露光する装置であ
る。
又は手動でウェハの整列が成されるもので、ステージの
機械的な動作により整列誤差が発生し、整列誤差が許容
範囲を超えれば素子の不良が発生する。このような整列
誤差の測定のため下部マークと上部マークをオーバラッ
プさせた重ね合せ精度測定マークを用いる。誤整列によ
る重ね合せ精度の調整範囲は、素子のデザインルールに
従い、通常デザインルールの20〜30%程度である。
列であるが、一つの露光マスクに対するダイの間の整列
に用いられる。前記整列マークは露光工程の前にステッ
パの認識装置が認識するものであり、前記測定マークは
二つのパターンを形成した後、別途の重ね合せ精度測定
装置が認識し重ね合せ精度を補正するのに必要なマーク
である。
形成される領域全体を意味し、一つのダイの中に多数個
の半導体チップが含まれることもある。前記整列マーク
と重ね合せ精度測定マークは、ウェハで半導体チップが
形成されない部分のスクライブ ライン上に形成され、
前記測定マークを用いた誤整列程度を測定する方法とし
てはバーニア測定マークを用いた視覚点検法と、ボック
スイン ボックス(box in box)やバー イン バー(bar
in bar)測定マークを用いた自動点検法がある。
ークを図1及び図2を参照して説明する。
概略図であり、半導体ウェハ1のスクライブ ライン上
に、約20×20μmの正方形状に下部膜が取り除かれて外
部ボックス3が形成され、前記外部ボックス3の内部に
約10×10μmの正方形状に上部膜が残存して形成された
内部ボックス4が設けられている。
である。半導体ウェハ11、上部のスクライブライン上部
には多数の層が蒸着される。例えば第1層12が形成され
た状態でその上部に第2層13が蒸着され、チップ内部で
第2層13をフォトエッチしてパターンを形成する。その
際、スクライブ ライン上部に正方形状に第2層13が取
り除かれた外部ボックス3が形成され、その後、ウェハ
全体構造上部に第3層14を塗布し、チップ内部に第3層
をフォトエッチしてパターンを形成する。そのために第
3層14の上部に感光膜パターンを形成する際、前記外部
ボックス中央部に感光膜パターン15から成る内部ボック
ス4を形成する。
クスとで構成される重ね合せ精度測定マークを用いた測
定法は、測定装置により外部ボックスと内部ボックスと
の境界線から各辺の間の距離を測定し、各辺の間の誤差
を計算することによりステージのX−Y軸誤整列を補正
するものである。
との境界線を確実に測定しなければ正確な重ね合せ精度
を得られないのは当然である。ここで境界線の測定は光
を照射して反射されるのを感知する方法で求めることに
なる。
前記第2層が、例えばポリシリコン膜や絶縁膜で厚さが
比較的薄く形成された状態から、第3層がタングステン
又はAl−Cu−Si合金による金属層で形成された場
合に、金属層の蒸着の際、前記外部ボックスの外縁部分
より緩やかにフローが発生する。このため、外部ボック
スの境界線測定が困難となる。また、Al−Cu−Si
合金はグレーンサイズに差があり、外部ボックスの境界
線が明確に区別されず曲がりくねった状態に形成され
る。
くなるので、前記外部ボックス上部に塗布した金属層を
エッチングした後、境界線を測定する方法もある。しか
し、かかる方法は、測定マークの製造工程が複雑にな
り、前記エッチング工程の際、欠陥が生じ信頼性を落と
す等の問題点を有する。
ボックス上部に塗布された金属層が外部ボックスの境界
面上部で緩やかになることにより外部ボックスの境界線
の正確な測定が不確実となることを防止するパターン重
ね合せ精度測定マークの製造法を提供することにある。
め、本発明は外部ボックスの下部に段差を設けるため外
部ボックスの内側に腰溝が生じるよう、外部ボックスの
下部にある下部層をエッチングするものである。
マークの製造法は、ウェハのスクライブ ライン上に塗
布された第1層をフォトエッチ工程でエッチングし、予
定された外部ボックスの内側に溝を形成する工程と、前
記第1層の上部に第2層を全体的に形成し、フォトエッ
チ工程で矩形状に第2層が取り除かれた外部ボックスを
形成する工程と、前記第2層の上部に全体的に金属層を
形成する工程と、前記金属層の上部に矩形状の感光膜パ
ターンで、外部ボックスの中央に位置する内部ボックス
を形成する工程を含むことを特徴とする。
する場合、外部ボックスの大きさに形成することが好ま
しい。
測定マークの製造法は、ウェハのスクライブ ライン上
に塗布された第1層の上部に第2層を形成し、フォトエ
ッチ工程で前記第2層をエッチングし矩形状に取り除か
れた外部ボックスを形成する工程と、露出した第1層を
エッチングし外部ボックスの下部に第1層がエッチング
された溝を形成する工程と、全体的に金属を形成し、そ
の上部に矩形状の感光膜パターンで外部ボックスの中央
に位置する内部ボックスを形成する工程を含むことを特
徴とする。
チング選択比が異なる物質であり、更には、金属層は、
タングステン又はAl−Cu−Si合金であることが好
ましい。エッチング選択比が異なる物質とは、予定され
たエッチ溶液か又はガスで、エッチング比が異なる物質
を意味し、例えば第2層(例えばポリシリコン)をエッ
チングする場合、第1層(例えばインタポリ酸化膜)は
エッチングされない物質層を使用する。
さらに増大させ、その部分に金属層を蒸着した状態にお
いても外部ボックスの境界線を測定装置で正確に求める
ことができるようにして、パターン重ね合せ精度を正確
に測定することができるようにする。
施例により説明する。図3は、本発明により製造された
ボックス イン ボックスの概略図である。半導体ウェ
ハ1のスクライブ ライン上に、約20×20μmの正方形
状の下部膜を取り除いた外部ボックス3を形成し、前記
外部ボックス3の中央に、10×10μmの正四角形状の上
部膜が残存している内部ボックス4を形成し、前記外部
ボックス3の内縁の内側に、外部ボックスの下部に存在
する膜に一定幅dを有する溝5を設ける。
測定マークの製造工程を図3のll−ll線に沿って示す断
面図である。
ポリ酸化膜又は絶縁膜のような第1層を先行工程により
蒸着形成し、前記第1層22にフォトエッチ工程を介して
パターンを形成するため第1層22の上部にポジティブ第
1感光膜23を塗布し、第1露光マスク24を用いて第1感
光膜23を感光する。
領域のパターンを形成するため、パターン製造に際し、
スクライブ ラインに予定された外部ボックスの境界線
から内側に1〜3μmの幅を有する正方形枠状が露光さ
れるよう備えられたものである(図4参照)。ここで、
前記第1層22は、追加工程により蒸着可能であるが、こ
の場合はチップ内部に蒸着された第1層は取り除かなけ
ればならない。
り除いて第1感光膜23のパターンを形成し、前記第1感
光膜パターンにより露出している第1層22を通常のエッ
チング方法で取り除いて正方枠形状の溝35を形成した
後、前記第1感光膜23を取り除く。次いでウェハの全表
面に第2層27、例えばポリシリコン層を形成する(図5
参照)。
によりパターンを形成するため、第2層27の上部にボジ
ティブ第2感光膜28を塗布し、第2露光マスク30を用い
て第2感光膜28を露光する(図6参照)。前記第2露光
マスク30は、チップ内部にある第2層27をフォトエッチ
するため製作されるマスクより、スクライブ ラインに
外部マークが形成される領域を露光するよう備えられた
ものである。
り除き、第2感光膜28のパターンを形成した後、前記第
2感光膜28のパターンにより露出している第2層27を取
り除いて、前記溝35と中央部に位置する第1層22を露出
させ、外部ボックス3を例えば20×20μmの正方形状に
形成する(図7参照)。ここで注意すべき点は、前記外
部ボックスの縁が前記溝35により段差が増大することで
ある。
いた後、前記構造の全表面に金属層、例えばアルミニウ
ム、タングステン又はAl−Cu−Si合金の第3層32
とポジティブ第3感光膜33を順次形成した後、内部ボッ
クス用の第3露光マスク34を用いて前記第3感光膜29を
露光する(図8参照)。
着した第3層32をフォトエッチするために製造されたも
のであり、スクライブ ラインの外部ボックス中央部に
感光膜パターンを残すため設けられたものである。
を取り除き、第3感光膜33のパターンでなる内部ボック
ス4を、例えば10×10μmの大きさに形成する(図9参
照)。
程によっても本発明の目的が達成できる。即ち、前記図
4で示す工程で第1感光マスク24を製造する場合、予定
された外部ボックスの態様で露光領域を設けた後に、前
記した工程を進めてもよい。このように工程を進めれ
ば、外部ボックスの内側は、第1層が完全に取り除かれ
ることとなる。
第1層22に正方形枠態様の溝35を作る工程を省略し、図
7で示す工程で外部ボックス マスク用の第2感光膜28
のパターンを形成した後、露出した第2層27をエッチン
グし、その下部に露出する第1層26をエッチングする他
の工程方法によっても本発明の目的は達成される。
定装置で正確に測定するため、外部ボックスの内側に腰
溝を形成して段差が少ない外部ボックス下部に段差を提
供するものである。
を、ネガティブ感光膜を用いて実施する場合は、前記露
光マスクのパターンを逆にして同様の方法により重ね合
せ精度測定マークを形成することができる。
部ボックスと内部ボックスにより構成される重ね合せ精
度測定マークは、外部ボックスの境界線の内側の段差を
増加させることにより、その上部に金属層を形成した後
に外部ボックスの境界線を容易に測定することができ、
これにより重ね合せ精度を一層正確に測定することがで
きるという優れた効果が得られる。
測定マークの概略図である。
である。
測定マークの概略図である。
測定マークの製造工程の一工程を図3のll−ll線に沿っ
て示した断面図である。
測定マークの製造工程の他の一工程を図3のll−ll線に
沿って示した断面図である。
測定マークの製造工程の他の一工程を図3のll−ll線に
沿って示した断面図である。
測定マークの製造工程の他の一工程を図3のll−ll線に
沿って示した断面図である。
測定マークの製造工程の他の一工程を図3のll−ll線に
沿って示した断面図である。
測定マークの製造工程の他の一工程を図3のll−ll線に
沿って示した断面図である。
Claims (5)
- 【請求項1】 パターン重ね合せ精度測定マークを製造
するにあたり、 ウェハのスクライブ ライン上に塗布された第1層をフ
ォトエッチ工程でエッチングし、予定された外部ボック
スの内側に溝を形成する工程と、 前記第1層の上部に第2層を全体的に形成し、フォトエ
ッチ工程で矩形状に第2層が取り除かれた外部ボックス
を形成する工程と、 前記第2層の上部に全体的に金属層を形成する工程と、 前記金属層の上部に矩形状の感光膜パターンで、外部ボ
ックスの中央に位置する内部ボックスを形成する工程を
含むことを特徴とするパターン重ね合せ精度測定マーク
の製造法。 - 【請求項2】 前記外部ボックスの内側に沿って溝を形
成する場合、外部ボックスの大きさに形成することを特
徴とする請求項1記載のパターン重ね合せ精度測定マー
クの製造法。 - 【請求項3】 パターン重ね合せ精度測定マークを製造
するにあたり、ウェハのスクライブ ライン上に塗布さ
れた第1層の上部に第2層を形成し、フォトエッチ工程
で前記第2層をエッチングし矩形状に取り除かれた外部
ボックスを形成する工程と、 露出した第1層をエッチングし外部ボックスの下部に第
1層がエッチングされた溝を形成する工程と、 全体的に金属を形成し、その上部に矩形状の感光膜パタ
ーンで外部ボックスの中央に位置する内部ボックスを形
成する工程を含むことを特徴とするパターン重ね合せ精
度測定マークの製造法。 - 【請求項4】 前記第1層と第2層は、エッチング選択
比が異なる物質であることを特徴とする請求項1又は3
記載のパターン重ね合せ精度測定マークの製造法。 - 【請求項5】 前記金属層は、タングステン又はAl−
Cu−Si合金で形成されることを特徴とする請求項1
又は3記載のパターン重ね合せ精度測定マークの製造
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930021405A KR960014963B1 (ko) | 1993-10-15 | 1993-10-15 | 반도체 장치의 제조 방법 |
KR93-21405 | 1993-10-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07231022A JPH07231022A (ja) | 1995-08-29 |
JP2581902B2 true JP2581902B2 (ja) | 1997-02-19 |
Family
ID=19365886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6250559A Expired - Fee Related JP2581902B2 (ja) | 1993-10-15 | 1994-10-17 | パターン重ね合せ精度測定マークの製造法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5578423A (ja) |
JP (1) | JP2581902B2 (ja) |
KR (1) | KR960014963B1 (ja) |
TW (1) | TW280014B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101996866B (zh) * | 2009-08-27 | 2013-04-24 | 上海华虹Nec电子有限公司 | 保护套刻标记图形的方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0170909B1 (ko) * | 1995-09-27 | 1999-03-30 | 김주용 | 반도체 소자의 오버레이 검사방법 |
US5879994A (en) * | 1997-04-15 | 1999-03-09 | National Semiconductor Corporation | Self-aligned method of fabricating terrace gate DMOS transistor |
US5952132A (en) * | 1997-09-12 | 1999-09-14 | Taiwan Semiconductor Mfg. Co. | Method for forming a stepper focus pattern through determination of overlay error |
US6093640A (en) * | 1999-01-11 | 2000-07-25 | Taiwan Semiconductor Manufacturing Company | Overlay measurement improvement between damascene metal interconnections |
KR100292063B1 (ko) * | 1999-03-26 | 2001-06-01 | 황인길 | 임계치수 및 중첩도 측정방법 |
JP3348783B2 (ja) | 1999-07-28 | 2002-11-20 | 日本電気株式会社 | 重ね合わせ用マーク及び半導体装置 |
JP3677426B2 (ja) * | 2000-02-21 | 2005-08-03 | Necエレクトロニクス株式会社 | 位置合わせ精度計測マーク |
US6350548B1 (en) | 2000-03-15 | 2002-02-26 | International Business Machines Corporation | Nested overlay measurement target |
US6552790B1 (en) | 2001-02-20 | 2003-04-22 | Advanced Micro Devices, Inc. | System and method for facilitating wafer alignment by mitigating effects of reticle rotation on overlay |
JP2002221801A (ja) * | 2001-01-29 | 2002-08-09 | Hitachi Ltd | 配線基板の製造方法 |
US6436595B1 (en) | 2001-02-08 | 2002-08-20 | International Business Machines Corporation | Method of aligning lithographically printed product layers using non-zero overlay targets |
US7190823B2 (en) * | 2002-03-17 | 2007-03-13 | United Microelectronics Corp. | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same |
US7175951B1 (en) | 2002-04-19 | 2007-02-13 | Taiwan Semiconductor Manufacturing Company | Two mask in-situ overlay checking method |
DE10224164B4 (de) * | 2002-05-31 | 2007-05-10 | Advanced Micro Devices, Inc., Sunnyvale | Eine zweidimensionale Struktur zum Bestimmen einer Überlagerungsgenauigkeit mittels Streuungsmessung |
US20040063007A1 (en) * | 2002-09-27 | 2004-04-01 | Satoshi Machida | Precision-of-register measuring mark and measuring method |
JP4979283B2 (ja) * | 2006-06-29 | 2012-07-18 | 株式会社日立製作所 | 半導体装置の製造方法および半導体装置 |
US8031329B2 (en) * | 2007-04-16 | 2011-10-04 | Macronix International Co., Ltd. | Overlay mark, and fabrication and application of the same |
JP5737922B2 (ja) * | 2010-12-14 | 2015-06-17 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体デバイスの製造方法 |
CN114167693A (zh) * | 2020-09-10 | 2022-03-11 | 中国科学院微电子研究所 | 用于套刻精度测量的标记系统及量测方法 |
CN113394198A (zh) * | 2021-05-28 | 2021-09-14 | 上海华力微电子有限公司 | 光刻对准标记及其形成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0177148B1 (ko) * | 1989-05-16 | 1999-04-15 | 고스기 노부미쓰 | 웨이퍼 얼라인먼트 마크 및 그 제조방법 |
US4992394A (en) * | 1989-07-31 | 1991-02-12 | At&T Bell Laboratories | Self aligned registration marks for integrated circuit fabrication |
-
1993
- 1993-10-15 KR KR1019930021405A patent/KR960014963B1/ko not_active IP Right Cessation
-
1994
- 1994-10-12 US US08/321,448 patent/US5578423A/en not_active Expired - Lifetime
- 1994-10-13 TW TW083109477A patent/TW280014B/zh not_active IP Right Cessation
- 1994-10-17 JP JP6250559A patent/JP2581902B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-29 US US08/654,579 patent/US5635336A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101996866B (zh) * | 2009-08-27 | 2013-04-24 | 上海华虹Nec电子有限公司 | 保护套刻标记图形的方法 |
Also Published As
Publication number | Publication date |
---|---|
US5578423A (en) | 1996-11-26 |
TW280014B (ja) | 1996-07-01 |
KR960014963B1 (ko) | 1996-10-23 |
JPH07231022A (ja) | 1995-08-29 |
US5635336A (en) | 1997-06-03 |
KR950012591A (ko) | 1995-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2581902B2 (ja) | パターン重ね合せ精度測定マークの製造法 | |
US6610448B2 (en) | Alignment method, overlay deviation inspection method and photomask | |
EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
JP2987112B2 (ja) | 半導体素子のオーバレイ検査方法 | |
US8143731B2 (en) | Integrated alignment and overlay mark | |
JP3402750B2 (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
US6083807A (en) | Overlay measuring mark and its method | |
US7645546B2 (en) | Method for determining an overlay correlation set | |
JP4528464B2 (ja) | アライメント方法、重ね合わせ検査方法及びフォトマスク | |
US5668042A (en) | Method for aligning micro patterns of a semiconductor device | |
US10833022B2 (en) | Structure and method to improve overlay performance in semiconductor devices | |
US20030044057A1 (en) | Method of checking overlap accuracy of patterns on four stacked semiconductor layers | |
US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
KR100870316B1 (ko) | 반도체 소자의 오버레이 버니어 및 그 제조 방법 | |
JP2004273612A (ja) | 半導体装置及びその製造方法、フォトマスク | |
JP3196721B2 (ja) | 半導体装置の製造方法と測定装置 | |
KR960011264B1 (ko) | 반도체 소자의 접촉창 형태 확인 방법 | |
CN113589641B (zh) | 相移掩模的制作方法 | |
KR960007621B1 (ko) | 반도체 소자의 중첩 오차 보정방법 | |
KR20040059251A (ko) | 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크 | |
KR100734079B1 (ko) | 리소그라피 공정에서의 오버레이 측정 방법 | |
JP4023983B2 (ja) | パターン寸法検査方法及び画像認識補助パターン | |
KR100618689B1 (ko) | 반도체 소자의 오버레이 버어니어 형성방법 | |
JP2005195877A (ja) | レチクル及び半導体装置の製造方法 | |
JP2000133572A (ja) | 重ね合わせ精度測定用パターン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 17 |
|
LAPS | Cancellation because of no payment of annual fees |