CN109116674A - 光罩组及其光刻方法 - Google Patents
光罩组及其光刻方法 Download PDFInfo
- Publication number
- CN109116674A CN109116674A CN201710479134.XA CN201710479134A CN109116674A CN 109116674 A CN109116674 A CN 109116674A CN 201710479134 A CN201710479134 A CN 201710479134A CN 109116674 A CN109116674 A CN 109116674A
- Authority
- CN
- China
- Prior art keywords
- pattern
- light shield
- strip
- strip pattern
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
Abstract
本发明实施例提供一种光罩组及其光刻方法。光罩组包括:第一光罩,具有第一条状图案,沿第一方向延伸;以及第二光罩,具有第二条状图案,沿第二方向延伸,第二方向与第一方向相异;其中第一光罩与第二光罩叠置对同一光刻胶层双重曝光时,第一条状图案与第二条状图案的重叠区域形成交错式图案。通过实施本发明,可降低接点电阻,进一步提升产品效能。
Description
技术领域
本发明实施例有关于一种光刻技术,且特别有关于一种用于双重曝光的光罩组(mask assembly)及其光刻方法。
背景技术
半导体集成电路产业经历快速成长。集成电路设计与材料的科技发展生产了数世代的集成电路,其中每个世代具备比上个世代更小及更复杂的电路。在集成电路发展的进程中,几何尺寸逐渐缩小。
光刻技术是推动半导体尺寸持续微缩的重要关键,在业界持续的开发下,现在已有很多不同的方式可加以运用,包括双重曝光(Double Exposure,DE)、双光刻刻蚀(LithoEtching Litho Etching,LELE)、极紫外光光刻(Extreme Ultraviolet Lithography,EUVL)、自对准双重图案(Self Alignment Double Patterning,SADP)、负型显影(negativetone development,NTD)、定向自我组装(directed self-assembly,DSA)等等方式。
目前极紫外光光刻的光源功率尚未提升至可量产的能力,而定向自我组装的材料尚在研发阶段,因此现行的图形微缩则仰赖多重图案化(multi-patterning)的技术,而双重曝光是一种有效微缩接触孔洞(contact hole)的工艺技术。一般而言,良好的光罩图形设计可提升工艺宽裕度(process window)。
虽然现有的双重曝光技术对于原目的来说已经足够,其并非在各个面向皆令人满意。举例来说,光罩图案设计仍需被改善。
发明内容
本发明实施例提供一种光罩组,包括:第一光罩,具有第一条状图案,沿第一方向延伸;以及第二光罩,具有第二条状图案,沿第二方向延伸,第二方向与第一方向相异;其中第一光罩与第二光罩叠置对同一光刻胶层(photoresist layer)双重曝光时,第一条状图案与第二条状图案的重叠区域形成交错式图案。
本发明实施例亦提供一种光刻方法,包括:提供上述光罩组;提供基板;以第一光罩曝光光刻胶层,以于基板上形成第一条状图案;以第二光罩曝光光刻胶层,以于基板上形成第二条状图案,第一条状图案与第二条状图案的重叠区域形成交错式图案;显影光刻胶层,留下一至少曝光一次的光刻胶层。
通过实施本发明,可降低接点电阻,进一步提升产品效能。
附图说明
以下将配合所附图式详述本发明实施例。应注意的是,依据在业界的标准做法,各种特征并未按照比例绘制且仅用以说明例示。事实上,可能任意地放大或缩小元件的尺寸,以清楚地表现出本发明实施例的特征。
图1A及图1B是根据一些实施例分别绘示出一光罩组中两光罩的上视图。
图1C为图1A及图1B中两光罩的叠置图案。
图1D(I)图及图1D(II)图为图1A及图1B中两光罩重叠区域图案。
图1E为图1A及图1B中两光罩双重曝光显影后产生的光刻胶图案。
图2A及图2B是根据一些实施例分别绘示出一光罩组中两光罩的上视图。
图2C为图2A及图2B中两光罩的叠置图案。
图2D为图2A及图2B中两光罩重叠区域图案。
图2E为图2A及图2B中两光罩双重曝光显影后产生的光刻胶图案。
图3A及图3B是根据一些实施例分别绘示出一光罩组中两光罩的上视图。
图3C为图3A及图3B中两光罩的叠置图案。
图3D为图3A及图3B中两光罩重叠区域图案。
图3E为图3A及图3B中两光罩双重曝光显影后产生的光刻胶图案。
图3F为图3A调整后的光罩图案。
图3G为图3B调整后的光罩图案。
图3H为图3F及图3G中两光罩的叠置图案。
图3I为图3F及图3G中两光罩重叠区域图案。
图3J为图3F及图3G中两光罩双重曝光显影后产生的光刻胶图案。
图4A及图4B是根据一些实施例分别绘示出一光罩组中两光罩的上视图。
图4C为图4A及图4B中两光罩的叠置图案。
图4D为图4A及图4B中两光罩重叠区域图案。
图4E为图4A及图4B中两光罩双重曝光显影后产生的光刻胶图案。
图4F为图4A调整后的光罩图案。
图4G为图4B调整后的光罩图案。
图4H为图4F及图4G中两光罩的叠置图案。
图4I为图4F及图4G中两光罩重叠区域图案。
图4J为图4F及图4G中两光罩双重曝光显影后产生的光刻胶图案。
图5是根据一些实施例绘示出具有不同阶梯大小图案的两光罩的叠置图案。
图6A至图6E是根据一些实施例绘示出以一光罩组双重曝光的光刻方法。
附图标号
100、200、300、400、500~光罩图案
102、202、302、402、502~光罩图案
100D、200D、300D、400D~方向
100X、200X、300X、400X~光罩边框
100Y、200Y、300Y、400Y~光罩边框
102D、202D、302D、402D~方向
102X、202X、302X、402X~光罩边框
102Y、202Y、302Y、402Y~光罩边框
104、204、304、404、504~光罩叠置图案
106、206、306、406~光罩重叠区域图案
106’~光罩重叠区域图案
106X~光罩边框
106Y~光罩边框
108、208、308、408~光刻胶图案
108E、208E、308E、408E~光刻胶图案
108X、208X、308X、408X~光刻胶图案
300a、400a~光罩图案
302a、402a~光罩图案
300aD、400aD~方向
300aX、400aX~光罩边框
300aY、400aY~光罩边框
302aD、402aD~方向
302aX、402aX~光罩边框
302aY、402aY~光罩边框
304a、404a~光罩叠置图案
306a、406a~光罩重叠区域图案
308a、408a~光刻胶图案
308aE、408aE~光刻胶图案
308aX、408aX~光刻胶图案
610~基板
612~光刻胶
612E1、612E2~光刻胶
612X1、612X2~光刻胶
X、Y~方向
L1、L2~行
C1、C2~列
AA’、BB’、EE’~线段
具体实施方式
以下公开许多不同的实施方法或是例子来实行本发明实施例的不同特征,以下描述具体的元件及其排列的实施例以阐述本发明实施例。当然这些实施例仅用以例示,且不该以此限定本发明实施例的范围。例如,在说明书中提到第一特征形成于第二特征之上,其包括第一特征与第二特征是直接接触的实施例,另外也包括于第一特征与第二特征之间另外有其他特征的实施例,亦即,第一特征与第二特征并非直接接触。此外,在不同实施例中可能使用重复的标号或标示,这些重复仅为了简单清楚地叙述本发明实施例,不代表所讨论的不同实施例及/或结构之间有特定的关系。
此外,其中可能用到与空间相关用词,例如“在……下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词,这些空间相关用词为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系,这些空间相关用词包括使用中或操作中的装置的不同方位,以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位),则其中所使用的空间相关形容词也将依转向后的方位来解释。
在此,“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20%之内,较佳是10%之内,且更佳是5%之内,或3%之内,或2%之内,或1%之内,或0.5%之内。“大抵垂直”的用语通常表示夹角在90°±10°之内,较佳是90°±5°之内。给定的数量为大约的数量,亦即在没有特定说明“约”、“大约”、“大抵”的情况下,仍可隐含“约”、“大约”、“大抵”的含义。
本发明实施例利用微调光罩组的光罩图案,使两光罩叠置曝光时进行双重曝光及刻蚀后,得到交错式阵列孔洞或柱体。上述交错式阵列孔洞例如可用于形成接触孔洞,圆形的接触孔洞截面积较大,因此接触电阻较小,可降低接点电阻(contact resistance),进一步提升产品效能。
图1A及图1B是根据一些实施例分别绘示出由光罩图案100与光罩图案102所构成的光罩组。光罩图案100及光罩图案102为分别包含多个平行条状图案。其中两光罩的平行条状图案的延伸方向100D、102D均不平行于光罩的任一边框(亦即沿X方向的边框100X、102X,以及沿Y方向的边框100Y、102Y),且两延伸方向100D、102D不互相垂直。图1C为将光罩图案100及光罩图案102重叠而成的光罩叠置图案104,图1D(I)图则显示光罩图案100及光罩图案102重叠区域的图案106,易言之,该重叠区域从未被曝光,如图中所示,光罩重叠区域图案106为菱形组成的交错式阵列图案。
如图1D(I)图所示,此处“交错式”是指例如第一行L1与第二行L2的图案在X方向上未对齐排列,同样地,第一列C1与第二列C2的图案在Y方向上亦未对齐排列。
在一些实施例中,如图1D(II)图所示,光罩图案100及光罩图案102为多个平行条状图案,其延伸所得的重叠区域图案106’为菱形组成的交错式阵列图案,然而此交错式阵列图案的边界方向并不平行于光罩的边框。为进行后续工艺及量测步骤,于图1D(I)图中仅取部分交错式阵列图案,亦即光罩重叠区域图案106,使交错式阵列图案的边界平行于光罩的边框106X(沿X方向)及边框106Y(沿Y方向)。
图1E是根据一些实施例将一光刻胶层经光罩图案100及光罩图案102的双重曝光并显影后,产生的光刻胶图案108,其中光刻胶图案108E为至少曝光一次的光刻胶图案,光刻胶图案108X为从未被曝光的光刻胶图案。如图中所示,光刻胶图案108X为椭圆形组成的交错式阵列图案。
由于光罩图案100及光罩图案102的平行条状图案的延伸方向100D、102D不互相垂直,光罩重叠区域图案106为多个菱形组成的交错式阵列。因光学绕射(diffraction)限制,以及曝光后烘烤(post exposure bake,PEB)扩散等工艺效应之故,曝光时于图案边缘产生圆角化(corner rounding),这些菱形图案在曝光工艺后于光刻胶上形成椭圆形图案,并于刻蚀工艺之后形成椭圆形孔洞或柱体。
非正交的平行条状图案可给予光罩设计更多的弹性来完成想要的交错式阵列图案,但椭圆形孔洞相较于圆形孔洞的面积较小,导致接点电阻较大。
图2A及图2B是根据一些实施例分别绘示出由光罩图案200与光罩图案202所构成的光罩组。光罩图案200及光罩图案202分别包含多个平行条状图案,其中两光罩的平行条状图案的延伸方向200D、202D均不平行于光罩的任一边框(亦即沿X方向的边框200X、202X,以及沿Y方向的边框200Y、202Y),且两延伸方向200D与202D大抵互相垂直。图2C为将光罩图案200及光罩图案202重叠而成的光罩叠置图案204,图2D则显示光罩图案200及光罩图案202重叠区域的图案206,易言之,该重叠区域从未被曝光,如图中所示,光罩重叠区域图案206为正方形组成的交错式阵列图案。
图2E是根据一些实施例将一光刻胶层经光罩图案200及光罩图案202的双重曝光并显影后,产生的光刻胶图案208,其中光刻胶图案208E为至少曝光一次的光刻胶图案,光刻胶图案208X为从未被曝光的光刻胶图案。如图中所示,光刻胶图案208X为圆形组成的交错式阵列图案。
因光罩图案200及光罩图案202的平行条状图案相垂直,光罩重叠区域图案206为多个正方形组成的交错式阵列。由于光学绕射(diffraction)限制,以及曝光后烘烤(postexposure bake,PEB)扩散等工艺效应之故,曝光时于图案边缘产生圆角化(cornerrounding),这些正方形图案在曝光工艺后于光刻胶上形成圆形图案,并于刻蚀工艺之后形成圆形孔洞或柱体。
以双重曝光形成交错式阵列图案,除了图案节距(pitch)不受曝光波长极限限制之外,由于直线图案曝光工艺较方形图案曝光工艺相对容易,以直线图案双重曝光所形成的交错式阵列图案较为均匀。
由于光罩图案200及光罩图案202的平行条状图案的延伸方向200D、202D均不平行于光罩之任一边框(亦即沿X方向的边框200X、202X,以及沿Y方向的边框200Y、202Y),需于光罩边框四周的图案进行光学邻近修正(optical proximity correct,OPC),以避免因曝光刻蚀环境不均所所造成交错式阵列图案于阵列边缘大小不均的现象。
圆形孔洞若作为接触孔洞,由于接触孔洞截面积较大,因此接触电阻较小,可降低接点电阻(contact resistance),进一步提升产品效能。
非正交的平行条状图案可给予光罩设计更多的弹性来完成想要的交错式阵列图案,若能使非正交的平行条状图案叠置后重叠之处调整为正方形,便可于双重曝光显影后,产生多个圆形阵列,并于刻蚀后形成圆形阵列孔洞,以降低接点电阻。如此一来,将可兼具光罩设计弹性大以及接点电阻小的优点。
图3A及图3B是根据一些实施例,分别绘示出由光罩图案300与光罩图案302所构成的光罩组。光罩图案300及光罩图案302为分别包含多个阶梯式排列的条状图案。其中两光罩的阶梯式排列的条状图案的延伸方向300D、302D均不平行于光罩的任一边框(亦即沿X方向的边框300X、302X,以及沿Y方向的边框300Y、302Y),且此两延伸方向300D、302D大抵互相垂直。图3C为将光罩图案300及光罩图案302重叠而成的光罩叠置图案304,图3D则显示光罩图案300及光罩图案302光罩区域的图案306,易言之,该重叠区域从未被曝光,如图中所示,光罩重叠区域图案306为长方形组成的交错式阵列图案。
图3E是根据一些实施例将一光刻胶层经光罩图案300及光罩图案302的双重曝光并显影后,产生的光刻胶图案308,其中光刻胶图案308E为至少曝光一次的光刻胶图案,光刻胶图案308X为从未被曝光的光刻胶图案。如图中所示,光刻胶图案308X为椭圆形组成的交错式阵列图案。
由于光罩重叠区域图案306为多个长方形组成的交错式阵列,又因曝光时于图案边缘产生圆角化(corner rounding),这些长方形图案在曝光工艺后于光刻胶上形成椭圆形图案,而并非圆形图案,并于刻蚀工艺之后形成椭圆形孔洞或柱体,而并非圆形孔洞或柱体。
由于椭圆形孔洞相较于圆形孔洞的面积较小,导致接点电阻较大,若能使阶梯式排列的条状图案叠置后重叠之处调整为多个正方形阵列,便可于双重曝光并刻蚀后形成圆形孔洞阵列,以降低接点电阻。
图3F及图3G是根据一些实施例,分别绘示出由光罩图案300与光罩图案302分别调整为光罩图案300a及光罩图案302a所构成的光罩组。光罩图案300a及光罩图案302a为分别包含多个至少两个等阶并排的阶梯式排列的条状图案。其中两光罩的阶梯式排列的条状图案的延伸方向300aD、302aD均不平行于光罩的任一边框(亦即沿X方向的边框300aX、302aX,以及沿Y方向的边框300aY、302aY),且此两延伸方向300aD、302aD大抵互相垂直。图3H为将光罩图案300a及光罩图案302a重叠而成的光罩叠置图案304a,图3I则显示光罩图案300a及光罩图案302a重叠区域的图案306a,易言之,该重叠区域从未被曝光,如图中所示,光罩重叠区域图案306a为大抵呈正方形组成的交错式阵列图案。
图3J是根据一些实施例将一光刻胶层经光罩图案300a及光罩图案302a双重曝光并显影后,产生的光刻胶图案308a,其中光刻胶图案308aE为至少曝光一次的光刻胶图案,光刻胶图案308aX为从未被曝光的光刻胶图案。如图中所示,光刻胶图案308aX为圆形组成的交错式阵列图案。
由于光罩图案300a及光罩图案302a的阶梯式排列的条状图案包括至少两个等阶排列的条状图案,使光罩重叠区域图案306a为多个正方形组成的交错式阵列,因曝光时于图案边缘产生圆角化(corner rounding),这些正方形图案在曝光工艺后于光刻胶上形成圆形图案,并于刻蚀工艺之后形成圆形孔洞或柱体。
如上所述,将平行条状图案解析为阶梯式排列的条状图案之后,便可利用适当调整阶梯图案的位置,例如等阶并排,使两光罩图案交叠之处大抵成为正方形,便可于曝光显影后形成圆形阵列图案,并进一步于刻蚀后得到圆形阵列孔洞。如此一来,可给予光罩设计更多的弹性,得到较多光学邻近修正(optical proximity correct,OPC)调整空间,并可降低图形失真来完成想要的交错式阵列图案,亦可同时降低接点电阻。
图4A及图4B是根据一些实施例,分别绘示出由光罩图案400与光罩图案402所构成的光罩组。光罩图案400为包含多个阶梯式排列的条状图案,其延伸方向400D不平行于光罩的任一边框(亦即沿X方向的边框400X,以及沿Y方向的边框400Y)。光罩图案402为多个平行条状图案,其延伸方向402D平行于光罩的一边框(在此实施例中即沿Y方向的边框402Y)。光罩图案400及光罩图案402的条状图案的延伸方向400D、402D并不互相垂直。图4C为将光罩图案400及光罩图案402重叠而成的光罩叠置图案404,图4D则显示光罩图案400及光罩图案402重叠区域的图案406,易言之,该重叠区域从未被曝光,如图中所示,光罩重叠区域图案406为不规则状组成的交错式阵列图案。
图4E是根据一些实施例将一光刻胶层经光罩图案400及光罩图案402的双重曝光并显影后,产生的光刻胶图案408,其中光刻胶图案408E为至少曝光一次的光刻胶图案,光刻胶图案408X为从未被曝光的光刻胶图案。如图中所示,光刻胶图案408X为具圆角的不规则状组成的交错式阵列图案。
光罩重叠区域图案406为多个不规则状组成的交错式阵列,由于曝光时于图案边缘产生圆角化(corner rounding),这些不规则状图案在曝光工艺后于光刻胶上形成具圆角的不规则状图案,而并非圆形图案,并于刻蚀工艺之后形成具圆角的不规则状孔洞或柱体,而并非圆形孔洞或柱体。
由于具圆角的不规则状孔洞相较于圆形孔洞的面积较小,导致接点电阻较大,若能使阶梯式排列的条状图案叠置后重叠之处调整为多个正方形阵列,便可于双重曝光并刻蚀后形成圆形孔洞阵列,以降低接点电阻。
图4F及图4G是根据一些实施例,分别绘示出由光罩图案400与光罩图案402分别调整为光罩图案400a及光罩图案402a所构成的光罩组。光罩图案400a包含多个至少两个等阶并排的阶梯式排列的条状图案,其延伸方向400aD不平行于光罩的任一边框(亦即沿X方向的边框400aX,以及沿Y方向的边框400aY)。光罩图案402a与光罩图案402相同,为多个平行条状图案,其延伸方向402aD平行于光罩的一边框(在此实施例中即沿Y方向的边框402aY)。光罩图案400a及光罩图案402a的条状图案的延伸方向400aD、402aD并不互相垂直。图4H为将光罩图案400a及光罩图案402a重叠而成的光罩叠置图案404a,图4I则显示光罩图案400a及光罩图案402a重叠区域的图案406a,易言之,该重叠区域从未被曝光。如图中所示,光罩重叠区域图案406a为大抵呈正方形组成的交错式阵列图案。
图4J是根据一些实施例将一光刻胶层经光罩图案400a及光罩图案402a双重曝光并显影后,产生的光刻胶图案408a,其中光刻胶图案408aE为至少曝光一次的光刻胶图案,光刻胶图案408aX为从未被曝光的光刻胶图案。如图中所示,光刻胶图案408aX为圆形组成的交错式阵列图案。
由于光罩图案400a的阶梯式排列的条状图案包括至少两个等阶排列的条状图案,使光罩重叠区域图案406a为多个正方形组成的交错式阵列,又因曝光时于图案边缘产生圆角化(corner rounding),这些正方形图案在曝光显影工艺后于光刻胶上形成圆形图案,并于刻蚀工艺之后形成圆形孔洞或柱体。
值得注意的是,在本实施例中,其中一张光罩的平行条状图案延伸方向平行于光罩边框的Y方向,但并不限定于此,在另一些实施例中,其中一张光罩的平行条状图案延伸方向可平行于光罩边框的X方向。
如上所述,若光罩组中其中一张光罩的平行条状图案延伸方向平行于光罩边框,在一些实施例中,可只进行单一阶梯式排列的条状图案光罩的微调,减少光罩制作时间及成本。此外,亦只需于光罩两侧的图案进行光学邻近修正(optical proximity correct,OPC),以避免因曝光刻蚀环境不均所所造成交错式阵列于阵列边缘大小不均的现象,可大幅简化光学邻近修正的处理程序。
此外,平行条状图案延伸方向平行于光罩边框的光罩制作成本较低,过程也较简易。因此可尽量使其中一张光罩为平行于光罩边框的平行条状图案,如此可有效降低光罩制作成本,简化光学邻近修正处理程序,完成想要的交错式阵列图案,亦可同时降低接点电阻。
虽然在前述的实施例中,光罩的阶梯式排列的条状图案的阶梯图案大小均相同,但在另一些实施例中,也可使用阶梯图案大小不同的条状图案。例如,图5绘示出光罩图案500及光罩图案502重叠而成的光罩叠置图案504,其中阶梯式排列的条状图案500及502的阶梯图案大小不同。为节省光罩制作成本及时间,可仅于两光罩交叠之处解析为较小的阶梯图案,其余部分则为较大的阶梯图案。如此有效可降低光罩制作成本,完成想要的交错式阵列图案,亦可同时降低接点电阻。
根据一些实施例,图6A至图6E是根据图2A至图2E的实施例的一系列剖面示意图,用以说明一光罩组双重曝光的光刻方法。图6A及图6C分别使用图2A及图2B中的两光罩图案200及光罩图案202曝光光刻胶。
在此实施例中,光刻胶612为负型光刻胶,然而,亦可于另一实施例中使用正型光刻胶或正负型混合光刻胶双重曝光图案化(double patterning)以得交错式阵列孔洞。
根据一些实施例,如图6A所示,首先提供一基板610,此基板610可为半导体晶圆、晶片、或电路板,基板610可包括半导体材料如Si、Ge、InAs、InP、GaAs或其他三五族化合物,基板610可包括内连线结构、隔离结构、栅极结构、位线、接触插塞、电容等结构,为简化图示,于图6A中未显示上述基板610的结构。
图6A为图2A中沿线段AA’的剖面图。如图6A所示,以光罩图案200为罩幕图案,对光刻胶层612进行第一次曝光,此时图6A中光刻胶图案612E1为曝光的光刻胶图案,光刻胶图案612X1为未被曝光的光刻胶图案。
图6B为图2B中沿线段BB’的剖面图。如图6B所示,将光罩图案202叠置于已第一次曝光的光刻胶612上方。
接着,如图6C所示,以光罩图案202为罩幕图案,对同一光刻胶层进行第二次曝光。光刻胶层612经过双重曝光,此时图6C中光刻胶图案612E2为至少曝光一次的光刻胶图案,光刻胶图案612X2为从未被曝光的光刻胶图案,亦即为光罩图案200及光罩图案202的重叠区域。
接着,如图6D所示,在光罩图案200及光罩图案202对光刻胶612双重曝光之后,显影光刻胶612,在一实施例中,进行负型显影(negative tone developer,NTD)留下至少曝光一次的光刻胶612E2。
因曝光时于图案边缘产生圆角化(corner rounding),图2D中的正方形图案光刻胶在曝光工艺后于光刻胶上形成如图2E中的圆形图案光刻胶,图6D为图2E中沿线段EE’的剖面图,此时光刻胶612E2之间的间距亦因图案边缘圆角化而随之增加。
如图6E所示,接着进行一刻蚀工艺以刻蚀基板610。在刻蚀工艺之后,形成交错式圆形孔洞阵列。如此一来,可保留光罩设计更多弹性来完成想要的交错式阵列图案,亦可降低接点电阻。
上述孔洞可作为动态随机存取存储器(Dynamic Random Access Memory,DRAM)的接触孔洞,亦可应用于非挥发性存储器元件(non-volatile memory,NVRAM),抑或是其他任何类型的半导体元件中,例如电容器区域。
值得注意的是,在此实施例中,先以光罩图案200为罩幕图案曝光再以光罩图案202为罩幕图案曝光,然而此实施例中两光罩的使用顺序并不限定,亦可先以光罩图案202为罩幕图案曝光再以光罩图案200为罩幕图案曝光。
综上所述,本发明实施例仅需两光罩进行一次双重曝光即可产生交错式孔洞或柱体图案,可减少曝光次数而降低曝光成本,更通过进一步微调光罩组的光罩图案,使两光罩叠置曝光时,其重叠区域大抵呈正方形,在进行双重曝光及刻蚀后,得到圆形图案所组成的交错式阵列孔洞或柱体。上述交错式阵列孔洞可为接触孔洞,圆形的接触孔洞截面积较大,因此接触电阻较小,可降低接点电阻(contact resistance),进一步提升产品效能。
上述内容概述许多实施例的特征,因此任何本领域技术人员,可更加理解本发明实施例的各面向。任何本领域技术人员,可能无困难地以本发明实施例为基础,设计或修改其他工艺及结构,以达到与本发明实施例相同的目的及/或得到相同的优点。任何本领域技术人员也应了解,在不脱离本发明实施例的精神和范围内做不同改变、代替及修改,如此等效的创造并没有超出本发明实施例的精神及范围。
Claims (10)
1.一种光罩组,其特征在于,包括:
一第一光罩,具有多个第一条状图案,该多个第一条状图案沿一第一方向延伸;以及
一第二光罩,具有多个第二条状图案,该多个第二条状图案沿一第二方向延伸,该第二方向与该第一方向相异;
其中该第一光罩与该第二光罩叠置对同一光刻胶层双重曝光时,该多个第一条状图案与该多个第二条状图案的重叠区域形成一交错式图案。
2.如权利要求1所述的光罩组,其特征在于,该第一方向或该第二方向平行于该第一光罩或该第二光罩的一边框。
3.如权利要求1所述的光罩组,其特征在于,该第一方向及该第二方向不平行于该第一光罩或该第二光罩的一边框。
4.如权利要求1所述的光罩组,其特征在于,该多个第一条状图案与该多个第二条状图案的重叠区域为接触孔洞图案。
5.如权利要求1所述的光罩组,其特征在于,该多个第一条状图案与该多个第二条状图案的重叠区域大抵呈正方形。
6.如权利要求1所述的光罩组,其特征在于,该多个第一条状图案与该多个第二条状图案分别呈阶梯式排列,其中该多个第一条状图案与该多个第二条状图案分别包括至少两个等阶并排的多个阶梯图案。
7.如权利要求6所述的光罩组,其特征在于,组成该多个第一条状图案及该多个第二条状图案的该多个阶梯图案大小不同。
8.如权利要求6所述的光罩组,其特征在于,组成该多个第一条状图案及该多个第二条状图案的该多个阶梯图案大小相同。
9.如权利要求6所述的光罩组,其特征在于,该多个第一条状图案与该多个第二条状图案的重叠区域的该多个阶梯图案小于非重叠区域的该多个阶梯图案。
10.一种光刻方法,其特征在于,包括:
提供一如权利要求1所述的光罩组;
提供一基板;
以该第一光罩曝光一光刻胶层,以于该基板上形成该多个第一条状图案;
以该第二光罩曝光该光刻胶层,以于该基板上形成该多个第二条状图案;
显影该光刻胶层,留下一至少曝光一次的光刻胶层。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710479134.XA CN109116674B (zh) | 2017-06-22 | 2017-06-22 | 光罩组及其光刻方法 |
US16/014,602 US10816894B2 (en) | 2017-06-22 | 2018-06-21 | Mask assembly and lithography method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710479134.XA CN109116674B (zh) | 2017-06-22 | 2017-06-22 | 光罩组及其光刻方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109116674A true CN109116674A (zh) | 2019-01-01 |
CN109116674B CN109116674B (zh) | 2022-01-21 |
Family
ID=64692524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710479134.XA Active CN109116674B (zh) | 2017-06-22 | 2017-06-22 | 光罩组及其光刻方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10816894B2 (zh) |
CN (1) | CN109116674B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111638626A (zh) * | 2019-11-04 | 2020-09-08 | 福建省晋华集成电路有限公司 | 对位标记和半导体结构的形成方法、组合掩膜版 |
CN112366203A (zh) * | 2020-10-23 | 2021-02-12 | 福建省晋华集成电路有限公司 | 图案布局以及其形成方法 |
CN114080569A (zh) * | 2019-07-23 | 2022-02-22 | Asml荷兰有限公司 | 量测目标的改进 |
US11784060B2 (en) | 2021-07-05 | 2023-10-10 | Changxin Memory Technologies, Inc. | Method for forming connecting pad and semiconductor structure |
CN111638626B (zh) * | 2019-11-04 | 2024-05-03 | 福建省晋华集成电路有限公司 | 对位标记和半导体结构的形成方法、组合掩膜版 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7325167B2 (ja) * | 2017-03-16 | 2023-08-14 | 富士電機株式会社 | 半導体装置の製造方法 |
CN113130303B (zh) * | 2019-12-30 | 2023-10-17 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版及三重图形化的方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980055938A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 감광막 패턴 형성방법 |
US5958656A (en) * | 1996-06-20 | 1999-09-28 | Mitsubishi Denki Kabushiki Kaisha | Pattern forming method using phase shift mask |
US6238850B1 (en) * | 1999-08-23 | 2001-05-29 | International Business Machines Corp. | Method of forming sharp corners in a photoresist layer |
KR20090049407A (ko) * | 2007-11-13 | 2009-05-18 | 주식회사 하이닉스반도체 | 이중 노광을 이용한 반도체 소자의 패턴 형성방법 |
US20100035192A1 (en) * | 2008-08-06 | 2010-02-11 | Tokyo Ohka Kogyo Co., Ltd. | Method of forming resist pattern |
KR20110079956A (ko) * | 2010-01-04 | 2011-07-12 | 주식회사 하이닉스반도체 | 콘택홀 형성 방법 |
CN103620738A (zh) * | 2011-06-17 | 2014-03-05 | 富士胶片株式会社 | 图案形成方法、使用所述图案形成方法制造电子器件的方法,以及电子器件 |
US20140162427A1 (en) * | 2012-12-06 | 2014-06-12 | Samsung Electronics Co., Ltd. | Method of forming a fine pattern of a semiconductor device |
KR20140081545A (ko) * | 2012-12-21 | 2014-07-01 | 에스케이하이닉스 주식회사 | 반도체 소자의 노광 방법 |
CN105759560A (zh) * | 2016-05-13 | 2016-07-13 | 武汉新芯集成电路制造有限公司 | 组合光罩的版图结构及其形成方法、应用方法 |
CN105988292A (zh) * | 2014-11-18 | 2016-10-05 | 华亚科技股份有限公司 | 具有非典型图案的光刻胶及其蚀刻基材与形成洞的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW457548B (en) | 2000-02-10 | 2001-10-01 | Winbond Electronics Corp | A lithography process for reducing the dimension of the contact window openings |
KR100819673B1 (ko) | 2006-12-22 | 2008-04-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 패턴 형성 방법 |
TWI460534B (zh) | 2013-06-25 | 2014-11-11 | Rexchip Electronics Corp | Double exposure mask structure and exposure development method |
-
2017
- 2017-06-22 CN CN201710479134.XA patent/CN109116674B/zh active Active
-
2018
- 2018-06-21 US US16/014,602 patent/US10816894B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5958656A (en) * | 1996-06-20 | 1999-09-28 | Mitsubishi Denki Kabushiki Kaisha | Pattern forming method using phase shift mask |
KR19980055938A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 감광막 패턴 형성방법 |
US6238850B1 (en) * | 1999-08-23 | 2001-05-29 | International Business Machines Corp. | Method of forming sharp corners in a photoresist layer |
KR20090049407A (ko) * | 2007-11-13 | 2009-05-18 | 주식회사 하이닉스반도체 | 이중 노광을 이용한 반도체 소자의 패턴 형성방법 |
US20100035192A1 (en) * | 2008-08-06 | 2010-02-11 | Tokyo Ohka Kogyo Co., Ltd. | Method of forming resist pattern |
KR20110079956A (ko) * | 2010-01-04 | 2011-07-12 | 주식회사 하이닉스반도체 | 콘택홀 형성 방법 |
CN103620738A (zh) * | 2011-06-17 | 2014-03-05 | 富士胶片株式会社 | 图案形成方法、使用所述图案形成方法制造电子器件的方法,以及电子器件 |
US20140162427A1 (en) * | 2012-12-06 | 2014-06-12 | Samsung Electronics Co., Ltd. | Method of forming a fine pattern of a semiconductor device |
KR20140081545A (ko) * | 2012-12-21 | 2014-07-01 | 에스케이하이닉스 주식회사 | 반도체 소자의 노광 방법 |
CN105988292A (zh) * | 2014-11-18 | 2016-10-05 | 华亚科技股份有限公司 | 具有非典型图案的光刻胶及其蚀刻基材与形成洞的方法 |
CN105759560A (zh) * | 2016-05-13 | 2016-07-13 | 武汉新芯集成电路制造有限公司 | 组合光罩的版图结构及其形成方法、应用方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114080569A (zh) * | 2019-07-23 | 2022-02-22 | Asml荷兰有限公司 | 量测目标的改进 |
CN111638626A (zh) * | 2019-11-04 | 2020-09-08 | 福建省晋华集成电路有限公司 | 对位标记和半导体结构的形成方法、组合掩膜版 |
CN111638626B (zh) * | 2019-11-04 | 2024-05-03 | 福建省晋华集成电路有限公司 | 对位标记和半导体结构的形成方法、组合掩膜版 |
CN112366203A (zh) * | 2020-10-23 | 2021-02-12 | 福建省晋华集成电路有限公司 | 图案布局以及其形成方法 |
CN112366203B (zh) * | 2020-10-23 | 2023-01-03 | 福建省晋华集成电路有限公司 | 图案布局以及其形成方法 |
US11784060B2 (en) | 2021-07-05 | 2023-10-10 | Changxin Memory Technologies, Inc. | Method for forming connecting pad and semiconductor structure |
Also Published As
Publication number | Publication date |
---|---|
CN109116674B (zh) | 2022-01-21 |
US20180373139A1 (en) | 2018-12-27 |
US10816894B2 (en) | 2020-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109116674A (zh) | 光罩组及其光刻方法 | |
US6238850B1 (en) | Method of forming sharp corners in a photoresist layer | |
US9748107B2 (en) | Method for removing semiconductor fins using alternating masks | |
US20040229135A1 (en) | Multiple exposure method for circuit performance improvement | |
US20180150592A1 (en) | Cell structures and semiconductor devices having same | |
TW200532768A (en) | Rectangular contact lithography for circuit performance improvement | |
US8057968B2 (en) | Mask and method to pattern chromeless phase lithography contact hole | |
US9983473B2 (en) | Photomask and method for fabricating integrated circuit | |
US8293456B2 (en) | Semiconductor device manufacturing method | |
JP2002351052A (ja) | 光近接効果の補正のためのマスクとその製造方法 | |
CN107490932B (zh) | 掩膜版图形的修正方法 | |
US8524424B2 (en) | Optical proximity correction photomask | |
US9104833B2 (en) | Mask set for double exposure process and method of using the mask set | |
JP2001060003A (ja) | フォトマスク及びこれを用いた半導体素子の微細パターン形成方法 | |
KR100219079B1 (ko) | 해프톤 위상 반전 마스크 | |
US8778604B2 (en) | Mask set for double exposure process and method of using the mask set | |
TWI639882B (zh) | 光罩組及其微影方法 | |
CN102998895B (zh) | 光学邻近修正掩膜 | |
JP2004279643A (ja) | フォトマスクの製造方法 | |
US6413685B1 (en) | Method of reducing optical proximity effect | |
JP4022389B2 (ja) | 微細パターン形成方法 | |
TWI548932B (zh) | 用於雙重曝光製程的光罩組暨使用該光罩組的方法 | |
US20030068563A1 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
KR100781861B1 (ko) | 반도체 소자의 제조 방법 | |
CN208737212U (zh) | 双光掩膜 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |