KR20140081545A - 반도체 소자의 노광 방법 - Google Patents

반도체 소자의 노광 방법 Download PDF

Info

Publication number
KR20140081545A
KR20140081545A KR1020120151422A KR20120151422A KR20140081545A KR 20140081545 A KR20140081545 A KR 20140081545A KR 1020120151422 A KR1020120151422 A KR 1020120151422A KR 20120151422 A KR20120151422 A KR 20120151422A KR 20140081545 A KR20140081545 A KR 20140081545A
Authority
KR
South Korea
Prior art keywords
pattern
pattern layout
layout
axis direction
exposure
Prior art date
Application number
KR1020120151422A
Other languages
English (en)
Inventor
최진영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120151422A priority Critical patent/KR20140081545A/ko
Publication of KR20140081545A publication Critical patent/KR20140081545A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 기술의 반도체 소자의 노광 방법은, Y축 방향으로 배열된 라인(line) 형태의 제1 패턴 레이아웃의 이미지를 레지스트층에 제1 노광하는 단계; 및 X축 방향으로 배열된 스페이스를 포함하는 파선 라인 형태의 제2 패턴 레이아웃의 이미지를 레지스트층에 제2 노광하는 단계를 포함하고, 제1 패턴 레이아웃 및 제2 패턴 레이아웃들의 이미지가 상호 겹쳐지는 영역에서 콘택홀이 형성되고, 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 상호 겹쳐지지 않는 영역에서 콘택홀이 형성되지 않게 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 배치다.

Description

반도체 소자의 노광 방법{Method for performing an exposure process of the semiconductor device}
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 반도체 소자의 노광 방법에 관한 것이다.
반도체소자는 수많은 미세패턴들로 이루어져 있으며, 이와 같은 미세패턴들은 리소그래피(lithography) 공정을 통해 형성된다. 리소그래피 공정을 이용해서 미세패턴을 형성하는 방법은, 먼저 패터닝하고자 하는 타겟막(target layer) 위에 레지스트막을 코팅한다. 계속해서 패터닝하고자 하는 타겟 패턴의 레이아웃이 배치된 마스크를 배치하고, 이 마스크의 이미지를 레지스트막 상에 전사하는 노광 공정 및 현상 공정을 진행한다. 다음에 타겟 패턴의 이미지가 형성된 레지스트막 패턴을 식각마스크로 한 식각으로 타겟막의 노출부분을 제거한 후에 레지스트막 패턴을 스트립(strip)함으로써 구현하고자 하는 타겟 패턴을 형성할 수 있다.
한편, 소자가 고집적화됨에 따라 디자인 룰(design rule)이 작아지면서 1회의 노광으로 해상력을 확보하는데 한계가 있는 실정이다. 이에 따라 보다 더 미세한 패턴을 구현하기 위해서 스페이서 패터닝 기술(SPT; Spacer patterning tech.) 및 이중 패터닝 기술(DPT; Double patterning tech.)에 대한 연구가 진행되고 있다. 이 가운데 이중 패터닝 기술은 균일한 피치(pitch)를 가지는 수직 방향의 라인 패턴을 형성하는 1차 패터닝 공정을 수행하고, 균일한 피치를 가지는 수평 방향의 라인 패턴을 형성하는 2차 패터닝 공정을 수행하여 직교 형태의 균일한 패턴만 구현이 가능하다. 이에 따라 패터닝이 가능한 레이아웃이 상당히 제한적이기 때문에 소자적인 특성을 파악하기 위한 다양한 피치의 패턴을 구현하기가 어려운 점이 있다. 따라서 다양한 피치의 패턴을 구현할 수 있으면서 공정 진행이 가능한 수준의 포토 공정 여유도(photo margin)를 확보할 수 있는 기술이 요구되고 있다.
본 발명의 실시예는, 이중 노광 공정에서 프로세스 마진을 확보할 수 있는 반도체 소자의 노광 방법을 제공한다. 또한 이중 노광 공정을 이용하여 다양한 피치 형태의 패턴을 구현할 수 있는 반도체 소자의 노광방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 소자의 노광방법은, Y축 방향으로 배열된 라인(line) 형태의 제1 패턴 레이아웃의 이미지를 레지스트층에 제1 노광하는 단계; 및 X축 방향으로 배열된 스페이스를 포함하는 파선 라인(dashed line) 형태의 제2 패턴 레이아웃의 이미지를 상기 레지스트층에 제2 노광하는 단계를 포함하고, 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들의 이미지가 상호 겹쳐지는 영역에서 콘택홀이 형성되고, 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 상호 겹쳐지지 않는 영역에서 상기 콘택홀이 형성되지 않게 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 배치된다.
상기 제1 패턴 레이아웃 및 상기 제2 패턴 레이아웃은 서로 상이한 크기의 피치를 가지게 배치된다.
상기 X축 방향으로 배열된 제2 패턴 레이아웃이 상기 Y축 방향으로 배열된 제1 패턴 레이아웃보다 상대적으로 넓은 피치를 가지게 배치된다.
상기 라인 형태의 제1 패턴 레이아웃의 일부는 상기 파선 라인 형태의 제2 패턴 레이아웃의 스페이스 상에 배치된다.
상기 1차 노광 공정은 Y축 방향으로 형성된 패턴에 해상력이 높은 조명계를 이용하여 진행하고, 상기 2차 노광 공정은 X축 방향으로 형성된 패턴에 해상력이 높은 조명계를 이용하여 진행할 수 있다.
상기 콘택홀은 상기 1차 노광 공정 및 2차 노광 공정의 노광량(intensity)이 합해져서 임계 노광량을 초과한 부분에서만 형성된다.
상기 콘택홀은 상변화램(Phase change RAM), 자기램(Magnetic RAM), 스핀주입 자화반전 램(Spin transfer torque magnetic RAM) 또는 저항성 램(Resistance RAM)의 그룹으로 이루어지는 저항성 소자에 적용한다.
본 발명의 다른 실시예에 따른 반도체 소자의 노광 방법은, Y축 방향으로 배열된 파선 라인(dashed line) 형상의 제1 패턴, Y축 방향으로 연장되고 상기 제1 패턴으로부터 소정 간격 이격하여 배치된 파선 라인 형상의 제2 패턴, 상기 제1 패턴과 제2 패턴 사이에 배치된 십자(+) 형상의 제3 패턴 및 상기 제1 패턴과 제2 패턴과 서로 엇갈리게 배치된 파선 라인 형상의 제4 패턴을 포함하는 제1 패턴 레이아웃의 이미지를 레지스트층에 제1 노광하는 단계; 및 X축 방향으로 배열된 파선 라인 형상의 제1 패턴, 상기 제1 패턴과 소정 간격 이격하여 배치된 파선 라인 형상의 제2 패턴, 상기 제1 및 제2 패턴과 평행하게 배치되고, 십자 형상의 제3 패턴 및 상기 제3 패턴과 교번하여 배치된 파선 라인 형상의 제4 패턴을 포함하는 제2 패턴 레이아웃의 이미지를 상기 레지스트층에 제2 노광하는 단계를 포함하고, 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들의 이미지가 상호 겹쳐지는 영역에서 콘택홀이 형성되고, 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 상호 겹쳐지지 않는 영역에서 상기 콘택홀이 형성되지 않게 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 배치된다.
상기 제1 노광 마스크 및 제2 노광 마스크의 파선 라인 형상의 제1 패턴, 제2 패턴 및 제4 패턴들은 상기 레지스트층 상에 노광되지 않게 상호 겹쳐지지 않고, 서로 엇갈리게 배치된다.
본 발명의 또 다른 실시예에 따른 X축 방향으로 배열된 이어진 라인 형상의 제1 패턴을 포함하는 제1 패턴 레이아웃의 이미지를 레지스트층에 1차 노광하는 단계; 및 Y축 방향으로 배열된 이어진 라인 형상의 제1 패턴 및 상기 제1 패턴과 평행하게 배치된 파선 라인 형상의 제2 패턴을 포함하는 제2 패턴 레이아웃의 이미지를 상기 레지스트층에 2차 노광하는 단계를 포함하고, 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들의 이미지가 상호 겹쳐지는 영역에서 콘택홀이 형성되고, 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 상호 겹쳐지지 않는 영역에서 상기 콘택홀이 형성되지 않게 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 배치된 다.
상기 파선 라인 형상의 제2 패턴은 상기 Y축 방향으로 배열된 이어진 라인 형상의 제1 패턴과 상호 겹쳐지지 않는 X축 방향으로 배열된 라인 형상의 제1 패턴의 일부가 노출되게 배치한다.
본 기술에 따르면, 좁은 피치를 가지는 패턴을 구현하는 것이 가능할 뿐만 아니라 넓은 피치를 가지는 형태의 패턴을 구현하기 위해 패턴의 포토마진은 향상시키면서 이중 노광 공정에서 조합되는 빛의 양을 조절하여 프린팅(printing)할 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 노광 마스크를 나타내보인 평면도들이다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 노광방법을 설명하기 위해 나타내보인 도면들이다.
도 4는 본 발명의 일 실시예에 따라 형성된 콘택홀을 나타내보인 도면이다.
도 5 내지 도 7은 일반적인 노광 방법을 설명하기 위해 나타내보인 도면들이다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 노광 마스크를 이용한 노광 공정 방법을 설명하기 위해 나타내보인 도면들이다.
도 11 내지 도 13은 본 발명의 또 다른 실시예에 따른 노광 마스크를 이용한 노광 공정 방법을 설명하기 위해 나타내보인 도면들이다.
도 14는 저항성 소자의 구조를 개략적으로 나타내보인 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 노광 마스크를 나타내보인 평면도들이다. 도 3은 본 발명의 일 실시예에 따른 반도체 소자의 노광방법을 설명하기 위해 나타내보인 도면들이다. 그리고 도 4는 본 발명의 일 실시예에 따라 형성된 콘택홀을 나타내보인 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 제1 노광 마스크(200)는 Y축 방향으로 연장된 라인(line) 형상의 제1 패턴 레이아웃(205)이 배열되어 있다. 제1 노광 마스크(200)는 라인 형상의 제1 패턴 레이아웃(205)과, 인접하는 제1 패턴 레이아웃(205)들 사이에 배치된 제1 스페이스(210)를 포함하여 구성될 수 있다. 여기서 제1 패턴 레이아웃(205)은 제1 폭(L1)을 가지게 형성되고, 인접하는 패턴과의 간격을 나타내는 제1 스페이스(210)는 제1 간격(S1)을 가지게 형성된다. 이에 따라 제1 노광 마스크(200)는 제1 폭(L1) 및 제1 간격(s1)을 포함하는 제1 피치(P1, pitch)를 가지게 형성된다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 제2 노광 마스크(220)는 X축 방향으로 파선 라인(dashed line) 형상의 제2 패턴 레이아웃(225)이 배열되어 있다. 제2 노광 마스크(220)는 파선 라인 형상의 제2 패턴 레이아웃(225)과, 제2 패턴 레이아웃(225)들 사이에 배치된 제2 스페이스(230)을 포함하여 구성될 수 있다. 제2 패턴 레이아웃(225)은 제2 폭(L2) 및 제2 간격(S2)을 가지게 형성된다. 이에 따라 제2 노광 마스크는 제2 폭(L2) 및 제2 간격(S2)을 포함하는 제2 피치(P2)를 가지게 형성된다. 여기서 도 1의 제1 노광 마스크(200)는 제1 피치(P1)를 가지게 형성되고, 제2 노광 마스크(220)는 제2 피치(P2)를 가지게 형성된다. 또한, 제1 및 제2 노광 마스크(200, 220) 상에 형성된 패턴 레이아웃들은 피치가 각각 상이한 크기를 가지게, 예를 들어 제2 피치(P2)가 제1 피치(P1)보다 넓은 간격(P2>P1)으로 형성될 수 있다.
본 발명의 일 실시예에 따라 반도체 소자를 형성하기 위한 노광 방법으로 도 1의 제1 노광 마스크(200)로 1차 노광 공정을 수행한 다음, 도 2의 제2 노광 마스크(220)를 이용하여 2차 노광 공정을 수행하는 이중 노광(Double exposure) 공정으로 진행할 수 있다.
구체적으로, 도 3을 참조하면, 먼저 Y축 방향으로 연장된 라인 형상의 제1 패턴 레이아웃(205) 및 제1 스페이스(210)로 구성된 제1 노광 마스크(200, 도 1 참조)의 이미지를 레지스트층에 전사하는 1차 노광 공정을 수행한다. 여기서 1차 노광 공정은 노광 장치의 광원으로부터 차광부 및 투광부를 포함하는 조명계 상에 광을 조사하여 진행할 수 있다. 광원은 다이폴(dipole) 조명계와 같이 편광된 빛을 투광시키는 투광 부분을 가지는 비대칭 조명계를 이용하여 조사할 수 있다.
또한 광원은 I-line, KrF, ArF, ArFi 레이저 또는 EUV 파장의 광원을 이용할 수 있다. 구체적으로, 다이폴 조명계에 조사된 광원은 조명계 상에 형성된 두 개의 개구부를 통해 조사된다. 여기서 조명계 상에 형성된 개구부가 x축 방향으로 형성되거나 y축 방향으로 형성된 위치에 따라 x축 다이폴 조명계 또는 y축 다이폴 조명계로 구분한다. 이러한 다이폴 조명계는 노광될 패턴 레이아웃이 형성된 방향에 따라 다른 해상력을 가지며, 조명계의 개구부가 형성된 방향과 같은 방향의 패턴에 대해서 높은 해상력을 가진다. 본 발명의 실시예에 따른 제1 노광 마스크(200)를 이용한 1차 노광 공정은 수직 방향(Y축 방향)으로 형성되는 패턴에 높은 해상력을 가지는 x축 다이폴 조명계를 이용하여 진행할 수 있다. 한편, 조명계는 다이폴에 한정되는 것은 아니고, 컨벤셔널(conventional), 애뉼라(annular), 쿼드러폴(quadrupole) 또는 크로스폴(crosspole)의 그룹으로 이루어진 조명계에서 선택하여 적용할 수 있다.
계속해서 X축 방향으로 배열된 파선 라인 형상의 제2 패턴 레이아웃(225) 및 제2 스페이스(230)로 구성된 제2 노광 마스크(220, 도 2 참조)의 이미지를 레지스트층에 전사하는 2차 노광 공정을 수행한다.
2차 노광 공정은 노광 장치의 광원으로부터 차광부 및 투광부를 포함하는 조명계 상에 광을 조사하여 진행할 수 있다. 광원은 1차 노광 공정과 동일한 다이폴(dipole) 조명계를 이용하여 조사할 수 있다. 본 발명의 실시예에 따른 제2 노광 마스크(220)를 이용한 2차 노광 공정은 수평 방향(X축 방향)으로 형성되는 패턴에 높은 해상력을 가지는 y축 다이폴 조명계를 이용하여 진행할 수 있다. 한편, 조명계는 다이폴에 한정되는 것은 아니고, 컨벤셔널, 애뉼라, 쿼드러폴 또는 크로스폴의 그룹으로 이루어진 조명계에서 선택하여 적용할 수 있다.
본 발명의 실시예에서는 하나의 레지스트층 상에 1차 및 2차 노광 공정을 연속적으로 수행한 다음, 노광 공정이 수행된 레지스트층을 식각하여 타겟 패턴을 형성하는 LLE(Litho-litho-etch) 프로세스로 진행될 수 있다. 이러한 LLE 프로세스의 경우, 1차 노광 공정의 노광량(intensity)과 2차 노광 공정의 노광량이 합해져서 임계 노광량을 초과한 부분에서만 패터닝이 이루어진다.
이에 따라, 상술한 바와 같이, 1차 및 2차 노광 공정을 수행하면 제1 패턴 레이아웃(205)및 제2 패턴 레이아웃(225)의 이미지가 상호 겹쳐지는 영역에서 콘택홀들이 형성될 'A' 영역이 정의된다. 다시 말해, 제1 및 제2 패턴 레이아웃(205, 225)의 이미지가 상호 겹쳐지는 영역에서는 패터닝에서 요구되는 임계 노광량이 초과하여 패터닝이 이루어진다. 또한, 콘택홀들이 형성될 'A' 영역들 사이의 위치에서는 제1 노광 마스크(200)의 제1 패턴 레이아웃 및 제2 노광 마스크(220)의 제2 패턴 레이아웃들이 상호 겹쳐지지 않게 배치된다. 다시 말해, 제1 및 제2 패턴 레이아웃(205, 225)의 이미지가 서로 겹쳐지지 않는 영역에서는 패터닝에서 요구되는 임계 노광량에 미달함에 따라 패터닝이 이루어지지 않게 된다. 이에 따라, 제1 패턴 레이아웃 및 제2 패턴 레이아웃이 서로 겹쳐지지 않는 부분은 콘택홀이 형성되지 않는 'B'영역으로 정의될 수 있다.
여기서 콘택홀이 형성될 영역(A)들 사이에서 제1 패턴 레이아웃 및 제2 패턴 레이아웃이 상호 겹쳐지지 않게 배치된 부분(B)들은 각각 콘택홀이 형성될 영역(A) 주변에서 어시스트 피처(AF; Assist feature) 역할을 한다. 또한, 노광 공정을 수행하는 동안 X축 방향으로의 패턴 규칙성을 개선하여 초점심도(DOF; Depth of focus) 마진을 개선하는 역할을 한다. 제1 패턴 레이아웃 및 제2 패턴 레이아웃이 상호 겹쳐지지 않게 배치된 부분(B)들은 크기(size)가 웨이퍼 상에 실제로 형성될 패턴과 동일하게 배치함에 따라 콘택홀 주변의 노광량을 일정하게 유지하는 역할을 한다. 그러나 제1 패턴 레이아웃 및 제2 패턴 레이아웃이 상호 겹쳐지지 않게 배치된 부분(B)들의 크기(size)가 웨이퍼 상에 실제로 형성될 패턴과 동일하게 배치하더라도 임계 노광량을 넘지 않으므로 웨이퍼 상에 실제로 패터닝되지는 않는다.
상술한 바와 같이, 제1 노광 마스크(200) 및 제2 노광 마스크(220)의 패턴 레이아웃(205, 225) 이미지를 레지스트층 상에 전사하는 2번의 노광 공정을 연속적으로 수행하고, 레지스트층을 식각하여 패턴을 형성하는 식각 공정을 진행하면, 도 4에 도시한 바와 같이, 레지스트층(250) 상에 도 3의 'A'영역으로 정의된 부분에 콘택홀(250)이 형성된다.
일반적으로 콘택홀을 형성하기 위해 수행하는 이중 노광 공정은 피치 크기는 동일하면서 배열 방향이 상이한 라인 앤드 스페이스 패턴이 배치된 2장의 노광 마스크를 이용하여 진행하였다. 구체적으로, 도 5을 참조하면, Y축 방향으로 연장된 라인 형상의 제1 패턴 레이아웃(10)이 배열된 제1 노광 마스크로 노광 공정을 수행한 다음, X축 방향으로 라인 형상의 제2 패턴 레이아웃(20)이 배열된 제2 노광 마스크로 다시 노광 공정을 수행한다. 그러면 제1 노광 마스크의 피치(A1) 크기와 제2 노광 마스크의 피치(A2) 크기가 동일함에 따라 이 패턴 레이아웃들이 상호 겹쳐지는 영역(30)에서 도 6의 레지스트층(40) 상에 형성되는 콘택홀(30', 도 6 참조) 사이의 간격도 일정한 간격을 가지게 형성된다. 이와 같이, 피치가 동일한 패턴 레이아웃의 경우 직교 형태의 균일한 패턴만 구현이 가능한 실정이다.
이와 반면에, X축 및 Y축 방향으로 피치가 상이한 경우에는 콘택홀을 균일하게 형성하기가 어려운 한계가 있다. 도 7을 참조하면, X축 방향으로 배열된 라인 형상의 제1 패턴 레이아웃(50)을 포함하는 제1 노광 마스크는'A3'의 크기의 피치로 형성되는 반면, Y축 방향으로 배열된 라인 형상의 제2 패턴 레이아웃(60)을 포함하는 제2 노광 마스크는'A4'의 크기의 피치로 형성된다. 여기서 제2 노광 마스크의 피치(A4)가 제1 노광 마스크의 피치(A3)보다 넓은 크기(A4>A3)를 가지게 형성된다.
이러한 2장의 노광 마스크를 이용하여 노광 공정을 진행하게 되면, 정확한 크기로 콘택홀(70)을 구현하기가 어려운 한계가 있다. 또한, 포토 공정의 여유도(margin) 또한 불리한 점이 있다. 이에 콘택홀 주변에 패터닝의 정확도를 구현하기 위해 별도의 어시스트 피처 패턴을 도입한다고 하더라도 그 효과가 미미하며, 오히려 어시스트 피처 패턴으로 인해 잔여물(residue) 문제가 발생하게 될 수 있어 적용이 어려운 점이 있다.
이에 대해 본 발명의 실시예에 따라 노광 공정을 수행하는 경우, 콘택홀들 사이에서 상호 겹쳐지지 않게 배치된 제1 패턴 레이아웃 부분 및 제2 패턴 레이아웃 부분이 각각 콘택홀들 주변에서 어시스트 피처(AF) 역할을 한다. 이에 따라, 노광 공정시 X축 방향으로의 패턴 규칙성을 개선하여 초점심도(DOF) 마진을 개선하여 다양한 피치 크기를 가지는 패턴을 형성할 수 있다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 노광 마스크를 이용한 노광 공정 방법을 설명하기 위해 나타내보인 도면들이다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 제1 노광 마스크(300)는 Y축 방향으로 배열된 파선 라인(dashed line) 형상의 제1 패턴(305), Y축 방향으로 연장되고 제1 패턴(305)과 소정 간격 이격하여 배치된 파선 라인 형상의 제2 패턴(307), 제1 패턴(305)과 제2 패턴(307) 사이에 배치된 십자(+) 형상의 제3 패턴(310) 및 제1 패턴(305) 및 제2 패턴(307)과 대각선 방향으로 서로 엇갈리게 배치된 제4 패턴(313)을 포함하는 제1 패턴 레이아웃(315)이 배치되어 있다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 제2 노광 마스크(320)는 X축 방향으로 배열된 파선 라인 형상의 제1 패턴(330), X축 방향으로 배열되고 제1 패턴(330)과 소정 간격 이격하여 배치된 파선 라인 형상의 제2 패턴(333)이 배열되어 있고, 제1 패턴(330) 및 제2 패턴(333)들과 평행하게 배치되고, 십자(+) 형상의 제3 패턴(335)과 교번하여 배치된 파선 라인 형상의 제4 패턴(337)을 포함하는 제2 패턴 레이아웃(340)을 포함하여 구성된다.
본 발명의 다른 실시예에 따라 반도체 소자를 형성하기 위한 방법으로 도 8의 제1 노광 마스크(300)로 1차 노광 공정을 수행한 다음, 연속하여 도 9의 제2 노광 마스크(320)를 이용하여 2차 노광 공정을 수행하는 이중 노광 공정으로 진행할 수 있다.
구체적으로, 도 10을 참조하면, 먼저 Y축 방향으로 배치된 제1 패턴(305), 제2 패턴(307), 제3 패턴(310) 및 제4 패턴(313)을 포함하는 제1 패턴 레이아웃(315)이 형성된 제1 노광 마스크(300)의 이미지를 레지스트층에 전사하는 1차 노광 공정을 수행한다. 1차 노광 공정은 수직 방향(Y축 방향)으로 형성되는 패턴에 해상력이 높은 x축 다이폴 조명계와 같이 편광된 빛을 투광시키는 투광 부분을 가지는 비대칭 조명계를 이용하여 조사할 수 있다.
계속해서 X축 방향으로 배치된 제1 패턴(330), 제2 패턴(333), 제3 패턴(335) 및 제4 패턴(337)을 포함하는 제2 패턴 레이아웃(340)이 형성된 제2 노광 마스크(320)의 이미지를 레지스트층에 전사하는 2차 노광 공정을 수행한다. 2차 노광 공정은 수평 방향(X축 방향)으로 형성되는 패턴에 해상력이 높은 y축 다이폴 조명계와 같이 편광된 빛을 투광시키는 투광 부분을 가지는 비대칭 조명계를 이용하여 조사할 수 있다.
본 발명의 실시예에서는 LLE 프로세스로 진행됨에 따라, 1차 노광 공정의 노광량과 2차 노광 공정의 노광량이 합해져서 임계 노광량을 초과한 부분에서만 패터닝이 이루어진다. 따라서, 제1 패턴 레이아웃(315) 및 제2 패턴 레이아웃(340)들의 이미지가 상호 겹쳐지는 영역에서 임계 노광량이 초과됨에 따라 콘택홀들이 형성될 'A' 영역이 정의된다. 또한, 콘택홀들이 형성될 'A' 영역들 사이의 위치에서는 제1 노광 마스크(300)의 제1 패턴(305), 제2 패턴(307) 및 제4 패턴(313)과 제2 노광 마스크(320)의 제1 패턴(330), 제2 패턴(333) 및 제4 패턴(337)들은 상호 겹쳐지지 않고 서로 엇갈리게 배치된다. 이에 따라 패터닝에서 요구되는 임계 노광량을 넘지 않아 콘택홀이 형성되지 않는 영역으로 정의될 수 있다. 여기서 콘택홀들 사이에서 상호 겹쳐지지 않게 배치된 제1 노광 마스크(300)의 패턴들(305, 307, 313)과 제2 노광 마스크(320)의 패턴들(330, 333, 337)들은 각각 콘택홀이 형성될 'A'영역 주변에서 어시스트 피처(AF) 역할을 하게 되어, 노광 공정시 X축 방향으로의 패턴 규칙성을 개선할 수 있다.
도 11 내지 도 13은 본 발명의 또 다른 실시예에 따른 노광 마스크를 이용한 노광 공정 방법을 설명하기 위해 나타내보인 도면들이다.
도 11을 참조하면, 본 발명의 또 다른 실시예에 따른 제1 노광 마스크(400)는 X축 방향으로 배열된 이어진 라인(line) 형상의 제1 패턴 레이아웃(405)이 배치되어 있다. 제1 패턴 레이아웃(405)은 제1 폭(L1) 및 제1 간격(S1)을 포함하는 제1 피치(P1)를 가지게 형성된다.
도 12를 참조하면, 본 발명의 또 다른 실시예에 따른 제2 노광 마스크(420)는 Y축 방향으로 연장된 이어진 라인(line) 형상의 제1 패턴(425) 및 제1 패턴(425)과 평행하여 파선 라인(dashed line) 형상의 제2 패턴(430)을 포함하는 제2 패턴 레이아웃(435)이 배치되어 있다. 제2 노광 마스크(420)의 제1 패턴(425)은 제1 폭(L2) 및 제1 간격(S2)을 포함하는 제2 피치(P2)를 가지게 형성된다.
본 발명의 또 다른 실시예에 따라 반도체 소자를 형성하기 위한 방법으로 도 11의 제1 노광 마스크(400)로 1차 노광 공정을 수행하여 제1 노광 마스크(400)의 제1 패턴 레이아웃(405)이미지를 레지스트층 상에 전사한 다음, 도 12의 제2 노광 마스크(420)로 2차 노광 공정을 수행하여 제2 노광 마스크(420)의 제2 패턴 레이아웃(435) 이미지를 레지스트층 상으로 전사하는 이중 노광 공정으로 진행할 수 있다.
구체적으로, 도 13을 참조하면, Y축 방향으로 배치된 제1 노광 마스크(400)의 이미지를 레지스트층에 전사하는 1차 노광 공정을 수행한다. 1차 노광 공정은 수직 방향(Y축 방향)으로 형성되는 패턴에 높은 해상력을 가지는 x축 다이폴 조명계를 이용하여 진행할 수 있다. 그러면 레지스트층 상에 X축 방향으로 배열된 이어진 라인(line) 형상의 제1 패턴 레이아웃(405)이 전사된다.
계속해서 X축 방향으로 배치된 제2 노광 마스크(420)의 이미지를 레지스트층에 전사하는 2차 노광 공정을 수행한다. 2차 노광 공정은 수평 방향(X축 방향)으로 형성되는 패턴에 높은 해상력을 가지는 y축 다이폴 조명계를 이용하여 진행할 수 있다. 그러면 2차 노광 공정으로 1차 노광 공정을 수행하여 제1 패턴 레이아웃(405)이 전사된 레지스트층 상에 제2 패턴 레이아웃(435)이 전사된다. 이 경우 1차 노광 공정의 노광량과 2차 노광 공정의 노광량이 합해져서 임계 노광량을 초과한 부분에서만 패턴이 형성됨에 따라 제1 패턴 레이아웃(405)과 제2 패턴 레이아웃(435)들의 이미지가 상호 겹쳐지는 부분에서만 콘택홀들이 형성될 'A' 영역이 정의된다.
또한, 콘택홀들 형성될 영역을 제외한 나머지 영역에서는 제1 노광 마스크(400)의 제1 패턴 레이아웃(405) 및 제2 노광 마스크(420)의 제2 패턴 레이아웃(435)이 상호 겹쳐지지 않게 배치된다. 이에 따라 임계 노광량을 초과하지 않으므로 콘택홀과 같은 패턴이 형성되지 않는 영역으로 정의될 수 있다. 또한, 제1 패턴 레이아웃 및 제2 패턴 레이아웃이 상호 겹쳐지지 않게 배치된 부분들은 각각 콘택홀이 형성될 영역(A) 주변에서 어시스트 피처(AF) 역할을 한다. 본 발명의 또 다른 실시예에서 형성될 콘택홀(A)은 X축 방향으로 제1폭(L1) 및 제1 간격(S2)을 가지는 제1 피치(P1)의 크기로 배열되면서, Y축 방향으로는 제2폭(L2) 및 제2 간격(S2)을 가지는 제2 피치(P2)의 크기로 배열된다. 여기서 X축과 Y축의 피치가 서로 상이한 크기를 가지게 배열되지만, 제1 패턴 레이아웃 및 제2 패턴 레이아웃이 상호 겹쳐지지 않게 배치된 부분들이 각각 콘택홀이 형성될 영역(A) 주변에서 넓은 피치(P2)를 가지는 X축 방향으로의 패턴 규칙성을 개선하여 초점심도(DOF) 마진을 개선하여 콘택홀을 정확하게 형성할 수 있다.
본 발명의 실시예에 따른 노광 마스크를 이용하여 진행하는 노광 공정은 반도체 소자, 특히, 다양한 피치를 가지는 패턴 형태에서 효과적으로 구현할 수 있다. 예를 들어, 저항성 소자에 적용이 가능하다. 상변화램(PCRAM; Phase change RAM), 자기램(MRAM; Magnetic RAM), 스핀주입 자화반전 램(STT RAM; Spin transfer torque magnetic RAM) 또는 저항성 램(ReRAM; Resistance RAM)들은 모두 저항이 크고 작음을 통해 저장된 정보가 논리 '0', '1'인지를 판별하는 저항성 소자이다.
이와 같은 저항성 소자의 경우 저항성 물질인 다이오드(Diode) 또는 자기터널접합(MTJ; Magnetic tunnel junction) 박막의 선폭 균일도(CDU; Critical dimension uniformity)가 소자의 특성을 좌우하기 때문에 선폭 균일도(CDU; critical dimension uniformity)의 중요도가 더욱 높아진다. 따라서 패턴을 형성하기 위한 노광 공정에서 리소그래피(Lithography)공정-식각(etch)공정-리소그래피공정-식각공정으로 진행하는 LELE 프로세스보다 1차 및 2차 노광 공정을 연속적으로 수행한 다음, 노광 공정이 수행된 레지스트층을 식각하여 타겟 패턴을 형성하는 LLE(Litho-litho-etch) 프로세스를 적용하는 것이 선폭 균일도에 더 효과적이다.
또한 저항성 소자를 도입하기 위해서는 다양한 저항 값에서의 소자특성이 파악되어야하는데, 이를 위해서는 다양한 사이즈 및 피치에서 패턴을 구현할 수 있어야 한다. 그러나 실제로는 넓은 피치를 가지는 패턴의 경우 구현이 어려우며, 포토 공정을 진행하는 여유도 또한 확보하기 어려운 점이 있다.
도 14는 저항성 소자의 구조를 개략적으로 나타내보인 도면이다. 도 14를 참조하면, 저항성 소자(500)는 반도체 기판(505) 상에 게이트절연막(520)을 포함하는 게이트전극(530)과 게이트전극(530) 양측에 형성된 소스 영역(510) 및 드레인 영역(515)을 포함하는 트랜지스터로 이루어진 스위칭 소자가 배치된다. 반도체 기판(505) 상에는 소스 영역(510)과 제1 금속 패드(550a)를 전기적으로 연결시키는 제1 콘택플러그(540a)와 드레인 영역(515)과 제2 금속 패드(550b)를 전기적으로 연결시키는 제2 콘택플러그(540b)가 배치된다. 제2 금속 패드(550b) 상에는 자기터널접합장치(MTJ)의 전극(560)과 같은 저항성 소자 전극이 배치되어 있고, 게이트전극(530)을 가로지르면서 자기터널접합장치(MTJ)의 전극(560)과 연결된 도전라인(570)이 배치되어 있다. 도전라인(570)은 통상적으로 비트라인(bit line)이라 불린다.
상술한 저항성 소자의 경우 저항성 물질인 다이오드(Diode) 또는 자기터널접합(MTJ) 박막의 선폭 균일도(CDU)의 중요성이 높아진다. 또한 저항성 소자를 도입하기 위해서는 다양한 저항 값에서의 소자특성이 파악되어야하므로 상대적으로 넓은 피치에서 패턴을 구현할 수 있어야 한다. 예를 들어, 제1 콘택플러그(540a) 및 제2 콘택플러그(540b)는 웨이퍼 상에서 Y축 방향으로 배열된 피치에 비해 X축 방향으로 게이트 전극(530)이 배치됨에 따라 X축 방향으로 배열된 피치가 상대적으로 넓은 간격(580)을 가지게 형성될 수 있다. 이 경우, 본 발명의 실시예에 따른 제1 노광 마스크를 이용한 1차 노광 공정을 수행하고, 연속해서 제2 노광 마스크를 이용한 2차 노광 공정을 수행한다. 그러면 제1 노광 마스크의 이미지와 제2 노광 마스크의 이미지가 상호 겹쳐지는 부분에서만 제1 또는 제2 콘택플러그(540a, 540b)를 형성하기 위한 콘택홀이 형성될 수 있다. 또한, 콘택홀들이 형성될 영역을 제외한 나머지 영역에서는 제1 노광 마스크의 이미지와 제2 노광 마스크의 이미지가 상호 겹쳐지지 않게 배치되고, 콘택홀들 주변에서 넓은 피치(580)를 가지는 X축 방향으로의 패턴 규칙성을 개선하여 초점심도(DOF) 마진을 개선하여 제1 또는 제2 콘택플러그(540a, 540b)를 형성하기 위한 콘택홀을 정확하게 형성할 수 있다.
200, 300, 400: 제1 노광 마스크
220, 320, 420: 제2 노광 마스크
205, 315, 405: 제1 패턴 레이아웃
225, 340, 435: 제2 패턴 레이아웃
500: 저항성 소자 510: 소스 영역
515: 드레인 영역 520: 게이트절연막
530: 게이트전극 540a: 제1 콘택플러그
540b: 제2 콘택플러그 550a: 제1 금속 패드
550b: 제2 금속 패드 570: 도전라인

Claims (15)

  1. Y축 방향으로 배열된 라인(line) 형태의 제1 패턴 레이아웃의 이미지를 레지스트층에 제1 노광하는 단계; 및
    X축 방향으로 배열된 스페이스를 포함하는 파선 라인(dashed line) 형태의 제2 패턴 레이아웃의 이미지를 상기 레지스트층에 제2 노광하는 단계를 포함하고, 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들의 이미지가 상호 겹쳐지는 영역에서 콘택홀이 형성되고, 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 상호 겹쳐지지 않는 영역에서 상기 콘택홀이 형성되지 않게 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 배치된 반도체 소자의 노광 방법.
  2. 제1항에 있어서,
    상기 제1 패턴 레이아웃 및 상기 제2 패턴 레이아웃은 서로 상이한 크기의 피치를 가지게 배치된 반도체 소자의 노광 방법.
  3. 제2항에 있어서,
    상기 X축 방향으로 배열된 제2 패턴 레이아웃이 상기 Y축 방향으로 배열된 제1 패턴 레이아웃보다 상대적으로 넓은 피치를 가지게 배치된 반도체 소자의 노광 방법.
  4. 제1항에 있어서,
    상기 라인 형태의 제1 패턴 레이아웃의 일부는 상기 파선 라인 형태의 제2 패턴 레이아웃의 스페이스 상에 배치된 반도체 소자의 노광 방법.
  5. 제1항에 있어서,
    상기 1차 노광 공정은 Y축 방향으로 형성된 패턴에 해상력이 높은 조명계를 이용하여 진행하고, 상기 2차 노광 공정은 X축 방향으로 형성된 패턴에 해상력이 높은 조명계를 이용하여 진행하는 반도체 소자의 노광 방법.
  6. 제1항에 있어서,
    상기 콘택홀은 상기 1차 노광 공정 및 2차 노광 공정의 노광량(intensity)이 합해져서 임계 노광량을 초과한 부분에서만 형성되는 반도체 소자의 노광 방법.
  7. 제1항에 있어서,
    상기 콘택홀은 상변화램(Phase change RAM), 자기램(Magnetic RAM), 스핀주입 자화반전 램(Spin transfer torque magnetic RAM) 또는 저항성 램(Resistance RAM)의 그룹으로 이루어지는 저항성 소자에 적용하는 반도체 소자의 노광 방법.
  8. Y축 방향으로 배열된 파선 라인(dashed line) 형상의 제1 패턴, Y축 방향으로 연장되고 상기 제1 패턴으로부터 소정 간격 이격하여 배치된 파선 라인 형상의 제2 패턴, 상기 제1 패턴과 제2 패턴 사이에 배치된 십자(+) 형상의 제3 패턴 및 상기 제1 패턴과 제2 패턴과 서로 엇갈리게 배치된 파선 라인 형상의 제4 패턴을 포함하는 제1 패턴 레이아웃의 이미지를 레지스트층에 제1 노광하는 단계; 및
    X축 방향으로 배열된 파선 라인 형상의 제1 패턴, 상기 제1 패턴과 소정 간격 이격하여 배치된 파선 라인 형상의 제2 패턴, 상기 제1 및 제2 패턴과 평행하게 배치되고, 십자 형상의 제3 패턴 및 상기 제3 패턴과 교번하여 배치된 파선 라인 형상의 제4 패턴을 포함하는 제2 패턴 레이아웃의 이미지를 상기 레지스트층에 제2 노광하는 단계를 포함하고, 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들의 이미지가 상호 겹쳐지는 영역에서 콘택홀이 형성되고, 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 상호 겹쳐지지 않는 영역에서 상기 콘택홀이 형성되지 않게 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 배치된 반도체 소자의 노광 방법.
  9. 제8항에 있어서,
    상기 X축 방향으로 배열된 제2 패턴 레이아웃이 상기 Y축 방향으로 배열된 제1 패턴 레이아웃보다 상대적으로 넓은 피치를 가지게 배치된 반도체 소자의 노광 방법.
  10. 제8항에 있어서,
    상기 제1 노광 마스크 및 제2 노광 마스크의 파선 라인 형상의 제1 패턴, 제2 패턴 및 제4 패턴들은 상기 레지스트층 상에 노광되지 않게 상호 겹쳐지지 않고, 서로 엇갈리게 배치된 반도체 소자의 노광 방법.
  11. 제8항에 있어서,
    상기 1차 노광 공정은 Y축 방향으로 형성된 패턴에 해상력이 높은 조명계를 이용하여 진행하고, 상기 2차 노광 공정은 X축 방향으로 형성된 패턴에 해상력이 높은 조명계를 이용하여 진행하는 반도체 소자의 노광 방법.
  12. 제8항에 있어서,
    상기 콘택홀은 상변화램(Phase change RAM), 자기램(Magnetic RAM), 스핀주입 자화반전 램(Spin transfer torque magnetic RAM) 또는 저항성 램(Resistance RAM)의 그룹으로 이루어지는 저항성 소자에 적용하는 반도체 소자의 노광 방법.
  13. X축 방향으로 배열된 이어진 라인 형상의 제1 패턴을 포함하는 제1 패턴 레이아웃의 이미지를 레지스트층에 1차 노광하는 단계; 및
    Y축 방향으로 배열된 이어진 라인 형상의 제1 패턴 및 상기 제1 패턴과 평행하게 배치된 파선 라인 형상의 제2 패턴을 포함하는 제2 패턴 레이아웃의 이미지를 상기 레지스트층에 2차 노광하는 단계를 포함하고, 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들의 이미지가 상호 겹쳐지는 영역에서 콘택홀이 형성되고, 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 상호 겹쳐지지 않는 영역에서 상기 콘택홀이 형성되지 않게 상기 제1 패턴 레이아웃 및 제2 패턴 레이아웃들이 배치된 반도체 소자의 노광 방법.
  14. 제13항에 있어서,
    상기 파선 라인 형상의 제2 패턴은 상기 Y축 방향으로 배열된 이어진 라인 형상의 제1 패턴과 상호 겹쳐지지 않는 X축 방향으로 배열된 라인 형상의 제1 패턴의 일부가 노출되게 배치하는 반도체 소자의 노광 방법.
  15. 제13항에 있어서,
    상기 콘택홀은 상변화램(Phase change RAM), 자기램(Magnetic RAM), 스핀주입 자화반전 램(Spin transfer torque magnetic RAM) 또는 저항성 램(Resistance RAM)의 그룹으로 이루어지는 저항성 소자에 적용하는 반도체 소자의 노광 방법.
KR1020120151422A 2012-12-21 2012-12-21 반도체 소자의 노광 방법 KR20140081545A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120151422A KR20140081545A (ko) 2012-12-21 2012-12-21 반도체 소자의 노광 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120151422A KR20140081545A (ko) 2012-12-21 2012-12-21 반도체 소자의 노광 방법

Publications (1)

Publication Number Publication Date
KR20140081545A true KR20140081545A (ko) 2014-07-01

Family

ID=51732815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120151422A KR20140081545A (ko) 2012-12-21 2012-12-21 반도체 소자의 노광 방법

Country Status (1)

Country Link
KR (1) KR20140081545A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180064799A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 반도체 장치, 반도체 장치의 레이아웃 설계 방법, 및 반도체 장치의 제조 방법
CN109116674A (zh) * 2017-06-22 2019-01-01 华邦电子股份有限公司 光罩组及其光刻方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180064799A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 반도체 장치, 반도체 장치의 레이아웃 설계 방법, 및 반도체 장치의 제조 방법
CN109116674A (zh) * 2017-06-22 2019-01-01 华邦电子股份有限公司 光罩组及其光刻方法

Similar Documents

Publication Publication Date Title
US7794921B2 (en) Imaging post structures using x and y dipole optics and a single mask
KR20100049331A (ko) 반도체 소자의 미세 콘택홀 형성 방법
TW200809912A (en) Improved overlay mark
JP2010087301A (ja) 半導体装置の製造方法
KR101095680B1 (ko) 후면 위상 격자 마스크 및 그 제조 방법
JP2009111329A (ja) 半導体素子の微細パターン形成方法
JP2004134447A (ja) 露光方法、マスクおよび半導体装置の製造方法
JP2006527398A (ja) レチクルを設計し、半導体素子をレチクルで作製する方法
JP2003209049A (ja) 半導体装置の製造方法及び製造用マスクセット
KR20140081545A (ko) 반도체 소자의 노광 방법
JP2008185970A (ja) パターンの形成方法、電子デバイスの製造方法および電子デバイス
CN109935515B (zh) 形成图形的方法
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
KR101159689B1 (ko) 반도체 소자의 오버레이 버니어 형성 방법
JP2010113195A (ja) 露光用マスク及び半導体装置の製造方法
US8742546B2 (en) Semiconductor device with a plurality of dot patterns and a line pattern having a projection part
KR20100089503A (ko) 반도체 소자 패턴 및 이를 이용한 패턴 선폭 측정 방법
KR20110112723A (ko) 사선 구조의 액티브 형성을 위한 컷팅 마스크
US7684040B2 (en) Overlay mark and application thereof
KR20130022677A (ko) 반도체 소자의 미세 패턴들의 배열을 형성하는 방법
KR20140096750A (ko) 노광 방법 및 이를 이용한 패턴 형성 방법
WO2009125529A1 (ja) マスクパターンの生成方法及びパターン形成方法
KR100595328B1 (ko) 패턴 형성 방법
KR20090044586A (ko) 오버레이 버니어 및 그 형성 방법
KR100955168B1 (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination