KR20100049331A - 반도체 소자의 미세 콘택홀 형성 방법 - Google Patents

반도체 소자의 미세 콘택홀 형성 방법 Download PDF

Info

Publication number
KR20100049331A
KR20100049331A KR1020080108447A KR20080108447A KR20100049331A KR 20100049331 A KR20100049331 A KR 20100049331A KR 1020080108447 A KR1020080108447 A KR 1020080108447A KR 20080108447 A KR20080108447 A KR 20080108447A KR 20100049331 A KR20100049331 A KR 20100049331A
Authority
KR
South Korea
Prior art keywords
pattern
layer
hard mask
photoresist
mask
Prior art date
Application number
KR1020080108447A
Other languages
English (en)
Other versions
KR101031465B1 (ko
Inventor
윤형순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080108447A priority Critical patent/KR101031465B1/ko
Priority to US12/481,523 priority patent/US8034544B2/en
Publication of KR20100049331A publication Critical patent/KR20100049331A/ko
Application granted granted Critical
Publication of KR101031465B1 publication Critical patent/KR101031465B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 미세 콘택홀 형성방법에 관한 것으로, 구체적으로 노광 장비에 의해 얻어지는 소정 피치 크기를 가지는 사각형의 투광부를 복수개 정렬시켜 구비한 제1 노광 마스크와, 상기 제1 노광 마스크의 투광부 네 꼭짓점 부분에 중첩되어 배치되고, 상기 제1 노광 마스크의 차광부가 중앙에 + 형태로 배치되는 사각형의 투광부를 복수개 정렬시켜 구비한 제2 노광 마스크를 제공하고, 상기 두 종류의 노광 마스크를 각각 이용하는 두 단계 식각 공정을 실시하여, 균일한 크기를 가지는 미세 콘택홀 패턴을 형성할 수 있는 반도체 소자의 미세 콘택홀 형성 방법을 제공한다.

Description

반도체 소자의 미세 콘택홀 형성 방법{Method for Forming Fine Contact Hole Pattern of Semiconductor Device}
본 발명은 반도체 소자의 미세 콘택홀 형성 방법에 관한 것이다.
현재, 반도체 장치의 제조 기술의 발달과 메모리 소자의 응용 분야가 확장됨에 따라, 집적도는 향상되면서 전기적 특성은 저하되지 않는 대용량의 메모리 소자를 제조하기 위한 기술 개발이 절실히 요구되고 있다.
이에 따라, 포토리소그라피(photo-lithography) 공정, 셀 구조 개선 및 배선 형성 물질과 절연막 형성 물질의 물성 한계 등을 개선하여 신뢰도가 높은 반도체 소자를 제조하기 위한 연구가 다각적으로 이루어지고 있다.
현재 개구수 (numerical aperture, NA) 1.0 이하인 ArF 노광 장비의 한계 상 이머젼(immersion) 리소그라피 공정을 이용한다 하더라도 통상적인 1회 노광 공정만으로는 50nm 이하의 콘택홀 패턴을 형성하기 어렵다. 이에, 리소그라피 공정에서 해상도를 향상시키고 공정 마진 (margin)을 확장하기 위한 일환으로 레지스트 플로우 공정(Resist Flow Process; 이하 “RFP”라 칭함)이나, RELACS 물질(Resolution Enhancement Lithography Assisted by Chemical Shrink; “0.1㎛ Level Contact Hole Pattern formation with KrF Lithography by Resolution Enhancement Lithography Assisted by Chemical Shrink(RELACS)”, IEEE, pp. 12.5.1-12.5.4, 1998 Advanced Technology R&D Ctr., Mitsubishi Electric Corp.)을 이용하는 방법이 개발되었다.
가장 보편적으로 사용되고 있는 상기 레지스트 플로우 공정은 레지스트를 패터닝 한 다음, 고온에서 포토레지스트 물질을 플로우 시켜 콘택홀 패턴 크기를 축소하는 방법이다. 하지만, 상기 레지스트 플로우 공정의 경우, 포토레지스트 전면에 동일한 열에너지가 전달되어도, 포토레지스트의 흐름이 상층부, 중앙부 및 하층부에서 각각 상이하고, 패턴 밀도에 따라 유동되는 포토레지스트 양이 다르기 때문에, 균일한 크기로 축소된 미세 패턴을 얻기 어렵다.
예컨대, 도 1a에 도시한 바와 같이, 피식각층의 포토레지스트막(11)에 대한 리소그라피 공정을 실시하여 콘택홀 패턴(12)을 형성한 다음, 레지스트 플로우 공정을 실시하는 경우, 도 1b에 도시한 바와 같이 주변 패턴 밀도가 낮아 유동되는 포토레지스트 양이 많은 영역에서는 얻고자 하는 콘택홀보다 크기가 작은 형태의 콘택홀 패턴(12-1)이 형성될 뿐만 아니라, 좌, 우 비대칭의 콘택홀 패턴(12-2)이 형성되는 등 웨이퍼 전면에 균일한 크기로 축소된 콘택홀 패턴을 얻을 수 없다. 따라서 후속 공정을 위한 안정된 공정 마진을 얻을 수 없기 때문에, 소자의 수율 및 신뢰성이 저하된다.
본 발명은 두 종류의 노광 마스크를 각각 이용하는 두 단계 식각 공정을 실시하여, 현재 노광 장비로 얻을 수 없는 최소로 축소된 패턴 피치 크기를 가지는 미세 패턴을 형성할 수 있는 반도체 소자의 미세 콘택홀 패턴 형성 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에서는 두 종류의 노광 마스크, 구체적으로 노광 장비에 의해 얻어지는 소정 피치 크기를 가지는 사각형의 투광부를 복수 개 정렬시켜 구비한 제1 노광 마스크와, 상기 제1 노광 마스크 투광부의 네꼭짓점 부분에 중첩되어 배치되는 사각형의 투광부를 복수 개 정렬시켜 구비한 제2 노광 마스크를 제공한다.
이때, 상기 피치 크기는 현재 사용되는 노광 장비로 얻을 수 있는 최소한의 피치 크기를 의미한다. 상기 제2 노광 마스크의 중앙에는 제1 노광 마스크의 차광부가 '십자(+)' 형태로 중첩 배치되어 있는 것이 바람직하다. 또한, 상기 제2 노광 마스크의 투광부와 중첩되는 상기 제1 노광 마스크의 투광부의 면적은 제1 노광 마스크의 투광부의 전체 면적에 대하여 약 5∼10%, 바람직하게는 6.25%(1/16)인 것이 바람직하다. 또한, 상기 제1 노광 마스크 및 제2 노광 마스크의 사각형 투광부는 필요에 따라 정사각형 또는 직사각형과 같은 사각형 외에도, 원형, 삼각형, 오각형 등의 다양한 다각형 형태로 형성될 수 있다.
또한, 본 발명의 바람직한 일실시예에서는 상기 제1 및 제2 노광 마스크를 이용한 패턴 형성방법을 제공한다.
즉, 기판의 피식각층 상부에 사각형의 개구부가 형성된 하드마스크 패턴을 형성하는 단계;
상기 하드마스크 패턴을 절연막으로 매립하는 단계;
상기 절연막으로 매립된 하드마스크 패턴 전면에 사각형의 개구부가 형성된 포토레지스트 패턴을 형성하되, 상기 하드마스크 패턴의 사각형 개구부와 상기 포토레지스트 패턴의 사각형 개구부는 꼭짓점이 서로 중첩되는 단계; 및
상기 하드마스크 패턴 및 상기 포토레지스트 패턴을 식각 마스크로 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 미세 콘택홀 형성 방법을 제공한다.
본 발명의 방법에 있어서, 상기 기판은 DRAM, ROGIC, SRAM 또는 플래쉬 메모리 소자 제조용 기판으로서, 예컨대 게이트 및 비트라인 등과 같은 배선이 구비된 기판이다.
상기 제1 및 제2 포토레지스트막은 i-line, KrF, ArF 또는 EUV용 화학증폭형 포토레지스트막이면 특별히 제한하지 않는다.
또한, 상기 하드마스크 패턴은 상기 절연막 및 피식각층과 식각 선택비가 상이하여, 피식각층에 대한 식각 공정 시에 마스크로 사용 가능한 물질인 것이 바람직하다. 예를 들면 상기 마스크막은 비정질탄소층 등을 들 수 있다. 또한, 상기 절연막은 포토레지스트 패턴을 식각 마스크로 이용하는 식각 공정 시에 식각이 용이 한 산화막, 질화막 또는 산화질화막을 들 수 있다.
또한, 상기 포토레지스트 패턴의 사각형 개구부와 중첩되는 상기 하드마스크 패턴의 사각형 개구부의 면적은 상기 하드마스크 패턴의 개구부 전체 면적에 대하여 5∼10%, 바람직하게는 6.25%(1/16)이다.
본 발명의 방법에서 있어서, 상기 절연막 매립 단계는 하드마스크 패턴을 포함하는 기판 전면에 절연막을 매립한 다음, 상기 하드마스크 패턴이 노출될 때까지 화학적 기계적 연마 공정(CMP)과 같은 평탄화 공정을 실시하여 형성한다.
상기 피식각층 식각 공정 후 얻어진, 피식각층의 콘택홀 패턴 크기는 상기 포토레지스트 패턴의 개구부와 중첩된 하드마스크 패턴의 개구부 면적과 동일한 크기를 가지는 것을 바람직하다.
보다 구체적으로, 본 발명에서는
기판의 피식각층 상부에 하드마스크막을 형성하는 단계;
상기 하드마스크막 상부에 제1 포토레지스트막을 형성하는 단계:
제1 노광 마스크를 이용한 1차 리소그라피 공정으로 상기 제1 포토레지스트막을 패터닝하여 사각형의 개구부가 복수개로 정렬된 제1 포토레지스트 패턴을 형성하는 단계;
상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여 상기 하드마스크막을 1차 식각하여 사각형의 콘택홀을 구비한 마스크 패턴을 형성하는 단계;
상기 하드마스크 패턴을 절연막으로 매립하는 단계;
상기 절연막이 매립된 하드마스크 패턴 전면에 제2 포토레지스트막을 형성하 는 단계;
제2 노광 마스크를 이용한 2차 리소그라피 공정으로 상기 제2 포토레지스트막을 패터닝하여 사각형의 개구부를 가지는 제2 포토레지스트 패턴을 형성하되, 상기 사각형의 제2 포토레지스트 패턴 개구부의 네 꼭짓점에 상기 하드마스크 패턴에 매립된 절연막의 꼭짓점이 각각 중첩 배치되어, 상기 제2 포토레지스트 패턴의 개구부 중앙에는 상기 제1 마스크 패턴이 '십자(+)' 형태로 배치되도록 배열하는 단계; 및
상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 상기 기판이 노출될 때까지 상기 절연막과 피식각층을 2차 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 콘택홀 형성 방법을 제공한다.
본 발명의 방법에 있어서, 상기 1차 식각 공정은 피식각층이 노출될 때까지 마스크막을 식각하여 수행하며, 상기 2차 식각 공정은 상기 마스크막은 손상시키지 않으면서, 기판이나, 기판상에 구비된 배선이 노출될 때까지 상기 절연막과 피식각층만을 선택적으로 식각하여 수행한다. 따라서, 상기 1차 식각 공정과 상기 2차 식각 공정 조건은 서로 상이한 식각 조건 하에서 수행된다.
한편, 본 발명의 방법은 상기 2차 식각 공정 시에, 식각 마스크로 사용된 제2 포토레지스트 패턴이 모두 제거되기 때문에, 상기 제2 포토레지스트 패턴을 제거하기 위한 추가 제거 공정 단계를 포함하지 않는다.
상기 방법에 의해 피식각층 상에 얻어지는 최종 콘택홀 패턴의 크기는 상기 제2 포토레지스트 패턴의 개구부와 중첩된 하드마스크 패턴의 개구부 면적과 동일 한 크기를 가진다. 구체적으로 상기 피식각층에 형성된 콘택홀 패턴은 현재 노광 장비에 의해 얻을 수 있는 최소 피치 크기의 콘택홀 패턴의 전체 면적에 대해 약 5∼10%, 바람직하게는 1/16의 크기를 가진다.
전술한 바와 같은 본 발명의 방법에서는 두 종류의 노광 마스크를 사용하는 두 단계 식각 공정에 의해 현재 노광 장비로 얻어지는 최소 패턴 피치 크기보다 더 미세한 패턴 피치 크기를 가지는 콘택홀을 얻을 수 있다.
본 발명에서는 두 종류의 노광 마스크를 이용한 이중 식각 공정을 수행하는 방법을 제공함으로써, 현재 노광 장비에 의해 얻어지는 최소 해상도보다 작은 패턴 피치 크기를 가지는 균일한 크기의 콘택홀을 형성할 수 있어, 원하는 공정 마진을 확보할 수 있을 뿐만 아니라, 반도체 소자의 수율 및 신뢰도를 높일 수 있다.
이하, 본 발명의 노광 마스크 및 이를 이용한 패턴 형성방법에 대하여 도면을 참조하여 설명한다.
도 2a를 참조하면, 게이트 또는 비트라인 등의 배선을 구비한 반도체 기판(20)의 피식각층(21) 상부에 하드마스크막(미도시)과 제1 포토레지스트막(미도시)을 형성한다.
상기 반도체 기판(20)은 DRAM, ROGIC, SRAM 또는 플래쉬 메모리 소자 제조용 기판으로, 게이트 또는 비트라인과 배선이 구비된다. 그리고 상기 하드마스크막으로는 비정질 탄소층을 들 수 있다.
상기 제1 포토레지스트막(미도시) 상부에는 노광 장비에 의해 얻어질 수 있는 소정(최소) 피치 크기를 가지는 사각형의 투광부가 복수개 정렬 구비된 제1 노광 마스크(미도시)를 위치시키고, 상기 제1 노광 마스크를 이용하는 1차 리소그라피 공정을 실시하여 현재 노광 장비로 얻어지는 최소한의 패턴 피치를 가지는 개구부를 포함하는 제1 포토레지스트 패턴(23)을 형성한다.
이어서, 상기 제1 포토레지스트 패턴(23)을 식각 마스크로 이용하여 상기 하드마스크막(미도시)을 1차 식각하여 하드마스크 패턴(22)을 형성한다. 또한, 상기 제1 노광 마스크의 투광부는 필요에 따라 정사각형 또는 직사각형과 같은 사각형이나, 원형, 삼각형, 오각형 등의 다양한 다각형 형태로 형성될 수 있으나, 가장 바람직하게는 정사각형 형태를 가진다.
도 2b를 참조하면, 상기 제1 포토레지스트 패턴(23) 제거 후에, 전면에 절연막(24)을 증착한 다음, 평탄화 공정을 실시하여 상기 하드마스크 패턴(22)을 절연막(24)으로 매립한다. 이때, 상기 절연막(24)은 상기 하드마스크 패턴(22)과 식각 선택비가 상이한 물질로서, 구체적으로 산화막, 질화막 또는 산화질화막을 들 수 있다.
도 2c를 참조하면, 상기 절연막(24)이 매립된 마스크 패턴(22) 상부에 제2 포토레지스트막(미도시)을 형성한다. 이어서, 제2 노광 마스크(미도시)를 이용한 2차 리소그라피 공정을 실시하여 개구부를 구비한 제2 포토레지스트 패턴(25)을 형성한다.
이때, 상기 제2 노광 마스크(미도시)는 상기 제1 노광 마스크의 사각형 투광 부의 꼭짓점과 제2 포토레지스트 노광 마스크의 투광부의 꼭짓점이 서로 중첩되도록 설치한다. 그 결과, 상기 제2 포토레지스트 패턴(25)의 개구부의 각각의 모서리를 통하여 상기 하드마스크 패턴(22)에 매립된 절연막(24)의 꼭짓점 부분이 노출되고, 상기 제2 포토레지스트 패턴(25)의 개구부 중앙 부분에는 상기 마스크 패턴(22)이 '십자(+)' 형태로 노출된다. 이때, 상기 제2 포토레지스트 패턴(25)의 개구부에 의해 노출되는 절연막(24) 꼭짓점의 면적은 상기 하드마스크 패턴(22)에 매립된 절연막(24) 전체 면적에 대하여 약 5∼10%, 바람직하게는 6.25%(1/16) 이다.
도 2d를 참조하면, 상기 제2 포토레지스트 패턴(25)과 노출된 하드마스크 패턴(22)을 식각 마스크로 이용하여 기판(20)이 노출될 때까지 상기 절연막(24)과 그 하부에 위치하는 피식각층(21)을 2차 식각한다.
상기 2차 식각 공정은 상기 하드마스크 패턴(22)은 손상시키지 않으면서, 상기 절연막(24)과 피식각층(21)만을 선택적으로 식각 할 수 있는 조건 하에서 수행된다.
그 결과, 도 2e에 도시한 바와 같이 현재 노광 장비로 얻어지는 최소 패턴 피치 크기보다 더 미세한 패턴 크기를 가지는 미세 콘택홀 패턴(26)을 구비한 피식각층(21)을 형성할 수 있다. 이때, 상기 피식각층의 콘택홀 패턴(26) 크기는 상기 제2 포토레지스트 패턴(25)의 개구부를 통하여 노출된 절연막(24)의 면적 범위와 동일한 크기를 가진다. 구체적으로, 본 발명의 방법에 의해 얻어진 최종 콘택홀 패턴(26)의 크기는 상기 제1 노광 마스크를 이용하여 얻어지는 콘택홀 전체 면적에 대하여 약 5∼10%, 바람직하게는 6.25%(1/16) 크기를 가지는 것이 바람직하다.
한편, 상기 제2 포토레지스트 패턴(25)은 상기 절연막(24)과 피식각층(21) 식각 공정 시에 제거되기 때문에, 후속 제거 공정을 추가로 수행하지 않는다.
전술한 바와 같은 본 발명의 방법에서는 두 종류의 노광 마스크를 사용하는 두 단계 식각 공정에 의해 현재 노광 장비로 얻어지는 최소 패턴 크기보다 더 미세하고, 균일한 패턴 피치 크기를 가지는 콘택홀 패턴을 형성할 수 있다.
도 1a 및 도 1b는 종래 레지스트 플로우 공정에 의해 얻어진 미세 패턴을 도시한 공정 평면도.
도 2a 내지 도 2e는 본 발명의 일 실시예에 의한 패턴 형성 방법을 도시한 공정 평면도 및 개략도.
<도면의 주요 부분에 대한 간단한 설명>
11: 포토레지스트막 12: 개구부
12-1, 12-2: 레지스트 플로우 공정에 의해 불균일하게 축소된 개구부
20: 기판 21: 피식각층
22: 마스크 패턴 23: 제1 포토레지스트 패턴
24: 절연막 25: 제2 포토레지스트 패턴
26: 콘택홀 패턴

Claims (9)

  1. 노광 장비에 의해 얻어지는 소정 피치 크기를 가지는 사각형의 투광부를 복수 개 정렬시켜 구비한 제1 노광 마스크와,
    상기 제1 노광 마스크 투광부의 네 꼭짓점 부분에 중첩되어 배치되는 사각형의 투광부를 복수 개 정렬시켜 구비한 제2 노광 마스크를 포함하는 것을 특징으로 하는 패턴 형성용 노광 마스크.
  2. 청구항 1에 있어서,
    상기 제2 노광 마스크의 중앙에는 제1 노광 마스크의 차광부가 '십자(+)' 형태로 배치되는 것을 특징으로 하는 패턴 형성용 노광 마스크.
  3. 청구항 1에 있어서,
    상기 제2 노광 마스크의 투광부와 중첩되는 상기 제1 노광 마스크의 투광부 면적은 제1 노광 마스크의 전체 면적에 대하여 5∼10%인 것을 특징으로 하는 패턴 형성용 노광 마스크.
  4. 기판의 피식각층 상부에 사각형의 개구부가 형성된 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴을 절연막으로 매립하는 단계;
    상기 절연막으로 매립된 하드마스크 패턴 전면에 사각형의 개구부가 형성된 포토레지스트 패턴을 형성하되, 상기 하드마스크 패턴의 사각형 개구부와 상기 포토레지스트 패턴의 사각형 개구부는 서로 꼭짓점이 중첩되는 단계; 및
    상기 하드마스크 패턴 및 상기 포토레지스트 패턴을 식각 마스크로 상기 피식각층을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법.
  5. 청구항 4에 있어서,
    상기 하드마스크막 패턴은 상기 절연막 및 피식각층과 식각 선택비가 상이한 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법.
  6. 청구항 4에 있어서,
    상기 포토레지스트 패턴의 사각형 개구부와 중첩되는 상기 하드마스크 패턴의 사각형 개구부의 면적은 상기 하드마스크 패턴의 개구부 전체 면적에 대하여 5∼10%인 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법.
  7. 청구항 4에 있어서,
    상기 절연막 매립 후, 상기 하드마스크 패턴이 노출될 때까지 평탄화 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법.
  8. 청구항 4에 있어서,
    상기 피식각층 식각 공정 후 얻어진, 피식각층의 콘택홀 패턴 크기는 상기 포토레지스트 패턴의 개구부를 통하여 노출된 하드마스크 패턴의 개구부 면적과 동일한 크기를 가지는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법.
  9. 기판의 피식각층 상부에 하드마스크막을 형성하는 단계;
    상기 하드마스크막 상부에 제1 포토레지스트막을 형성하는 단계:
    제1 노광 마스크를 이용한 1차 리소그라피 공정으로 상기 제1 포토레지스트막을 패터닝하여 사각형의 개구부가 복수개로 정렬된 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여 상기 하드마스크막을 1차 식각하여 사각형의 콘택홀을 구비한 마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴을 절연막으로 매립하는 단계;
    상기 절연막이 매립된 하드마스크 패턴 전면에 제2 포토레지스트막을 형성하는 단계;
    제2 노광 마스크를 이용한 2차 리소그라피 공정으로 상기 제2 포토레지스트막을 패터닝하여 사각형의 개구부를 가지는 제2 포토레지스트 패턴을 형성하되, 상기 사각형의 제2 포토레지스트 패턴 개구부의 네 꼭짓점에 상기 하드마스크 패턴에 매립된 절연막의 꼭짓점이 각각 중첩 배치되어, 상기 제2 포토레지스트 패턴의 개 구부 중앙에는 상기 제1 마스크 패턴이 '십자(+)' 형태로 배치되도록 배열하는 단계; 및
    상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 상기 기판이 노출될 때까지 상기 절연막과 피식각층을 2차 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법.
KR1020080108447A 2008-11-03 2008-11-03 반도체 소자의 미세 콘택홀 형성 방법 KR101031465B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080108447A KR101031465B1 (ko) 2008-11-03 2008-11-03 반도체 소자의 미세 콘택홀 형성 방법
US12/481,523 US8034544B2 (en) 2008-11-03 2009-06-09 Method for forming fine contact hole pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080108447A KR101031465B1 (ko) 2008-11-03 2008-11-03 반도체 소자의 미세 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20100049331A true KR20100049331A (ko) 2010-05-12
KR101031465B1 KR101031465B1 (ko) 2011-04-26

Family

ID=42131841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080108447A KR101031465B1 (ko) 2008-11-03 2008-11-03 반도체 소자의 미세 콘택홀 형성 방법

Country Status (2)

Country Link
US (1) US8034544B2 (ko)
KR (1) KR101031465B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720115B1 (ko) * 2005-08-24 2007-05-18 삼성전자주식회사 삼차원 지지체 및 그 제조 방법
US9054160B2 (en) 2011-04-15 2015-06-09 International Business Machines Corporation Interconnect structure and method for fabricating on-chip interconnect structures by image reversal
US8900988B2 (en) 2011-04-15 2014-12-02 International Business Machines Corporation Method for forming self-aligned airgap interconnect structures
US8890318B2 (en) 2011-04-15 2014-11-18 International Business Machines Corporation Middle of line structures
US8822137B2 (en) 2011-08-03 2014-09-02 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
US20130062732A1 (en) 2011-09-08 2013-03-14 International Business Machines Corporation Interconnect structures with functional components and methods for fabrication
KR20130124861A (ko) 2012-05-07 2013-11-15 삼성전자주식회사 패턴 형성 방법
US9087753B2 (en) 2012-05-10 2015-07-21 International Business Machines Corporation Printed transistor and fabrication method
KR101970685B1 (ko) 2012-08-09 2019-04-19 삼성전자 주식회사 패터닝 방법, 그 패터닝 방법을 이용한 반도체 소자 제조방법, 및 반도체 소자 제조장치
US9536952B2 (en) 2014-05-12 2017-01-03 Intersil Americas LLC Body contact layouts for semiconductor structures
KR102337410B1 (ko) 2015-04-06 2021-12-10 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
CN109037038A (zh) * 2017-06-08 2018-12-18 联华电子股份有限公司 半导体装置的形成方法
CN109581817B (zh) 2017-09-29 2021-07-06 联华电子股份有限公司 半导体装置的形成方法
CN107799401A (zh) * 2017-10-20 2018-03-13 上海华力微电子有限公司 一种增加高深宽比层次光刻工艺窗口的方法
EP3499310A1 (en) 2017-12-14 2019-06-19 IMEC vzw A method for producing a pattern of features by lithography and etching
CN109935515B (zh) * 2017-12-18 2021-07-13 联华电子股份有限公司 形成图形的方法
CN110707005B (zh) 2018-08-03 2022-02-18 联华电子股份有限公司 半导体装置及其形成方法
CN113707538B (zh) * 2020-05-22 2023-12-12 长鑫存储技术有限公司 半导体结构的制备方法、半导体结构及存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707765A (en) 1996-05-28 1998-01-13 Microunity Systems Engineering, Inc. Photolithography mask using serifs and method thereof
US6767682B1 (en) * 2000-04-27 2004-07-27 Infineon Technologies Ag Method for producing quadratic contact holes utilizing side lobe formation
KR100772090B1 (ko) * 2001-06-28 2007-11-01 주식회사 하이닉스반도체 반도체 제조용 노광 마스크의 제조방법
TW548718B (en) * 2002-07-18 2003-08-21 Macronix Int Co Ltd Hole forming by cross-shape image exposure
DE10260755B4 (de) * 2002-12-23 2007-09-06 Infineon Technologies Ag Verfahren zur Bildung eines Strukturelementes auf einem Wafer mittels einer Maske und einer ihr zugeordneten Trim-Maske
KR20080084253A (ko) * 2007-03-15 2008-09-19 주식회사 하이닉스반도체 노광 마스크
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method

Also Published As

Publication number Publication date
US8034544B2 (en) 2011-10-11
KR101031465B1 (ko) 2011-04-26
US20100112463A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
KR101031465B1 (ko) 반도체 소자의 미세 콘택홀 형성 방법
US8389413B2 (en) Method of manufacturing semiconductor device
US7384874B2 (en) Method of forming hardmask pattern of semiconductor device
US9069249B2 (en) Self aligned patterning with multiple resist layers
CN110021518B (zh) 自对准双重图案方法
JP2009164546A (ja) 半導体素子のパターン形成方法
US10734284B2 (en) Method of self-aligned double patterning
KR20090070674A (ko) 반도체 소자의 금속 배선 형성 방법
KR20110077484A (ko) 반도체 디바이스의 미세 패턴 형성 방법
TWI473205B (zh) 接觸窗開口的形成方法
KR100880315B1 (ko) 반도체 소자의 제조 방법
TWI822307B (zh) 製作選擇閘與字元線的雙重圖案方法
KR20120081653A (ko) 반도체 소자의 마스크 제조 방법
KR20110001289A (ko) 리소그래피용 마스크
KR100944344B1 (ko) 반도체소자의 제조방법
US8507190B2 (en) Method for preparing alignment mark for multiple patterning
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법
CN112670168A (zh) 半导体结构的形成方法、晶体管
KR20090102073A (ko) 반도체 소자의 패턴 형성 방법
KR20010059981A (ko) 반도체소자의 제조방법
KR20100072887A (ko) 반도체 소자의 제조 방법
KR20070006058A (ko) 반도체소자의 게이트 하드마스크 제거 방법
KR20060075046A (ko) 반도체소자의 제조방법
KR20060038632A (ko) 반도체소자의 제조방법
KR20060074757A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 9