CN107799401A - 一种增加高深宽比层次光刻工艺窗口的方法 - Google Patents

一种增加高深宽比层次光刻工艺窗口的方法 Download PDF

Info

Publication number
CN107799401A
CN107799401A CN201710987034.8A CN201710987034A CN107799401A CN 107799401 A CN107799401 A CN 107799401A CN 201710987034 A CN201710987034 A CN 201710987034A CN 107799401 A CN107799401 A CN 107799401A
Authority
CN
China
Prior art keywords
process window
photoetching treatment
photoetching
lithographic process
ratio level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710987034.8A
Other languages
English (en)
Inventor
朱琪
王晓龙
李德建
吴鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710987034.8A priority Critical patent/CN107799401A/zh
Publication of CN107799401A publication Critical patent/CN107799401A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提出一种增加高深宽比层次光刻工艺窗口的方法，包括下列步骤：将光刻的工艺要求分割成两次光刻的组合；利用光罩对工艺图形进行第一次光刻处理；利用光罩对工艺图形进行第二次光刻处理；其中，所述第一次光刻处理和第二次光刻处理的工艺窗口叠加部分为工艺要求的关键尺寸。本发明提出一种增加高深宽比层次光刻工艺窗口的方法，针对高深宽比的层次，当像素尺寸逐渐减小，目标线宽减小的情况下，采用双重图形技术结合PSM光罩的工艺方式，增加2D图形的工艺窗口。

Description

一种增加高深宽比层次光刻工艺窗口的方法
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种增加高深宽比层次光刻工艺窗口的方法。
背景技术
目前在工艺中有深宽比超过10:1的光刻层，该层次的用途是像素区的隔离，当像素区离子注入剂量越大，器件的功能就会越强；同时该层次也是沿着”摩尔定律”发展的代表层次，业界推动的三个主要方向：像素尺寸缩小，关键尺寸缩小，光刻胶加厚。
目前现有产品的该层次图形结构为2D的DOT图形，重复的DOT间的空间为像素区域的关键图形，以目前的光阻厚度，深宽比已大于10：1，以目前工艺的光阻厚度，用2次曝光的曝光方式，光刻的工艺窗口已达极限并偶尔会出现光刻工艺窗口不够导致的生产线的异常。根据客户对该层次的工艺开发要求，当像素尺寸继续减小时，以DOT的图形结构更容易造成图形倒塌的情况，即光刻工艺窗口不足。
发明内容
本发明提出一种增加高深宽比层次光刻工艺窗口的方法，针对高深宽比的层次，当像素尺寸逐渐减小，目标线宽减小的情况下，采用双重图形技术结合PSM光罩的工艺方式，增加2D图形的工艺窗口。
为了达到上述目的，本发明提出一种增加高深宽比层次光刻工艺窗口的方法，包括下列步骤：
将光刻的工艺要求分割成两次光刻的组合；
利用光罩对工艺图形进行第一次光刻处理；
利用光罩对工艺图形进行第二次光刻处理；
其中，所述第一次光刻处理和第二次光刻处理的工艺窗口叠加部分为工艺要求的关键尺寸，所述光罩为2D点图形光罩。
进一步的，所述第一次光刻处理和第二次光刻处理的工艺窗口关键尺寸相同。
进一步的，所述第一次光刻处理和第二次光刻处理的工艺窗口叠加部分通过定位误差方法控制。
进一步的，所述第一次光刻处理和第二次光刻处理的光罩采用2D图形的PSM光罩。
本发明提出的增加高深宽比层次光刻工艺窗口的方法，通过双重图形的工艺方式，将1层2D图形改为2层2D图形，并运用PSM光罩来达到像素尺寸减小，线宽减小的目的。本发明增加了光刻的工艺窗口，减少了2D图形在小像素尺寸下图形倒塌的风险。
附图说明
图1所示为本发明较佳实施例的增加高深宽比层次光刻工艺窗口的方法流程图。
图2所示为现有技术一次成型的2D图形结构示意图。
图3所示为本发明采用两次光刻处理的结构示意图。
图4所示为本发明采用PSM光罩和现有技术采用BIM光罩的对比图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
请参考图1，图1所示为本发明较佳实施例的增加高深宽比层次光刻工艺窗口的方法流程图。本发明提出一种增加高深宽比层次光刻工艺窗口的方法，包括下列步骤：
步骤S100：将光刻的工艺要求分割成两次光刻的组合；
步骤S200：利用光罩对工艺图形进行第一次光刻处理；
步骤S300：利用光罩对工艺图形进行第二次光刻处理；
其中，所述第一次光刻处理和第二次光刻处理的工艺窗口叠加部分为工艺要求的关键尺寸，所述光罩为2D点图形光罩。
图2所示为现有技术一次成型的2D图形结构示意图。2D图形在小像素尺寸下(0.7*1.4um)发生图形倒塌。
图3所示为本发明采用两次光刻处理的结构示意图。根据本发明较佳实施例，所述第一次光刻处理和第二次光刻处理的工艺窗口关键尺寸相同。进一步的，所述第一次光刻处理和第二次光刻处理的工艺窗口叠加部分通过定位误差方法控制。所述第一次光刻处理和第二次光刻处理为2D图形光刻处理。
本发明利用双重图形技术的工艺在原有一次成型的2D图形的基础上，拆分成2块光罩的图形，在本发明较佳实施例中，当工艺要求达到像素尺寸0.7*1.4um时，可以拆分成2层1.4*2.8um的光罩进行组合。相当于将像素尺寸变大，增加了光刻的工艺窗口，减少了2D图形在小像素尺寸下图形倒塌的风险。
图4所示为本发明采用PSM光罩和现有技术采用BIM光罩的对比图。所述第一次光刻处理和第二次光刻处理的光罩采用2D图形的PSM光罩。图中BIM光罩的结构具有光阻Photo-resist，AR-Cr薄膜，石英Quartz，PSM光罩的结构有光阻Photo-resist，AR-Cr薄膜，MoSi薄膜和石英Quartz，在光刻处理中分别为在玻璃Glass设置BIM光罩(双光强度光罩)和PSM光罩(相位移光罩)，反应在晶圆上的光照强度(Intensity at wafer)如图4所示，最终在晶圆上形成的图形显示采用PSM光罩后的图形没有倒塌。
在双重图形技术的前提下，线宽需要继续减小(即深宽比变大)，故将原有的BIM光罩改为PSM光罩，PSM光罩具有更好的图形解析度，最终实现像素尺寸减小，线宽减小(深宽比增大)且工艺窗口达到了量产的要求(DOF&EL)。例如在本发明较佳实施例中，现有一次成型的2D图形，深宽比为12：1(最小线宽260nm，光阻厚度3200nm)，运用该技术后，深宽比可以达到16：1以上。
本发明根据业界的工艺经验，运用双重图形技术的方式将该层次拆分成2次光刻，实现以2次大像素尺寸的2D图形最终组合成小像素尺寸的方式。为了增大小线宽下的工艺窗口，采用了PSM光罩进行工艺开发，相对于BIM光罩，PSM光罩具有更好的解析度，通过实验验证，运用该技术可以将2D图形的线宽做到客户的要求，深宽比可以达到16：1以上，目前该技术已在客户的产品wafer上进行验证并得到了良好的反馈。
综上所述，本发明提出的增加高深宽比层次光刻工艺窗口的方法，通过双重图形的工艺方式，将1层2D图形改为2层2D图形，并运用PSM光罩来达到像素尺寸减小，线宽减小的目的。本发明增加了光刻的工艺窗口，减少了2D图形在小像素尺寸下图形倒塌的风险。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (4)

1.一种增加高深宽比层次光刻工艺窗口的方法，其特征在于，包括下列步骤：
将光刻的工艺要求分割成两次光刻的组合；
利用光罩对工艺图形进行第一次光刻处理；
利用光罩对工艺图形进行第二次光刻处理；
其中，所述第一次光刻处理和第二次光刻处理的工艺窗口叠加部分为工艺要求的关键尺寸，所述光罩为2D点图形光罩。
2.根据权利要求1所述的增加高深宽比层次光刻工艺窗口的方法，其特征在于，所述第一次光刻处理和第二次光刻处理的工艺窗口关键尺寸相同。
3.根据权利要求1所述的增加高深宽比层次光刻工艺窗口的方法，其特征在于，所述第一次光刻处理和第二次光刻处理的工艺窗口叠加部分通过定位误差方法控制。
4.根据权利要求1所述的增加高深宽比层次光刻工艺窗口的方法，其特征在于，所述第一次光刻处理和第二次光刻处理的光罩采用2D图形的PSM光罩。
CN201710987034.8A 2017-10-20 2017-10-20 一种增加高深宽比层次光刻工艺窗口的方法 Pending CN107799401A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710987034.8A CN107799401A (zh) 2017-10-20 2017-10-20 一种增加高深宽比层次光刻工艺窗口的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710987034.8A CN107799401A (zh) 2017-10-20 2017-10-20 一种增加高深宽比层次光刻工艺窗口的方法

Publications (1)

Publication Number Publication Date
CN107799401A true CN107799401A (zh) 2018-03-13

Family

ID=61532618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710987034.8A Pending CN107799401A (zh) 2017-10-20 2017-10-20 一种增加高深宽比层次光刻工艺窗口的方法

Country Status (1)

Country Link
CN (1) CN107799401A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001986A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 제조용 노광 마스크의 제조방법
KR20090049407A (ko) * 2007-11-13 2009-05-18 주식회사 하이닉스반도체 이중 노광을 이용한 반도체 소자의 패턴 형성방법
CN101442028A (zh) * 2007-11-22 2009-05-27 中华映管股份有限公司 平面显示器的制造方法
US20100112463A1 (en) * 2008-11-03 2010-05-06 Hynix Semiconductor Inc. Method for forming fine contact hole pattern of semiconductor device
CN102122113A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 光刻方法
JP2015184526A (ja) * 2014-03-25 2015-10-22 セイコーエプソン株式会社 フォトマスク及び半導体装置の製造方法
CN107017154A (zh) * 2016-01-11 2017-08-04 台湾积体电路制造股份有限公司 使用多重光刻多重蚀刻的通孔图案化

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001986A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 제조용 노광 마스크의 제조방법
KR20090049407A (ko) * 2007-11-13 2009-05-18 주식회사 하이닉스반도체 이중 노광을 이용한 반도체 소자의 패턴 형성방법
CN101442028A (zh) * 2007-11-22 2009-05-27 中华映管股份有限公司 平面显示器的制造方法
US20100112463A1 (en) * 2008-11-03 2010-05-06 Hynix Semiconductor Inc. Method for forming fine contact hole pattern of semiconductor device
CN102122113A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 光刻方法
JP2015184526A (ja) * 2014-03-25 2015-10-22 セイコーエプソン株式会社 フォトマスク及び半導体装置の製造方法
CN107017154A (zh) * 2016-01-11 2017-08-04 台湾积体电路制造股份有限公司 使用多重光刻多重蚀刻的通孔图案化

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
徐开先，钱正洪，张彤，刘沁: "《传感器实用技术》", 31 December 2016 *
杨国光: "《微光学与系统》", 31 March 2008 *

Similar Documents

Publication Publication Date Title
EP2926364B1 (en) Metal density distribution for double pattern lithography
CN110456610B (zh) 优化通孔层工艺窗口的辅助图形及方法
US8788983B2 (en) Method for correcting layout pattern and mask thereof
KR101443531B1 (ko) 포토 마스크의 제조 방법, 포토 마스크, 패턴 전사 방법 및 플랫 패널 디스플레이의 제조 방법
US20080070127A1 (en) Photomask having self-masking layer and methods of etching same
TWI701712B (zh) 圖案化目標層的製備方法
CN102656516A (zh) 光掩模坯料及光掩模的制造方法
CN107799402A (zh) 二次图形的形成方法
KR20060060623A (ko) 마스크 패턴의 보정 방법, 노광용 마스크, 노광용 마스크의제작 방법, 노광용 마스크를 제작하기 위한 전자선 묘화방법, 노광 방법, 반도체 장치, 및 반도체 장치의 제조방법
CN107731664A (zh) 一种通过双重图形技术增加高深宽比光刻工艺窗口的方法
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
US9651855B2 (en) Methods for optical proximity correction in the design and fabrication of integrated circuits using extreme ultraviolet lithography
CN107731663A (zh) 一种增加高深宽比层次光刻工艺窗口并减小线宽的方法
CN107799401A (zh) 一种增加高深宽比层次光刻工艺窗口的方法
CN107785242B (zh) 三重图形化的方法
CN110850677B (zh) 光刻层掩膜版的制备方法、离子注入方法
CN109917616B (zh) 用于双重图案化的掩模版的制作方法及双重图案化方法
US20160086809A1 (en) Patterning method and semiconductor structure
CN112346294B (zh) 多重图形亚分辨率辅助图形添加方法
CN105137725A (zh) 基于多重曝光的图形制作方法
CN104157556A (zh) 金属硬掩模开口刻蚀方法
CN104020638B (zh) 掩膜板图形的形成方法和光刻及刻蚀方法
KR20170052886A (ko) 포토마스크 블랭크 및 이를 이용한 포토마스크 제조방법
TWI518444B (zh) 輔助圖案之製作方法
US20200168457A1 (en) Method of manufacturing semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180313