CN101355023B - 半导体器件的制造方法 - Google Patents

Abstract

本发明公开一种半导体器件的制造方法。该方法包括：在衬底上方形成抗蚀层；曝光所述抗蚀层，从而在所述抗蚀层上形成第一曝光图案和第二曝光图案，所述第二曝光图案用于形成一个或多个沟槽；将所述抗蚀层与显影液接触，从而形成与所述第一曝光图案相对应的具有开口的构图的抗蚀层，并且在所述构图的抗蚀层的表面层上形成与所述第二曝光图案相对应的一个或多个沟槽；以及在构图的抗蚀层上进行焙烧工艺。

Description

半导体器件的制造方法

本申请基于日本专利申请No.2007-190455和No.2007-190464，在此引入其全部内容作为参考。

技术领域

本发明涉及一种提供防止在焙烧工艺(bake process)中构图的抗蚀层(patterned resist)的热缩的半导体器件的制造方法。

背景技术

图1A至图1D示出了形成典型传统的构图的抗蚀层的工艺的剖视图。此处描述使用正型抗蚀剂作为示例的情况。在形成构图的抗蚀层的工艺中，首先，将抗蚀剂施加到衬底11上以形成抗蚀层12(图1A)。接下来，抗蚀层12通过在其上设置有期望的图案的光刻版(reticle)15曝光，从而部分地曝光抗蚀层。使用液体显影剂去除抗蚀层12的曝光区域，从而形成构图的抗蚀层18(图1C)。

最后，在构图的抗蚀层18上进行焙烧工艺。焙烧工艺在例如防止在抗蚀层或诸如聚酰亚胺膜的高分子树脂膜中产生针孔、改善衬底的附着性、减少排放、改善干蚀刻电阻等方面体现了有利的效果，因此通常被广泛地采用。另外，一种热流技术也在形成孔的工艺中大量地使用，在该技术中，优化焙烧工艺中抗蚀层的温度以使得树脂塑化，以便有目的地形成具有的缩小尺寸的图案，该缩小的尺寸小于孔的显影图案的估计尺寸。

然而，如图1D所示，构图的抗蚀层18经过焙烧工艺可能经常从图案的边缘向其内部收缩而变形。通过这种焙烧工艺构图的抗蚀层的变形程度，在更厚抗蚀膜的更高焙烧温度以及更大的图案尺寸的情况下，趋于进一步增加，并且由于设备的小型化，不容忽视的变形日益增加。

将对上述构图的抗蚀层用作离子注入工艺的掩模(mask)的具体示例进行描述。图2A至2C示出了构图的抗蚀层中没有因为焙烧工艺而产生几何形状变化的理想工艺的横截面图。

当采用理想的抗蚀膜时，构图的抗蚀层18在焙烧工艺之后在图案的边缘保持了矩形几何形状(图2A)。通过这种构图的抗蚀层18的掩模进行离子注入(图2B)。结果，在衬底11的期望区域上方，以期望的注入级别进行注入，从而形成注入区域A28，如图2C所示。

另外，图3A至图3C示出了由于焙烧工艺在构图的抗蚀层中已经引起几何形状变化时，离子注入工艺的示例的横截面图。如图3A所示，在具有更大尺寸区域的抗蚀剂的图案边缘中形成锥形几何形状，因此，抗蚀膜在锥形部分中局部变薄。因此，当通过这种构图的抗蚀层18的掩模进行离子注入工艺时(图3B)，在与抗蚀膜的变薄区域相对应的衬底部分的上方，注入离子，如图3C所示。因此，除了目标注入区域A28之外，还形成了不期望的注入区域B29，因此，预期这会在半导体器件中导致电气故障。

日本特开No.H06-53，159(1994)中描述了一种防止由于焙烧工艺引起的抗蚀层的这种变形的典型方法，其中，在抗蚀层中二维地形成诸如凸起或锯齿形图案的防收缩图案，并且这种凸起和锯齿形图案的存在，为焙烧工艺引起的构图的抗蚀层中的变形提供了预防。

然而，因为上述的传统技术涉及二维地形成一个不规则图案，所以有必要在注入区域形成诸如二维凹面和凸面几何形状或者锯齿形几何形状的二维图案。这导致复杂的设计难以应用于精致的图案中。另外，也难以将这种技术应用于诸如蚀刻工艺等的其他工艺。

这里，将参考图4A至图4C和图5A至图5C，具体描述对用作干蚀刻工艺的掩模的抗蚀层在焙烧工艺后的典型变形。

图4A至图4C示出了通过用于干蚀刻的抗蚀掩模，在绝缘膜中形成孔的工艺。图4A是具有用于形成孔的开口20的构图的抗蚀层18的平面图，而图4B是沿着图4A中的直线A-A’的横截面图。绝缘膜22淀积在衬底11上并且施加抗蚀剂，随后在抗蚀层上进行曝光和显影工艺，以形成设置有开口20的构图的抗蚀层18。通过这种构图的抗蚀层18的掩模干蚀刻绝缘膜22，并且随后去除构图的抗蚀层18，以在绝缘膜22中形成孔，如图4A所示。

另一方面，图5A至图5C示出了通过使用上述的热流技术进行高温焙烧工艺，用于形成具有缩小尺寸的孔的开口20的形成条件。图5A是进行高温焙烧工艺之后构图的抗蚀层18的平面图，以及图5B是沿着图5A中的直线B-B’的横截面图。在与开口20相邻，其中抗蚀剂的流化减少的部分中，抗蚀剂的数量较小，因此抗蚀层的变形也较小。然而，由于烘烤了抗蚀层的其他部分，所以其他部分严重变形，使得形成图5A和5B所示的开口20的不同二维几何形状和横截面几何形状，它们与图4A至4C所示的完全不同。

图5C示出了该设备的状态的横截面图，该状态通过这种构图的抗蚀层18的掩模进行的蚀刻工艺和随后去除该抗蚀剂而获得。应该理解将孔的中心转移至相邻的部分。这意味着当假设将孔的尺寸设计为相当于抗蚀层中构图的孔中的孔的尺寸时，在收缩之后可能引起错位。这可能会由于半导体器件中的未对准而导致电扰，该半导体器件是通过以改善的精度在多个工艺中叠加多层而制造的。

发明内容

根据本发明的一个方面，提供了一种半导体器件的制造方法。该方法包括：在衬底上方形成抗蚀层；曝光所述抗蚀层从而在所述抗蚀层上形成第一曝光图案和第二曝光图案，所述第二曝光图案用于形成一个或多个沟槽；将所述抗蚀层与显影液接触，从而形成具有与所述第一曝光图案相对应的开口的构图的抗蚀层，并且形成与所述构图的抗蚀层的表面层上的所述第二曝光图案相对应的一个或多个沟槽；以及在所述构图的抗蚀层上进行焙烧工艺。

根据本发明，该方法包括通过所述曝光工艺在抗蚀层中形成第一和第二曝光图案，随后将所述抗蚀层与显影液接触，因此在构图的抗蚀层的表面层上方形成具有开口和一个或多个沟槽的构图的抗蚀层。因此，该方法防止了执行焙烧工艺时构图的抗蚀层的热缩，从而提供在抗蚀剂中形成所期望的图案。

即，该半导体器件的制造方法能够在抗蚀膜(即，构图的抗蚀层)的表面形成沟槽，从而防止了执行焙烧工艺时构图的抗蚀层的热缩。

附图说明

通过以下结合附图对特定优选实施方式的描述，本发明的上述及其他目的、优点及特征将变得更加明显，其中：

图1A至图1D示出了形成构图的抗蚀层的传统工艺的横截面图；

图2A至2C示出了在焙烧工艺中没有几何形状变化的情况下用于形成构图的抗蚀层的传统工艺的横截面图；

图3A至图3C示出了在由于焙烧工艺而变形的抗蚀层上进行传统的离子注入工艺的示例的横截面图；

图4A至4C示出了形成构图的抗蚀层的传统工艺的横截面图；

图5A至5C示出了形成构图的抗蚀层的传统工艺的横截面图；

图6A至6D示出了根据本发明第一实施方式的半导体器件的制造工艺的横截面图；

图7是光刻版的平面图；

图8A至8D示出了根据本发明第一实施方式的半导体器件的制造工艺的横截面图；

图9是光刻版的平面图；

图10A至10C示出了根据本发明第一实施方式的半导体器件的制造工艺的横截面图；

图11A至11C示出了根据本发明第二实施方式的半导体器件的制造工艺的横截面图；

图12是光刻版的平面图；

图13示出了光刻版的改进实施方式的横截面图；

图14示出了光刻版的改进实施方式的横截面图；

图15A至15D示出了根据本发明第三实施方式的半导体器件的制造工艺的横截面图；

图16是光刻版的平面图；

图17A至17C示出了通过焙烧构图的抗蚀层的掩模进行离子注入工艺的工艺的横截面图；

图18示出了光刻版的改进实施方式的平面图；以及

图19示出了光刻版的改进实施方式的平面图。

具体实施方式

下面结合说明性的实施方式对本发明进行描述。本领域技术人员应当认识到，利用本发明的启示，可完成许多可替换的实施方式，并且本发明不限于为说明目的而示出的实施方式。

下文将结合附图对根据本发明的示意性实施例进行详细地描述。在所有的图中，将相同的数字指定给在图中共同出现的元件，并且其中的详细描述将不再重复。

第一实施方式

图6A至图6D示出了根据本发明的本实施方式中的半导体器件的制造工艺的横截面图。根据本实施方式的半导体器件的制造工艺包括：在衬底101上形成抗蚀层102(图6A)；曝光抗蚀层102以在抗蚀层102中形成曝光区域(第一曝光图案和第二曝光图案)(图6B)；将抗蚀层102与显影液接触，以形成具有与第一曝光图案相对应的开口的构图的抗蚀层112，并且在构图的抗蚀层112的表面层上形成与第二曝光图案相对应的沟槽113(图6C)；并且在构图的抗蚀层112上进行焙烧工艺(图6D)。

下文将参考示意性实施例，对各个工艺操作进行详细地描述。其中，将正型抗蚀剂用于抗蚀层102。首先，将抗蚀剂施加到衬底101的上方以形成抗蚀层102(图6A)。虽然将化学增强抗蚀剂作为在此所使用的抗蚀剂的例子，但是可利用的抗蚀剂不限于此。如图6B所示，通过使用光刻版110进行曝光工艺，以在抗蚀层102上形成曝光区域(即，曝光图案)。

在图7中示出光刻版110的平面图。光刻版110设置有透明部104a、光屏蔽部103a和低光透射部106a，该低光透射部106a呈现出比透明部减少的光透射率。利用光刻版110进行的曝光工艺提供了将曝光区域(第一和第二曝光图案)转移至抗蚀层102，以便透明部104a与通过去除抗蚀剂形成的开口相对应，并且光屏蔽部103a和低光透射部106a产生抗蚀层112的图案。另外，设置低光透射部106a，以便通过曝光工艺与构图的抗蚀层112的表面层中的光刻版113相对应。因为穿过低光透射部106a的光的数量小于穿过透明部104的光的数量，所以通过在曝光后将显影液与抗蚀层102接触，抗蚀层102的被蚀刻部形成沟槽113。

低光透射部106a可以由半色调膜(half-tone film)组成，半色调膜在曝光工艺中呈现减少的光透射率。在图6B中也示出了光刻版110的横截面图。光刻版110由半色调膜106以及淀积在诸如玻璃衬底的透明衬底104上的光屏蔽膜103组成。

这里，使用半色调膜的目在于与透明部104a的透射率相比，减少透射率，不需要对偏振光的相位作特别限制，并且可以使用相同相位和不同相位。光屏蔽铬膜可以应用于光屏蔽膜103。可选地，另一种类型的半色调膜也可以应用于光屏蔽膜103，其中，该类型半色调膜呈现的透射率比半色调膜106的透射率低，因此光屏蔽部103a可以包括由具有不同的光透射率的半色调膜组成的层压结构。

低光透射部106a也可以由具有多个细裂缝的光屏蔽膜构成，每个细裂缝具有小于光刻工艺的分辨率极限的宽度。

接下来，将抗蚀层102与显影液接触以形成构图的抗蚀层112并在构图的抗蚀层112的表面层中形成沟槽113，如图6C所示。这里，对于沟槽113的深度D和构图的抗蚀层112的膜厚度d而言，相对高度D/d可以在1/10至1/2的范围之内。

在构图的抗蚀层112的表面中的沟槽113的宽度可以满足等于或小于10μm。此外，沟槽113在横截面图中优选地基本为V形。例如，术语“基本V形”可以广泛地例如包括U形，并且可以满足具有缩小了的沟槽底部维度区域的沟槽几何形状。

这种沟槽的形成使得在焙烧工艺中的抗蚀膜中生成的压力减小。一方面，当较大沟槽在构图的抗蚀层112的表面中具有较大的沟槽宽度，并且具有较大的沟槽底部的宽度，以至于沟槽的横截面几何形状是矩形，根据抗蚀膜中的沟槽底部的尺寸区域，预计将压力作用于抗蚀膜中的沟槽底部的上方，与采用其中没有形成沟槽的构图的抗蚀层的情形相似。

此外，在另外进行用于去除构图的抗蚀层的灰化工艺的情形下，当沟槽的宽度较宽并且使得沟槽的横截面的几何形状是矩形时，与没有沟槽的区域相比，优选地，在其中有沟槽形成的区域中进行灰化，并且由于灰化工艺，可能在处于构图的抗蚀层下面的基膜上导致过度的损害。相反，根据本发明的基本V形沟槽可以防止损害处于构图的抗蚀层下面的基膜。

另外，优选地，多个沟槽113如图6C和图6D所示的设置。这些沟槽可以平行地形成，或者可以被设置为形成格状图案。

接下来，进行焙烧工艺。如图6D所示，在构图的抗蚀层112中没有发现由于焙烧工艺而引起的变形，并且因此能够获得在图案的横截面中的矩形边缘。焙烧工艺的条件在这里可以是已知的条件，并且典型的焙烧温度可以在90摄氏度至160摄氏度的范围中。

虽然上文的描述中已经描述了涉及将正型抗蚀剂用于抗蚀层102的情形的示意性实施例，但是也可以使用负型抗蚀剂。图8A至图8D示出了使用负型抗蚀剂的半导体器件的制造工艺的横截面图，并且图9示出了光刻版110的平面图。不再重复描述与参考图6的半导体器件制造工艺中使用相同的工艺操作。用于负型抗蚀剂的光刻版110的构造与用于正型抗蚀剂的光刻版的构造不同。

光刻版110设置有透明部104a、光屏蔽部103a和低光透射部106a，低光透射部106a，低光投射部106a呈现出比透明部减少的曝光透射率。通过使用光刻版110而进行的曝光工艺提供了将曝光区域(曝光图案)转移至抗蚀层102，以便光屏蔽部103a与通过去除抗蚀剂而形成的开口相对应，透明部104a以及低光透射部106a产生抗蚀层112的图案。另外，设置低光透射部106a，以便与构图的抗蚀层112的表面层中的沟槽113相对应。

因为穿过低光透射部106a的光的数量小于穿过透明部104a的光的数量，所以在曝光后通过将抗蚀层102与显影液接触，抗蚀层102的被蚀刻部形成沟槽113。

通过在使用负型抗蚀剂中的曝光，部分地引起树脂的交联反应，以在树脂中提供提高分子量的部分，并且即使抗蚀剂与显影液接触，这些提高分子量的部分仍然存在，而抗蚀剂的其他部分则被溶解在显影液中。将抗蚀层102的表面暴露到穿过掩模的低光透射部106a透射的光。因为透射光的能量不足以在全部抗蚀剂的所有树脂中引起交联反应，所以，通过与显影液接触，在抗蚀层中能够形成沟槽。

低光透射部106a可以由半色调膜组成，半色调膜在曝光工艺中呈现减少的光透射率。图8B中也示出了光刻版110的横截面图。光刻版110由半色调膜106和淀积在诸如玻璃衬底的透明衬底104上的光屏蔽膜103组成。

这里，使用半色调膜的目的是与透明部104a的透射率相比，减少透射率，对于偏振光的相位不需要作特别限制，并且相同相位或者不同相位都可以使用。光屏蔽铬膜可以用于光屏蔽膜103。

可选地，光屏蔽部103a可以构造为，半色调膜设置在光屏蔽膜103和透明衬底104之间。在这种情况下，呈现的透射率低于半色调膜106的透射率的另一种类型的半色调膜，也可以用于光屏蔽膜103，因此光屏蔽部103a可以包括由具有不同的光透射率的半色调膜组成的层压结构。

下文将描述在通过使用本实施方式中的半导体器件的制造工艺获得的有利效果。根据本实施方式中的半导体器件的制造方法，在抗蚀层上形成曝光区域(第一和第二曝光图案)，并且在显影工艺中去除曝光区域，以形成具有在其表面层中形成了沟槽的构图的抗蚀层。因此，能够防止在焙烧工艺中的抗蚀膜的有害热缩，从而提供所期望的构图的抗蚀层。

由焙烧工艺引起的抗蚀膜(构图的抗蚀层)的热缩，源于焙烧工艺引起的构造抗蚀膜的高分子树脂膜的收缩。认为这是由包含在用于抗蚀膜的高分子树脂膜中的溶剂的蒸发的较大影响所导致。另外，认为这也是树脂的热交联反应或者变质反应的影响所导致。因此，高分子树脂膜的厚度越大、形成图案的尺寸区域越大、焙烧温度越高，高分子树脂膜的变形程度越增加。另外，当在接近高分子树脂的玻璃转化温度的温度进行焙烧工艺时，树脂的熔化进一步导致变形程度的增加。

另一方面，根据本实施方式，抗蚀膜(构图的抗蚀层)的表面层中形成沟槽，以在抗蚀膜的表面层中形成波纹形，以便在随后的焙烧工艺中能够减少由抗蚀膜热缩引起的抗蚀层变形。

图10A至图10C示出了焙烧工艺后通过构图的抗蚀层112的掩模进行离子注入工艺的横截面图。图10A至图10C分别示出了与图3A至图3C所示的传统技术具有相同的工艺操作的横截面图。因为通过提供改善的几何形状的稳定性，能够在构图的抗蚀层112中设置精确的图案，其中改善的几何形状的稳定性通过在图10B中所示的构图的抗蚀层112的表面层中设置沟槽而实现，所以，在离子注入工艺中，能够确保注入区域A208与构图的抗蚀层112的图案精确地一致，如图10C所示。这防止了如图3C所示的有害的注入区域B29的形成。

另外，根据本实施方式，在一个光刻版中形成抗蚀剂的期望图案和用于提供沟槽的低光透射部。因此，能够自由地在抗蚀剂上设计沟槽的布局，不会妨碍图案设计的灵活性。

另外，通过在光刻版中提供具有减少的光透射率的低光透射部，提供沟槽113，所述减少的光透射率低于透明部的透射率。因此，不需要为提供沟槽113的附加光刻(曝光)工艺。因此，在一个曝光工艺中，在衬底上可能形成三步或更多步骤的多个步骤，因此不需要用于减少由焙烧工艺中抗蚀膜的热缩引起的抗蚀膜(构图的抗蚀层)的变形的附加工艺。

第二实施方式

本实施方式描述了用于焙烧抗蚀膜的示意性实施例，该抗蚀膜充当经由干蚀刻工艺而形成孔的掩模。

图11A至11C示出了根据本实施方式的半导体器件的制造工艺。基本的制造工艺的操作与第一实施方式的类似，因此，其相关描述在这里不再重复。

图11A是具有用于形成孔的开口210的构图的抗蚀层212的平面图，并且图11B是沿着图11A的直线A-A’的横截面图。绝缘膜222淀积在衬底201上，并且将抗蚀剂施加在绝缘膜222的上方以形成抗蚀层。接下来，抗蚀层通过光刻版曝光，以在抗蚀层上形成曝光区域(第一和第二曝光图案)，更进一步，在抗蚀层上利用显影液进行显影工艺，以获得在其表面层中具有开口210以及附加的沟槽213的构图的抗蚀层212，如图11B所示。第一曝光图案与开口210相对应，并且第二曝光图案与沟槽213相对应。这里，对于沟槽213的深度D和构图的抗蚀层112的膜厚度d而言，相对高度D/d可以在1/10至1/2范围之内。此外，在构图的抗蚀层212的表面中的沟槽213的顶部宽度可以等于或小于孔直径的1/2。此外，沟槽213的横截面优选地基本为V形。

接下来，通过这种构图的抗蚀层212的掩模，干蚀刻绝缘膜222以形成孔，并且随后去除构图的抗蚀层212(图11C)。此处，图12示出了具有在抗蚀膜中形成孔的图案和形成沟槽的图案的光刻版220的平面图。这里的描述是关于用于正型抗蚀剂的光刻版。

光刻版220设置有透明部204a、光屏蔽部203a和低光透射部206a，低光透射部206a，低光透射部206a呈现出比透明部减少的曝光透射率。使用光刻版220进行的曝光工艺提供将曝光区域转移至抗蚀层，以便透明部204a与通过去除抗蚀剂而形成的开口相对应，并且光屏蔽部203a和低光透射部206a产生抗蚀层212的图案。另外，设置低光透射部206a，以便通过曝光工艺与构图的抗蚀层212的表面层中的沟槽213相对应。因为穿过低光透射部206a的光的数量小于穿过透明部204a的光的数量，在曝光之后通过将抗蚀层202与显影液接触，抗蚀层202的被蚀刻部形成沟槽213。

相反，尽管在此未示出用于负型抗蚀剂的光刻版，但这种光刻版的构造为，将光刻版220的透明部204a和光屏蔽部203a反置。更具体地说，用于负型抗蚀剂的光刻版包括透明部、光屏蔽部和低光透射部，低光透射部呈现出比透明部减少的光透射率。使用这种光刻版进行的曝光工艺提供曝光区域(第一和第二曝光图案)，这些曝光区域在抗蚀层上形成，以便光屏蔽部与通过去除抗蚀剂而形成的开口相对应，并且透明部和低光透射部产生抗蚀层212的图案。另外，设置低光透射部，以便通过曝光工艺与构图的抗蚀层212的表面层中的沟槽213相对应。提供光屏蔽部以形成第一曝光图案，并且提供低光透射部以形成第二曝光图案。

这里，低光透射部206a可以由半色调膜组成，半色调膜呈现出与第一实施方式中类似的减少的光透射率。

这里，使用半色调膜的目的是与透明部204a的透射率相比，减少透射率，对偏振光的相位不必作特别限制，并且相同相位和不同相位都能使用。光屏蔽铬膜可以应用于光屏蔽膜203a。可选地，光屏蔽部203a可以包括由上述的半色调膜和另一种类型的半色调膜构成的层压结构，并且另一种类型的半色调膜呈现比上述半色调膜的透射率低的透射率。

低光透射部206a也可以由具有多个细裂缝的光屏蔽膜构成，每个细确裂缝具有小于光刻工艺的分辨率极限的宽度。

在本实施方式中同样也可获得与第一实施方式中所获得的相似的有利效果。如图11A和图11B所示，与图5B所示的不具有在其上形成的沟槽的构图的抗蚀层18相比，焙烧工艺的构图的抗蚀层212的变形通过具有在其上形成的沟槽213而减少。因此，在随后的干蚀刻工艺中，能够提供所期望的孔的几何形状。

这种期望图案的典型示例在图12的光刻版220的图案中示出，其中，用于形成沟槽的低光透射部206a能够沿着透明区域204a的周围设置，透明部204a与具有恒定间隔的构图的抗蚀层的开口相对应，从而能够防止由焙烧工艺引起的抗蚀膜(构图的抗蚀层)的变形，并且能够形成具有统一尺寸的孔图案。此外，用于形成沟槽的图案能够容易地沿着诸如孔图案等的精确图案的周围进行设置。

第三实施方式

图15A至图15D示出了本实施方式中的半导体器件的制造工艺的横截面图。本实施方式的半导体器件的制造工艺包括：在衬底101B上形成抗蚀层102B；在抗蚀层102B中形成预定曝光区域(第一曝光图案)(图15A)；在抗蚀层102B中形成用于形成沟槽的曝光区域(第二曝光图案)(图15B)；将抗蚀层102B与显影液接触以形成具有开口的构图的抗蚀层112B，并且在构图的抗蚀层112B的表面层上形成沟槽113B(图15C)；并且在构图的抗蚀层112B上进行焙烧工艺(图15D)。这里，进行在抗蚀层102B上形成预定曝光区域(第一曝光图案)的操作和在抗蚀层102B中形成用于形成沟槽的曝光区域(第二曝光图案)的操作的顺序没有特别限制，并且两种操作中的任何一个都可以先进行。然而，这两种操作应当作为独立的工艺来进行。

下文将对各个工艺操作进行详细地描述。首先，将抗蚀材料施加到衬底101B的上方，以形成抗蚀层102B。虽然以化学增强抗蚀剂作为在这里使用的抗蚀剂的例子，但是可利用的抗蚀剂不限于此。如图15B所示，通过使用光刻版110B进行曝光工艺，以在抗蚀层102B上形成预定曝光区域(第一曝光图案)。光刻版110B由淀积在诸如玻璃衬底的透明衬底104B上的光屏蔽膜103B组成。接下来，如图15B所示，使用光刻版310进行曝光工艺，以在抗蚀层102B上形成用于形成沟槽的曝光区域(第二曝光图案)。光刻版310由淀积在诸如玻璃衬底的透明衬底304上的光屏蔽膜303构成。

图16示出了光刻版310的平面图。将由光屏蔽部303a和透明部304a构成的用于形成沟槽的图案设置在光刻版310的整个表面上。在光刻版310中，设置透明部304a，以便通过曝光工艺与构图的抗蚀层112B的表面层中的沟槽113B相对应。

如图15B所示，通过光刻版310的抗蚀层102B的曝光工艺可以利用曝光量级别，该曝光量级别低于在形成预定曝光区域(第一曝光图案)的工艺中，用于抗蚀层102B的曝光工艺操作所利用的曝光量级别。例如，优选地，这种曝光工艺可以利用等于或低于在形成预定曝光区域(第一曝光图案)的工艺中，用于抗蚀层102B的曝光操作中的曝光量的约50％的曝光量。曝光的足够量可以是使得与抗蚀层102B的透明部304a相对应的部分完全曝光的级别，从而不会在构图的抗蚀层112B中导致膜穿孔。通过在曝光之后将抗蚀层102B与显影液接触，抗蚀层102B的被蚀刻部形成沟槽113B。这里，图15B所示的抗蚀层102B的分界线的目的是用于清楚地指示通过随后的显影工艺而预期生成的沟槽，并不是用于表示抗蚀层102B的表面层具有或不具有与沟槽相对应的部相关的曝光。

此外，光刻版310可以具有包括呈现较低曝光工艺透射率的半色调膜的低光透射部，以代替透明部304a。更具体地说，光刻版310可以由半色调膜和淀积在透明衬底304上的光屏蔽膜303构成。在这种情形下，形成沟槽(第二曝光图案)的曝光区域的形成工艺中曝光操作的条件，可以选择与预定曝光区域(第一曝光图案)的形成工艺中曝光操作的条件相同。

这里，使用半色调膜的目的是与透明部304a的透射率相比，减少透射率，不需对偏振光的相位作特别的限制，并且相同的相位或者不同的相位都可以使用。光屏蔽铬膜可以应用于光屏蔽膜303。

此外，低光透射部也可以由具有多个细裂缝的光屏蔽膜构成，每个细裂缝具有小于光刻工艺的分辨率极限的宽度。

接下来，将抗蚀层102B与显影液接触，以形成具有在构图的抗蚀层112的表面层中的沟槽113B的构图的抗蚀层112B，如图15C所示。这里，对于沟槽113B的深度D和构图的抗蚀层112B的膜厚度d而言，相对高度D/d可以在1/10至1/2范围之内。

在构图的抗蚀层的表面中的沟槽113B的宽度可以满足等于或小于10μm。

此外，优选地，沟槽113B在横截面图中可以基本为V形。例如，术语  “基本V形”可以广泛地包括U形，并且可以满足具有沟槽底部的减少的尺寸区域的沟槽几何形状。

这种沟槽的形成使得在焙烧工艺中的抗蚀膜中生成的压力减少。另一方面，当较大的沟槽在构图的抗蚀层表面中具有较大的沟槽宽度，并且具有较大的沟槽底部的宽度，以至于沟槽的剖面横截面几何形状是矩形时，根据抗蚀膜中该沟槽底部的尺寸区域，预期将压力施加到抗蚀膜中沟槽底部的上方，与使用其中未形成沟槽的构图的抗蚀层的情形相似。

此外，在另外进行用于去除构图的抗蚀层的灰化工艺的情形下，当沟槽的宽度较宽并且使得沟槽的横截面的几何形状是矩形时，与没有沟槽的区域相比，优选地在其中具有沟槽形成的区域中进行灰化，并且由于灰化工艺，可能在处于构图的抗蚀层下面的基膜上导致过度的损害。相反，根据本发明的基本V形沟槽可以防止损害处于构图的抗蚀层下面的基膜。

另外，优选地，如图15C和图15D所示设置多个沟槽113B。这些沟槽可以平行地形成，或者可以被设置为形成格形图案。

接下来，进行焙烧工艺。如图15D所示，在构图的抗蚀层112B中未发现由于焙烧工艺而引起的变形，并且因此能够获得图案横截面中的矩形边缘。用于焙烧工艺的条件在这里可以是已知的条件，并且典型的焙烧温度可以在90摄氏度至160摄氏度的范围内。

将在下文对通过使用本实施方式中的半导体器件的制造工艺而获得的有利的效果进行描述。

根据本实施方式中的半导体器件的制造方法，在抗蚀层上形成与预定图案相对应的曝光区域(第一曝光图案)，并且在其中形成与形成沟槽的图案(第二曝光图案)相对应的另一附加曝光区域，随后在显影工艺中去除曝光区域，以形成具有其中的表面层中形成沟槽的构图的抗蚀层。

因此，在焙烧工艺中能够防止抗蚀膜的有害热缩，从而提供所期望的构图的抗蚀层。

由焙烧工艺引起的构图的抗蚀层的热缩，源于焙烧工艺引起的构成构图的抗蚀层的高分子树脂膜的收缩。

认为这是由包含在抗蚀膜的高分子树脂膜中溶剂的蒸发的较大影响所导致。另外，认为这也是由树脂的热交联反应或者变质反应的影响所导致。因此，高分子树脂膜的厚度越大、形成图案的尺寸区域越大、焙烧温度越高，高分子树脂膜的变形的程度越大。另外，当以接近高分子树脂的玻璃转化温度的温度进行焙烧工艺时，树脂的熔化进一步导致变形程度的增加。

另一方面，根据本实施方式，在抗蚀膜(构图的抗蚀层)的表面层中形成沟槽，以在抗蚀膜的表面层中设置波纹形，从而能够减少在随后的焙烧工艺中的抗蚀膜的热缩所引起的抗蚀层变形。

此外，根据本实施方式，通过使用不同的光刻版，进行独立的曝光工艺，以形成预定的构图的抗蚀层和用于形成沟槽的图案。因此，沟槽能够形成于抗蚀剂上，而不会妨碍图案设计的灵活性。此外，用于形成沟槽的图案的光刻版可以与其他形成预定构图的抗蚀层的光刻版结合使用，从而实现多样性。

虽然已经参考附图对本发明的实施方式进行了详细地描述，但是提出这些实施方式的目的只是为了阐释本发明，可以对其做出各种修改。例如，在第一实施方式中，除了具有如图7所示图案的光刻版外，使用具有如图13或图14所示图案的光刻版，也可以获得相似的有利效果，而且，可利用的图案也不特别限于在此所示的图案。另外，尽管图13和图14所示的光刻版表示用于正型抗蚀剂的光刻版，通过将透明部104a转换为光屏蔽部以及将光屏蔽部103a转换为透明部，这种图案可以转换为用于负型抗蚀剂的光刻版。

在第三实施方式中，除了具有如图16所示图案的光刻版外，使用由如图18所示的光屏蔽部403a和透明部404a组成的光刻版410或由光屏蔽部503a和透明部504a组成的光刻版510，也可以获得相似的有利效果，而且，可利用的图案也不特别限于在此所示的图案。可选地，可以提供由半色调膜组成的低光透射部，以代替透明部404a和504a。

图17A至图17C示出了在焙烧工艺后通过使用构图的抗蚀层112B的掩模而进行的离子注入工艺。图17A至17C示出了对应于如图3A至图3C中所示的用于传统技术的各自工艺操作。因为能够通过提供改善的几何形状的稳定性将精确图案设置在构图的抗蚀层112B中，这通过在图17B中所示的构图的抗蚀层112B的表面层中设置沟槽来实现，所以，在离子注入工艺中，能够确保注入区域A208与构图的抗蚀层112B的图案精确地一致，如图17C所示。这防止了图3C所示的有害注入区域29的变形。

本发明显然不限于上述实施方式，可以在不背离本发明的范围和精神的情况下，对本发明作出修改和改变。

Claims (14)

1.一种半导体器件的制造方法，包括：

在衬底上方形成抗蚀层；

曝光所述抗蚀层，从而在所述抗蚀层上形成第一曝光图案和第二曝光图案，所述第二曝光图案用于形成一个或多个沟槽；

将所述抗蚀层与显影液接触，从而形成具有与所述第一曝光图案相对应的开口的构图的抗蚀层，并且在所述构图的抗蚀层的表面层上形成与所述第二曝光图案相对应的一个或多个沟槽，以及；

在所述构图的抗蚀层上进行焙烧工艺；

其中，通过使用光刻版曝光所述抗蚀层形成所述第一曝光图案和所述第二曝光图案，所述光刻版具有透明部、光屏蔽部和低光透射部，所述低光透射部具有曝光所述抗蚀层的光的光透射率，所述光透射率低于所述透明部的光透射率，以及所述光刻版的所述低光透射部包括半色调膜。

2.根据权利要求1所述的半导体器件的制造方法，其中，所述一个或多个沟槽包括多个沟槽。

3.根据权利要求2所述的半导体器件的制造方法，其中，平行地形成所述沟槽。

4.根据权利要求2所述的半导体器件的制造方法，其中，所述多个沟槽在所述构图的抗蚀层上形成格形图案。

5.根据权利要求1所述的半导体器件的制造方法，其中：

在所述抗蚀层上形成所述第一曝光图案和所述第二曝光图案，从而使得所述透明部与所述构图的抗蚀层的所述开口相对应，使得所述光屏蔽部和所述低光透射部与所述构图的抗蚀层相对应，以及使得所述低光透射部与所述构图的抗蚀层的所述表面层中的所述一个或多个沟槽相对应。

6.根据权利要求1所述的半导体器件的制造方法，其中，所述光刻版的所述光屏蔽部包括由所述半色调膜和另一种类型的半色调膜所组成的层压结构，所述另一种类型的半色调膜具有低于所述半色调膜的光透射率的光透射率。

7.根据权利要求1所述的半导体器件的制造方法，其中：

对于在所述抗蚀层的曝光中所使用的光所述低光透射部的光透射率低于所述透明部的光透射率；以及

在所述抗蚀层中形成所述第一曝光图案和所述第二曝光图案，从而所述光屏蔽部与所述构图的抗蚀层的所述开口相对应，所述透明部和所述低光透射部与所述构图的抗蚀层相对应，以及所述低光透射部与所述构图的抗蚀层的所述表面层中的所述一个或多个沟槽相对应。

8.根据权利要求7所述的半导体器件的制造方法，其中，所述光刻版的所述光屏蔽部包括由所述半色调膜和另一种类型的半色调膜组成的层压结构，所述另一种类型的半色调膜具有低于所述半色调膜的光透射率的光透射率。

9.根据权利要求1所述的半导体器件的制造方法，其中，代表相对高度的D/d在1/10至1/2的范围之内，其中D表示所述沟槽的深度，d表示所述构图的抗蚀层的厚度。

10.根据权利要求1所述的半导体器件的制造方法，其中，在所述构图的抗蚀层的表面中的所述每个沟槽的宽度等于或小于10μm。

11.根据权利要求1所述的半导体器件的制造方法，其中，所述每个沟槽具有V形的横截面。

12.一种半导体器件的制造方法，包括：

在衬底上方形成抗蚀层；

曝光所述抗蚀层，在所述抗蚀层上形成所述第一曝光图案；

曝光所述抗蚀层，在所述抗蚀层上形成所述第二曝光图案，所述第二曝光图案用于形成一个或多个沟槽；

将所述抗蚀层与显影液接触，从而形成具有与所述第一曝光图案相对应的开口的构图的抗蚀层，并且在所述构图的抗蚀层的表面层上形成与所述第二曝光图案相对应的一个或多个沟槽，以及；

在所述构图的抗蚀层上进行焙烧工艺；

其中，通过使用光刻版执行形成所述第二曝光图案的所述步骤，所述光刻版包括光屏蔽部和低光透射部；并且所述低光透射部包括半色调膜。

13.根据权利要求12所述的半导体器件的制造方法，其中，所述光刻版具有在所述光刻版的整个表面中的用于形成一个或多个沟槽的图案。

14.根据权利要求12所述的半导体器件的制造方法，其中：

在形成所述第二曝光图案的所述步骤中的所述抗蚀层的曝光量小于在形成所述第一曝光图案的所述步骤中的所述抗蚀层的曝光量。

Images