CN103219381B - Ge基三栅器件及制造方法 - Google Patents

Ge基三栅器件及制造方法 Download PDF

Info

Publication number
CN103219381B
CN103219381B CN201310015376.5A CN201310015376A CN103219381B CN 103219381 B CN103219381 B CN 103219381B CN 201310015376 A CN201310015376 A CN 201310015376A CN 103219381 B CN103219381 B CN 103219381B
Authority
CN
China
Prior art keywords
germanium
gate
transition zone
dielectric layer
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310015376.5A
Other languages
English (en)
Other versions
CN103219381A (zh
Inventor
赵毅
孙家宝
施毅
赵杰
董晓宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaoxing Laimi Electronic Technology Co., Ltd
Original Assignee
CHANGZHOU ZIMU SEMICONDUCTOR Co Ltd
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHANGZHOU ZIMU SEMICONDUCTOR Co Ltd, Nanjing University filed Critical CHANGZHOU ZIMU SEMICONDUCTOR Co Ltd
Priority to CN201310015376.5A priority Critical patent/CN103219381B/zh
Publication of CN103219381A publication Critical patent/CN103219381A/zh
Application granted granted Critical
Publication of CN103219381B publication Critical patent/CN103219381B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供一种锗基三栅器件及其制造方法,该锗基三栅器件主要包括四个功能层:绝缘层上的锗(GOI)基底、氧化锗过渡层、栅极介质层、栅电极层。其中经过臭氧后氧化工艺实现的高质量超薄氧化锗过渡层和经过臭氧后氧化改善的高质量栅极介质层是实现高性能的关键层,通过牺牲氧化工艺去除锗体表面质量较差(表面粗糙度大、杂质含量高)的锗是实现高性能的关键步骤。制造过程主要包括在绝缘层上的锗(GOI)基底上沉积并刻蚀制作各功能层。本发明具有较高的效率和较低的耗电量,且制造方法简单,适于广泛应用到实际生产中。

Description

Ge基三栅器件及制造方法
技术领域
本发明属于半导体集成电路及其制造技术领域,提出了一种锗基(Ge)三栅(Tri-Gate)晶体管的结构形式及制造方法。
背景技术
随着集成电路技术的发展,为了集成电路的性能,三栅(Tri-gate)器件因其与平面器件以及二维器件相比具有更高的开关比和极好的短沟道效应控制能力等突出优点逐渐地被应用于集成电路的制造中。与传统的硅基三栅器件相比,锗基三栅器件的突出优势在于它有比硅高得多的电子和空穴迁移率,从而可以大大提高晶体管的驱动电流。其次,锗的带隙(约0.66eV)也比硅的带隙(1.1eV)窄,这也使得其工作电压可进一步扩展。最后,由于锗基三栅器件的离子注入激活温度为500~600℃,而硅为1000~1100℃,其更低的热预算也使得锗材料对于高k/金属栅极的集成特别重要。
遗憾的是,通过在半导体锗上直接沉积高介电常数材料如氧化铪形成的电容器电性能极差。该结构的高频电容-电压(C-V)特性并没有呈现出在金属氧化物半导体(MOS)电容器中观察到的从积累区到耗尽区的典型跃迁(电容下降)。相反,其平台状的C-V特性表明锗表面费米能级由于极高密度(1013~1014cm-2范围内)界面态的存在而被锁定在一固定值。通过栅极电介质的漏电流也很高。这些不良的电性能有可能是在氧化铪层的沉积过程或沉积后的退火过程(PDA)中界面锗-铪键的形成以及锗在氧化铪层中的扩散引起的。因此需要对高k栅介质/锗的界面进行适当的钝化。
研究表明,超薄(0.3~0.5nm)氧化锗(GeO2)中间层可以大大提高器件的性能。在目前已有的发明或公开的研究中,中间层的制备通常是利用传统管式炉对锗表面进行热氧化或是通过电子回旋共振(ECR)等离子体对锗表面进行氧化。但是,这两种制备工艺却都存在有明显的不足,利用传统管式炉氧化的步骤是先将管内温度升到所需的值(>400℃),再将样品推进炉管内氧化,等待时间到取出样品,最后是降温。整个过程耗时长(>2h),影响实验效率,最关键的是难以控制氧化时间,因为锗很容易被氧化,利用该方法形成的氧化锗钝化层通常较厚(>2nm),从而非常不利于栅氧厚度的进一步减小。而利用电子回旋共振(ECR)等离子体氧化的方法操作繁琐,耗时耗电,设备昂贵而且占空间,对生产条件有非常大的限制,所以该方法也不适合应用到实际的生产中。
发明内容
为克服上述现有技术存在的问题,本发明目的在于提供一种高性能锗基(Ge)三栅(Tri-Gate)晶体管的结构形式及制造方法,减小栅氧厚度,具有较高的效率和较低的耗电量,且制造方法简单,适于广泛应用到实际生产中。
为达成上述目的,本发明提出一种锗基三栅器件,包括单晶硅衬底、二氧化硅绝缘层、单晶锗体、氧化锗过渡层、栅极介质层和栅电极,在单晶硅衬底上形成二氧化硅绝缘层,单晶锗体形成于二氧化硅绝缘层上,且氧化锗过渡层形成于单晶锗体的三面上且包围单晶锗体的这三面,栅极介质层形成于氧化锗过渡层上并包围氧化锗过渡层的这三面,栅电极为堆垛结构,栅电极设置栅极介质层的三面上且包括所述栅极介质层的三面,且锗基三栅器件的源极区和漏极区形成于栅电极相对的两侧。
为达上述目的,本发明另提出一种锗基三栅器件的制造方法,包括下列步骤:
1)、清洗锗基底,具体方法是丙酮超声1分钟、去离子水超声1分钟、丙酮超声1分钟、去离子水超声1分钟、去离子水冲洗干净、质量分数为15%的HF溶液浸泡15分钟、去离子水冲洗干净、氮气吹干待用;
2)、采用通用的离心旋涂光刻胶工艺将液态的光刻胶均匀涂布到锗基底表面,转速3000转/秒,时间40秒,光刻胶平均厚度约1.5微米;
3)、采用带有锗体结构图形的光刻板进行第一次光刻以形成锗体结构,方法是将带有锗体结构的光刻板覆盖在涂有光刻胶的锗基底上深紫外曝光,曝光时间6秒;
4)、采用显影技术将曝光过的样品显影以形成锗体图形,方法是运用显影液对曝光过的样品进行显影处理,显影时间为10秒;
5)、运用干法离子刻蚀技术刻蚀出锗体结构,具体方法是将带有锗体图形结构的光刻胶样品放入干法离子刻蚀机中进行相应时间的刻蚀,刻蚀气体为SF6/O2,刻蚀功率为100W;
6)、采用丙酮将步骤5)残留的光刻胶清洗干净后,运用牺牲氧化工艺去除锗体表面的质量较差的锗表面层,具体方法是将带有锗体结构的样品在550℃氧气氛中氧化一段时间以形成氧化锗,并用稀释的氢氟酸溶液将氧化形成的氧化锗漂洗干净;
7)、运用原子层沉积技术在步骤6)形成的高质量的锗体表面预沉积厚度为0.2纳米-0.5纳米栅极介质层;
8)、将锗体表面带有一栅极介质层的样品放入臭氧氧化装置中氧化2-6分钟,以在栅极介质层和锗体表面层之间形成厚度为0.2纳米-0.5纳米氧化锗过渡层,氧化锗过渡层的厚度可以通过控制预沉积的栅极介质层厚度或者臭氧后氧化时间或者臭氧浓度来实现,氧化锗过渡层的质量可以通过调节臭氧后氧化温度来实现;
9)、采用原子层沉积技术将步骤8)获得的带有氧化锗过渡层的样品的栅极介质层沉积到1.5纳米-2纳米的厚度;
10)、运用磁控溅射或电子束蒸发或热蒸镀等技术在步骤9)形成的样品表面形成厚度20纳米-100纳米的栅电极层;
11)、经过第二次光刻以形成栅电极堆垛结构,具体方法是采用旋转涂布的方法在步骤10)形成的样品表面均匀涂布一层光刻胶,并将带有栅极结构图形的光刻板覆盖在涂有光刻胶的样品表面,依次经过曝光、显影、湿法刻蚀直至形成栅极堆叠结构(如图2k所示);
12)、离子注入形成三栅器件的源极区和漏极区,具体方法是将步骤11)形成的样品放于离子注入设备中注入所需的元素并在400℃~600℃的温度条件下激活注入的元素;
13)、可采用剥离工艺制备源极和漏极以及栅极的金属接触以便于测试器件的性能,具体方法是在步骤12)形成的样品表面均匀涂布一层光刻胶,将带有源漏和栅接触孔的光刻板覆盖在带有光刻胶的样品表面,依次经过曝光、显影后,运用磁控溅射、热蒸镀、电子束蒸发等技术在接触孔中形成厚度为20纳米-50纳米的金属层。
本发明的高性能锗基(Ge)三栅(Tri-Gate)器件具有超薄的高质量的氧化锗过渡层(0.2nm~0.5nm)和高质量的栅氧层(臭氧后处理技术可有效地减少栅氧化物中的氧空位缺陷,提高栅氧层的介电常数,改善器件的绝缘特性),超薄氧化锗过渡层和高质量的栅氧层能够有效地控制器件的等效氧化物厚度(EOT)同时具有十分优良的界面特性,从而提高了器件的电学特性。另外,本发明的高性能锗基三栅器件制备工艺简单、臭氧后氧化技术在常温常压下即可进行,成本低,能耗小,适于广泛应用到实际生产中。
附图说明
图1为高性能Ge基三栅器件的总体结构示意图。
图2a~图2k为高性能锗基器件的制备工艺流程。
图3为臭氧后氧化制备氧化锗过渡层装置示意图。
具体实施方式
为了更了解本发明的技术内容,特举具体实施例并配合所附图式说明如下。
图1为高性能Ge基三栅器件的总体结构示意图。锗基三栅器件,包括单晶硅衬底101、二氧化硅绝缘层102、单晶锗体103、氧化锗过渡层104A,104B,104C、栅极介质层105A,105B,105C和栅电极106,在单晶硅衬底上形成二氧化硅绝缘层,单晶锗体形成于二氧化硅绝缘层上,且氧化锗过渡层形成于单晶锗体的三面上且包围单晶锗体的这三面,栅极介质层形成于氧化锗过渡层上并包围氧化锗过渡层的这三面,栅电极为堆垛结构,栅电极设置栅极介质层的三面上且包括所述栅极介质层的三面,且锗基三栅器件的源极区和漏极区形成于栅电极相对的两侧。其中104A、104B为两侧面栅极氧化锗过渡层,104C为顶部栅极氧化锗过渡层,105A、105B为两侧面栅极介质层,如氧化铝、氧化铪、氧化镧以及它们的叠层或混合物,105C为顶部栅极介质层,栅电极106为如氮化钛、氮化钽等。本实施例中,栅极介质层为高介电常数栅极介质层。
本发明另提出一种锗基三栅器件的制造方法,如图2a~图2k所示,包括下列步骤:
1)、清洗锗基底,具体方法是丙酮超声1分钟、去离子水超声1分钟、丙酮超声1分钟、去离子水超声1分钟、去离子水冲洗干净、质量分数为15%的HF溶液浸泡15分钟、去离子水冲洗干净、氮气吹干待用;
2)、采用通用的离心旋涂光刻胶工艺将液态的光刻胶均匀涂布到锗基底表面,转速3000转/秒,时间40秒,光刻胶平均厚度约1.5微米;
3)、采用带有锗体结构图形的光刻板进行第一次光刻以形成锗体结构,方法是将带有锗体结构的光刻板覆盖在涂有光刻胶的锗基底上深紫外曝光,曝光时间6秒;
4)、采用显影技术将曝光过的样品显影以形成锗体图形,方法是运用显影液对曝光过的样品进行显影处理,显影时间为10秒;
5)、运用干法离子刻蚀技术刻蚀出锗体结构,具体方法是将带有锗体图形结构的光刻胶样品放入干法离子刻蚀机中进行相应时间的刻蚀,刻蚀气体为SF6/O2,刻蚀功率为100W;
6)、采用丙酮将步骤5)残留的光刻胶清洗干净后,运用牺牲氧化工艺去除锗体表面有可能因前几步工艺导致的质量较差(粗糙、玷污)的锗表面层,具体方法是将带有锗体结构的样品在550℃氧气氛中氧化一段时间以形成氧化锗,并用稀释的氢氟酸溶液将氧化形成的氧化锗漂洗干净;
7)、运用原子层沉积技术在步骤6)形成的高质量的锗体表面预沉积一层栅极介质层;
8)、将锗体表面带有一栅极介质层的样品放入臭氧氧化装置中氧化(2~6分钟),以在栅极介质层和锗体表面层之间形成一氧化锗过渡层,氧化锗过渡层的厚度(0.2nm~1nm)可以通过控制预沉积的高介电常数栅极介质层厚度或者臭氧后氧化时间或者臭氧浓度来实现,氧化锗过渡层的质量可以通过调节臭氧后氧化温度来实现;
9)、采用原子层沉积技术将步骤7)获得的带有氧化锗过渡层的样品的栅极介质层沉积到所需厚度(1.5nm~2.5nm);
10)、运用磁控溅射或电子束蒸发或热蒸镀等技术在步骤9)形成的样品表面形成厚度20纳米至100纳米的栅电极层;
11)、经过第二次光刻以形成栅电极堆垛结构,具体方法是采用旋转涂布的方法在步骤10)形成的样品表面均匀涂布一层光刻胶,并将带有栅极结构图形的光刻板覆盖在涂有光刻胶的样品表面,依次经过曝光、显影、湿法刻蚀直至形成栅极堆垛结构;
12)、离子注入形成三栅器件的源极区和漏极区,具体方法是将步骤11)形成的样品放于离子注入设备中注入所需的元素,如硼等(P型)、磷等(N型),并在400℃~600℃的温度条件下激活注入的元素;
13)、可采用剥离工艺制备源极和漏极以及栅极的金属接触以便于测试器件的性能,具体方法是在步骤12)形成的样品表面均匀涂布一层光刻胶,将带有源漏和栅接触孔的光刻板覆盖在带有光刻胶的样品表面,依次经过曝光、显影后,运用磁控溅射、热蒸镀、电子束蒸发等技术在接触孔中形成厚度为20纳米-50纳米的金属层。
其中,图2a为GOI衬底,其中301为硅基底,302为二氧化硅氧化层,303为锗基体。图2b为第一次旋涂光刻胶后的样品,其中304为光刻胶。图2c为第一次光刻锗体结构,其中305为光刻板,305A为锗体图形。图2d为一次经过曝光、显影和锗刻蚀以后形成的图形结构,306为锗体光刻胶图形,307为锗体结构。图2e为运用原子层沉积技术在图2d所示样品表面去除光刻胶后预沉积一层超薄(0.2nm~0.5nm)的高介电常数栅极介质层(如氧化铝、氧化铪、氧化镧以及它们的叠层或混合物)作为臭氧的阻挡层,其中310为超薄高介电常数栅极介质层。图2f为采用臭氧后氧化工艺在超薄高介电常数栅极介质层与锗体的界面处氧化形成超薄(0.2nm~0.5nm)氧化锗过渡层,其中311为超薄氧化锗过渡层。图2g为在臭氧后氧化工艺实施以后,运用原子层沉积(ALD)技术在预沉积的超薄高介电常数薄膜的基础上,将高介电常数栅介质薄膜沉积到所需的厚度,厚度范围为1.5nm~2nm,其中312为所需厚度的高介电常数栅介质薄膜。图2h为在图2g所示样品表面运用磁控溅射、电子束蒸发或热蒸镀工艺淀积一层栅电极层,厚度范围为20nm~100nm,电极材料可以为氮化钛、氮化钽等,其中编号313为栅电极层。图2i为在图2h所示样品表面经过第二次旋涂光刻胶后的样品。图2j为第二次光刻以形成栅电极/栅极介质层堆垛结构,其中314为带有栅电极/栅氧图形的光刻板,314A为栅电极/栅氧结构图形。图2k为依次对图2j所示样品曝光、显影、栅电极刻蚀、栅氧刻蚀、氧化锗过渡层刻蚀后形成的结构,其中315为栅极氧化锗过渡层(共有顶部和左右三个面,如图所示),316为栅极高介电常数薄膜(共有顶部和左右三个面,如图所示),317为栅电极结构(氮化铝、氮化钛等)。金属电极接触结构为器件应用到集成电路中所要采取的工艺,未在图中列出。
其中,图3所示为臭氧后氧化制备氧化锗过渡层装置的示意图,201为石英管,紫外线对该石英管具有高透过率(大于95%),202为样品,203为石英舟,204为高纯氧气进气口,205为高纯氧气和臭氧出气口,207为能够产生高臭氧的紫外灯(功率大于20W)。
由上述可知,经过臭氧后氧化工艺实现的高质量超薄氧化锗过渡层和经过臭氧后氧化改善的高质量高介电常数栅极介质层是实现高性能的关键层,通过牺牲氧化工艺去除锗体表面质量较差(表面粗糙度大、杂质含量高)的锗是实现高性能的关键步骤。制造过程主要包括在绝缘层上的锗(GOI)基底上沉积并刻蚀制作各功能层。本发明可以有效减小栅氧厚度,具有较高的效率和较低的耗电量,且制造方法简单,适于广泛应用到实际生产中。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。

Claims (2)

1.一种锗基三栅器件,其特征在于,包括单晶硅衬底、二氧化硅绝缘层、单晶锗体、氧化锗过渡层、栅极介质层和栅电极,在单晶硅衬底上形成二氧化硅绝缘层,单晶锗体形成于二氧化硅绝缘层上,且氧化锗过渡层形成于单晶锗体的三面上且包围单晶锗体的这三面,栅极介质层形成于氧化锗过渡层上并包围氧化锗过渡层的这三面,栅电极为堆垛结构,栅电极设置栅极介质层的三面上且包括所述栅极介质层的三面,且锗基三栅器件的源极区和漏极区形成于栅电极相对的两侧;将锗体表面带有一栅极介质层的样品放入臭氧氧化装置中氧化2-6分钟,以在栅极介质层和锗体表面层之间形成厚度为0.2纳米-0.5纳米氧化锗过渡层,氧化锗过渡层的厚度能够通过控制预沉积的栅极介质层厚度或者臭氧后氧化时间或者臭氧浓度来实现。
2.根据权利要求1所述的锗基三栅器件的制造方法,其特征在于,包括下列步骤:
1)清洗锗基底,具体方法是丙酮超声1分钟、去离子水超声1分钟、丙酮超声1分钟、去离子水超声1分钟、去离子水冲洗干净、质量分数为15%的HF溶液浸泡15分钟、去离子水冲洗干净、氮气吹干待用;
2)采用通用的离心旋涂光刻胶工艺将液态的光刻胶均匀涂布到锗基底表面,转速3000转/秒,时间40秒,光刻胶平均厚度1.5微米;
3)采用带有锗体结构图形的光刻板进行第一次光刻以形成锗体结构,方法是将带有锗体结构的光刻板覆盖在涂有光刻胶的锗基底上深紫外曝光,曝光时间6秒;
4)采用显影技术将曝光过的样品显影以形成锗体图形,方法是运用显影液对曝光过的样品进行显影处理,显影时间为10秒;
5)运用干法离子刻蚀技术刻蚀出锗体结构,具体方法是将带有锗体图形结构的光刻胶样品放入干法离子刻蚀机中进行相应时间的刻蚀,刻蚀气体为SF6/O2,刻蚀功率为100W;
6)采用丙酮将步骤5)残留的光刻胶清洗干净后,运用牺牲氧化工艺去除锗体表面的质量较差的锗表面层,具体方法是将带有锗体结构的样品在550℃氧气氛中氧化一段时间以形成氧化锗,并用稀释的氢氟酸溶液将氧化形成的氧化锗漂洗干净;
7)运用原子层沉积技术在步骤6)形成的高质量的锗体表面预沉积厚度为0.2纳米-0.5纳米栅极介质层;
8)将锗体表面带有一栅极介质层的样品放入臭氧氧化装置中氧化2-6分钟,以在栅极介质层和锗体表面层之间形成厚度为0.2纳米-0.5纳米氧化锗过渡层,氧化锗过渡层的厚度能够通过控制预沉积的栅极介质层厚度或者臭氧后氧化时间或者臭氧浓度来实现,氧化锗过渡层的质量能够通过调节臭氧后氧化温度来实现;
9)采用原子层沉积技术将步骤8)获得的带有氧化锗过渡层的样品的栅极介质层沉积到1.5纳米-2纳米的厚度;
10)运用磁控溅射或电子束蒸发或热蒸镀技术在步骤9)形成的样品表面形成厚度20纳米-100纳米的栅电极层;
11)经过第二次光刻以形成栅电极堆垛结构,具体方法是采用旋转涂布的方法在步骤10)形成的样品表面均匀涂布一层光刻胶,并将带有栅极结构图形的光刻板覆盖在涂有光刻胶的样品表面,依次经过曝光、显影、湿法刻蚀直至形成栅极堆垛结构;
12)离子注入形成三栅器件的源极区和漏极区,具体方法是将步骤11)形成的样品放于离子注入设备中注入所需的元素并在400℃~600℃下激活注入的元素;
13)可采用剥离工艺制备源极和漏极以及栅极的金属接触以便于测试器件的性能,具体方法是在步骤12)形成的样品表面均匀涂布一层光刻胶,将带有源漏和栅接触孔的光刻板覆盖在带有光刻胶的样品表面,依次经过曝光、显影后,运用磁控溅射、热蒸镀、电子束蒸发技术在接触孔中形成厚度为20纳米-50纳米的金属层。
CN201310015376.5A 2013-01-16 2013-01-16 Ge基三栅器件及制造方法 Expired - Fee Related CN103219381B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310015376.5A CN103219381B (zh) 2013-01-16 2013-01-16 Ge基三栅器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310015376.5A CN103219381B (zh) 2013-01-16 2013-01-16 Ge基三栅器件及制造方法

Publications (2)

Publication Number Publication Date
CN103219381A CN103219381A (zh) 2013-07-24
CN103219381B true CN103219381B (zh) 2016-03-30

Family

ID=48817007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310015376.5A Expired - Fee Related CN103219381B (zh) 2013-01-16 2013-01-16 Ge基三栅器件及制造方法

Country Status (1)

Country Link
CN (1) CN103219381B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681289A (zh) * 2013-12-25 2014-03-26 中国科学院微电子研究所 一种采用原位臭氧氧化制备氧化锗界面修复层的方法
CN103646865A (zh) * 2013-12-25 2014-03-19 中国科学院微电子研究所 在Ge衬底制备超薄氧化锗界面修复层的方法
CN103887241B (zh) * 2014-03-06 2016-09-28 北京大学 一种适用于锗基阱的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250645B1 (en) * 2004-01-22 2007-07-31 Advanced Micro Devices, Inc. Reversed T-shaped FinFET
CN101866885A (zh) * 2009-04-17 2010-10-20 台湾积体电路制造股份有限公司 Finfet元件的制造方法
CN102509734A (zh) * 2011-11-08 2012-06-20 复旦大学 一种利用ald制备锗基mos电容的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487566B1 (ko) * 2003-07-23 2005-05-03 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
JP2010073869A (ja) * 2008-09-18 2010-04-02 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250645B1 (en) * 2004-01-22 2007-07-31 Advanced Micro Devices, Inc. Reversed T-shaped FinFET
CN101866885A (zh) * 2009-04-17 2010-10-20 台湾积体电路制造股份有限公司 Finfet元件的制造方法
CN102509734A (zh) * 2011-11-08 2012-06-20 复旦大学 一种利用ald制备锗基mos电容的方法

Also Published As

Publication number Publication date
CN103219381A (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
US20130078793A1 (en) Method for depositing a gate oxide and a gate electrode selectively
CN104347418B (zh) Mos晶体管的形成方法
TWI252526B (en) A method for making a semiconductor device having a metal gate electrode
TWI517251B (zh) 包含溼蝕刻製程以移除氮化矽之半導體結構形成方法
CN102214563B (zh) 一种金属栅极/高k栅介质叠层结构的制备和成形方法
CN105280498A (zh) 半导体结构的形成方法
CN103295891B (zh) 栅介质层的制作方法、晶体管的制作方法
WO2011153843A1 (zh) 一种先栅工艺中叠层金属栅结构的制备方法
CN103824764A (zh) 一种沟槽型mos器件中沟槽栅的制备方法
CN102915917A (zh) 一种互补型金属氧化物半导体场效应晶体管的制备方法
CN103219381B (zh) Ge基三栅器件及制造方法
Fu et al. An ultralow EOT Ge MOS device with tetragonal HfO 2 and high quality Hf x Ge y O interfacial layer
CN104616980B (zh) 金属栅极的形成方法
CN101728257B (zh) 一种栅介质/金属栅集成结构的制备方法
TWI413185B (zh) 一種形成鍺半導體表面保護層的方法
CN102237269B (zh) 以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法
US20160181109A1 (en) Semiconductor device manufacturing method
CN101619457B (zh) 一种HfSiON高K栅介质材料的腐蚀剂及腐蚀方法
CN103915323B (zh) 晶体管的制作方法
CN102064111A (zh) 一种利用等离子体释放费米能级钉扎的方法
WO2012113247A1 (zh) Pmos器件叠层结构的制备方法
CN101404252A (zh) 全硅化物金属栅电极制造工艺
US20130099330A1 (en) Controllable Undercut Etching of Tin Metal Gate Using DSP+
CN106531785A (zh) 基于Ge衬底的La基介质材料高K金属栅结构及制备方法
CN104658899B (zh) 一种蚀刻栅极介电层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171027

Address after: 210093 Nanjing, Gulou District, Jiangsu, No. 22 Hankou Road

Co-patentee after: Shaoxing Laimi Electronic Technology Co., Ltd

Patentee after: Nanjing University

Address before: 210093 Nanjing, Gulou District, Jiangsu, No. 22 Hankou Road

Co-patentee before: Changzhou Zimu Semiconductor Co., Ltd.

Patentee before: Nanjing University

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160330

Termination date: 20200116