CN104465354A - 全包围栅极结构及其制造方法 - Google Patents
全包围栅极结构及其制造方法 Download PDFInfo
- Publication number
- CN104465354A CN104465354A CN201410835991.5A CN201410835991A CN104465354A CN 104465354 A CN104465354 A CN 104465354A CN 201410835991 A CN201410835991 A CN 201410835991A CN 104465354 A CN104465354 A CN 104465354A
- Authority
- CN
- China
- Prior art keywords
- around
- gate electrode
- electrode structure
- manufacture method
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- 239000010703 silicon Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- CMMUKUYEPRGBFB-UHFFFAOYSA-L dichromic acid Chemical compound O[Cr](=O)(=O)O[Cr](O)(=O)=O CMMUKUYEPRGBFB-UHFFFAOYSA-L 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 239000007800 oxidant agent Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000000347 anisotropic wet etching Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000002070 nanowire Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Abstract
本发明公开了一种全包围栅极结构及其制造方法，利用湿法各向异性刻蚀有源区的硅线条，使硅线条悬空，可以减少工艺复杂性，降低成本，能很好地控制有源区尺寸，且本方法与现有的集成电路平面工艺相兼容，所形成的全包围栅极结构能有效地控制沟道，得到所需要的器件特性。
Description
技术领域
本发明涉及半导体集成电路制造工艺技术领域，尤其涉及一种全包围栅极结构及其制造方法。
背景技术
随着集成电路行业的不断发展，集成芯片的关键尺寸也遵照摩尔定律不断缩小，对于集成芯片的器件结构的要求也越来越高。在先进的集成芯片中，传统的平面结构的器件已经难以满足电路设计的要求。因此非平面结构的器件也应运而生，包括绝缘体上硅(SOI，Silicon On Insulator)、双栅、多栅、纳米线场效应管以及最新的三维栅极。鳍式场效应管(FinFET)已出现在20nm技术代的应用中，目前的FinFET的栅控制基本是三面控制的。
这种三面控制的Fin结构有的是在SOI上形成的，有的是直接从硅衬底上直接得到。它的好处是，由于采用三面控制栅通道，比传统的单面控制栅通道的MOS结构能更好地控制有源区中的载流子，提高器件性能。
具有全包围栅极(Gate-all-around)结构的半导体器件拥有有效地限制短沟道效应(Short channel effect)的特殊性能，正是业界在遵循摩尔定律不断缩小器件尺寸的革新中所极其渴望的。全包围栅极结构中的薄硅膜构成的器件沟道被器件的栅极包围环绕，而且仅被栅极控制。除此之外，漏场的影响也被移除，所以器件的短沟道效应被有效限制。由于构成器件沟道的硅膜与底部衬底之间最终需要悬空，因此全包围栅极器件的制造工艺也较为复杂。
请参考图1至图4，现有技术中形成全包围栅极器件纳米线的方法，一般包括以下步骤：
如图1所示，首先执行步骤S101：提供半导体衬底，包括基底层1以及立于基底层上氧化层2和半导体层3；
如图1所示，然后执行步骤S102：在半导体层3上依次形成一层硬掩膜层4和图案化的光刻胶层5；
如图2所示，然后执行步骤S103：以图案化的光刻胶层为掩膜，以氧化层2为蚀刻停止层进行干法刻蚀，并去除图案化的光刻胶层以及刻蚀后残余的硬掩膜层，刻蚀剩余的半导体层3’和氧化层2’形成了多个沟道；
如图3所示，然后执行步骤S104：移除剩余的氧化层，使得剩余的半导体层3’悬空于基底层1上方；
如图4所示，然后执行步骤S105：热退火处理使剩余的半导体层3’转变为纳米线。
然而，上述现有全包围栅极器件纳米线形成工艺中，工艺较为复杂，必须借助多层掩模和光刻胶，而且最后的热退火工艺的热预算太高，会使应力过大，缺陷增多，容易导致器件失效，载流子也会受到应力过大的影响。
因此，如何提供一种工艺简单、可靠、低成本的全包围栅极结构的制造方法，并保证器件性能，是本领域技术人员亟待解决的技术问题之一。
发明内容
本发明的目的在于弥补上述现有技术的不足，提供一种全包围栅极结构及其制造方法，本方法与现有的集成电路平面工艺相兼容，且能很好地控制有源区尺寸，并可以减少工艺复杂性，降低成本，且所形成的全包围悬栅结构能有效地控制沟道，得到所需要的器件特性。
为实现上述目的，本发明提供一种全包围栅极结构的制造方法，其包括以下步骤：
步骤S01，提供形成有SOI结构的硅片，并刻蚀形成顶层硅线条；
步骤S02，在具有硅线条的硅片上沉积氧化层；
步骤S03，利用光刻刻蚀所述氧化层，露出具有硅线条的有源区；
步骤S04，利用湿法各向异性刻蚀所述有源区，使所述硅线条悬空；
步骤S05，在所述悬空的硅线条表面生长栅介质；
步骤S06，在所述有源区淀积多晶硅，并图形化以形成全包围栅极结构。
进一步地，步骤S04包括利用湿法各向异性刻蚀所述有源区，刻蚀出硅线条的<110>晶面，以形成悬空硅线条。
进一步地，步骤S04中湿法各向异性刻蚀采用含氧化剂的刻蚀溶液。
进一步地，所述刻蚀溶液含有重铬酸和氢氟酸。
进一步地，所述重铬酸和氢氟酸的重量比为2：1～10：1。
进一步地，步骤S04中得到的悬空硅线条宽度为5-50nm。
进一步地，步骤S03中露出有源区的宽度为10-1000nm。
进一步地，步骤S02中沉积的氧化层厚度为5-1000nm。
进一步地，步骤S05中生长栅介质的方法为热氧化，生长厚度为1-15nm，步骤S06中淀积多晶硅的方法为LPCVD(低压化学气相沉积)。
本发明还提供一种利用上述制造方法制得的全包围栅极结构，其包括悬空的硅线条，所述硅线条表面依次覆盖有栅介质和多晶硅。
本发明提供的全包围栅极结构及其制造方法，利用湿法各向异性刻蚀有源区的硅线条，使硅线条悬空，可以减少工艺复杂性，降低成本，能很好地控制有源区尺寸，且本方法与现有的集成电路平面工艺相兼容，所形成的全包围栅极结构能有效地控制沟道，得到所需要的器件特性。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1至图4是现有技术中全包围栅极器件纳米线制造方法的各步骤示意图；
图5是本发明全包围栅极结构制造方法的流程示意图；
图6至图11是本发明全包围栅极结构制造方法的各步骤示意图；
图12是本发明制造方法中湿法各向异性刻蚀后的有源区立体示意图。
具体实施方式
请参阅图5，并同时参阅图6至图11，本实施例的全包围栅极结构包括以下步骤：
步骤S01，提供形成有SOI结构的硅片，自下而上依次包括硅衬底11、二氧化硅层12以及硅层，并刻蚀形成顶层硅层的硅线条13，如图6所示；
步骤S02，在具有硅线条13的硅片上沉积一层二氧化硅14，如图6所示；
步骤S03，利用光刻刻蚀二氧化硅14，露出具有硅线条13的有源区，如图7所示；
步骤S04，利用湿法各向异性刻蚀有源区，使硅线条13悬空，如图8所示；
步骤S05，在悬空的硅线条13表面生长栅介质15，如图9所示；
步骤S06，在有源区淀积多晶硅16，如图10所示，并图形化以形成全包围栅极结构，如图11所示。
本实施例的制造方法利用湿法各向异性刻蚀有源区的硅线条，使硅线条悬空，可以减少工艺复杂性，降低成本，能很好地控制有源区尺寸，且本方法与现有的集成电路平面工艺相兼容，所形成的全包围栅极结构能有效地控制沟道，得到所需要的器件特性。
本实施例中，步骤S04较佳地包括利用湿法各向异性刻蚀有源区，刻蚀出硅线条的<110>晶面，以形成倾斜的矩形形状的悬空硅线条，如图12所示。其中，较佳地刻蚀介质是含有氧化剂的刻蚀溶液，更佳地为重铬酸和氢氟酸的混合溶液，其重量比为2：1～10：1，本实施例为5：1。其他实施例中，也可选用本领域常用的其他能刻蚀出硅线条<110>晶面，从而使硅线条悬空的氧化剂和腐蚀剂。
本实施例中，通过控制刻蚀浓度、时间等参数，步骤S04可得到宽度为5-50nm的悬空硅线条。本实施例中，步骤S03中露出有源区的宽度较佳地为10-1000nm，如图12中间的方形凹槽。本实施例中，步骤S02淀积的二氧化硅较佳地为5-1000nm厚度。本实施例中，步骤S05较佳地采用热氧化工艺生长栅介质，生长厚度为1-15nm，栅介质可以是二氧化硅。本实施例中，步骤S06较佳地采用LPCVD工艺淀积多晶硅，以使多晶硅在悬空硅线条下方也能很好的填充。
本实施例制造方法得到的全包围栅极结构，包括悬空的硅线条，硅线条表面依次覆盖有栅介质和多晶硅。
Claims (10)
1.一种全包围栅极结构的制造方法，其特征在于，其包括以下步骤：
步骤S01，提供形成有SOI结构的硅片，并刻蚀形成顶层硅线条；
步骤S02，在具有硅线条的硅片上沉积氧化层；
步骤S03，利用光刻刻蚀所述氧化层，露出具有硅线条的有源区；
步骤S04，利用湿法各向异性刻蚀所述有源区，使所述硅线条悬空；
步骤S05，在所述悬空的硅线条表面生长栅介质；
步骤S06，在所述有源区淀积多晶硅，并图形化以形成全包围栅极结构。
2.根据权利要求1所述的全包围栅极结构制造方法，其特征在于：步骤S04包括利用湿法各向异性刻蚀所述有源区，刻蚀出硅线条的<110>晶面，以形成悬空硅线条。
3.根据权利要求2所述的全包围栅极结构制造方法，其特征在于：步骤S04中湿法各向异性刻蚀采用含氧化剂的刻蚀溶液。
4.根据权利要求3所述的全包围栅极结构制造方法，其特征在于：所述刻蚀溶液含有重铬酸和氢氟酸。
5.根据权利要求4所述的全包围栅极结构制造方法，其特征在于：所述重铬酸和氢氟酸的重量比为2：1～10：1。
6.根据权利要求1所述的全包围栅极结构制造方法，其特征在于：步骤S04中得到的悬空硅线条宽度为5-50nm。
7.根据权利要求1所述的全包围栅极结构制造方法，其特征在于：步骤S03中露出有源区的宽度为10-1000nm。
8.根据权利要求1所述的全包围栅极结构制造方法，其特征在于：步骤S02中沉积的氧化层厚度为5-1000nm。
9.根据权利要求1所述的全包围栅极结构制造方法，其特征在于：步骤S05中生长栅介质的方法为热氧化，生长厚度为1-15nm，步骤S06中淀积多晶硅的方法为LPCVD。
10.一种利用权利要求1至9任一项制造方法制得的全包围栅极结构，其特征在于：其包括悬空的硅线条，所述硅线条表面依次覆盖有栅介质和多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410835991.5A CN104465354B (zh) | 2014-12-24 | 2014-12-24 | 全包围栅极结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410835991.5A CN104465354B (zh) | 2014-12-24 | 2014-12-24 | 全包围栅极结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465354A true CN104465354A (zh) | 2015-03-25 |
| CN104465354B CN104465354B (zh) | 2017-11-07 |
Family
ID=52911225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410835991.5A Active CN104465354B (zh) | 2014-12-24 | 2014-12-24 | 全包围栅极结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465354B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336597A (zh) * | 2015-10-26 | 2016-02-17 | 上海集成电路研发中心有限公司 | 一种全包围栅结构的制备方法 |
| CN107871666A (zh) * | 2017-09-25 | 2018-04-03 | 中国科学院上海微系统与信息技术研究所 | 制作垂直堆叠集成的半导体纳米线及其场效应晶体管的方法 |
| WO2023035523A1 (zh) * | 2021-09-13 | 2023-03-16 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578513A (en) * | 1993-09-17 | 1996-11-26 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor device having a gate all around type of thin film transistor |
| US6583014B1 (en) * | 2002-09-18 | 2003-06-24 | Taiwan Semiconductor Manufacturing Company | Horizontal surrounding gate MOSFETS |
| CN1577850A (zh) * | 2003-06-27 | 2005-02-09 | 英特尔公司 | 有部分或全包围栅电极的非平面半导体器件及其制造方法 |
| KR100745909B1 (ko) * | 2006-07-24 | 2007-08-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN103377942A (zh) * | 2012-04-28 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管的形成方法 |
-
2014
- 2014-12-24 CN CN201410835991.5A patent/CN104465354B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578513A (en) * | 1993-09-17 | 1996-11-26 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor device having a gate all around type of thin film transistor |
| US6583014B1 (en) * | 2002-09-18 | 2003-06-24 | Taiwan Semiconductor Manufacturing Company | Horizontal surrounding gate MOSFETS |
| CN1577850A (zh) * | 2003-06-27 | 2005-02-09 | 英特尔公司 | 有部分或全包围栅电极的非平面半导体器件及其制造方法 |
| KR100745909B1 (ko) * | 2006-07-24 | 2007-08-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN103377942A (zh) * | 2012-04-28 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管的形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336597A (zh) * | 2015-10-26 | 2016-02-17 | 上海集成电路研发中心有限公司 | 一种全包围栅结构的制备方法 |
| CN105336597B (zh) * | 2015-10-26 | 2018-05-01 | 上海集成电路研发中心有限公司 | 一种全包围栅结构的制备方法 |
| CN107871666A (zh) * | 2017-09-25 | 2018-04-03 | 中国科学院上海微系统与信息技术研究所 | 制作垂直堆叠集成的半导体纳米线及其场效应晶体管的方法 |
| WO2023035523A1 (zh) * | 2021-09-13 | 2023-03-16 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465354B (zh) | 2017-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103715097B (zh) | 利用外延工艺制备垂直沟道的围栅型mosfet的方法 | |
| US8372752B1 (en) | Method for fabricating ultra-fine nanowire | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| CN102086024A (zh) | 硅纳米线的制备方法 | |
| CN104465354A (zh) | 全包围栅极结构及其制造方法 | |
| WO2015192691A1 (zh) | 一种半导体结构及其形成方法 | |
| CN103295878B (zh) | 一种多层纳米线结构的制造方法 | |
| CN105097525B (zh) | 半导体器件的形成方法 | |
| CN103779182B (zh) | 纳米线的制造方法 | |
| CN103855021B (zh) | 一种FinFET器件的制造方法 | |
| CN105374680A (zh) | 半导体结构的形成方法 | |
| CN104078330B (zh) | 自对准三重图形的形成方法 | |
| CN103377942A (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| CN102129981A (zh) | 一种纳米线及纳米线晶体管的制作方法 | |
| CN103632923B (zh) | 形成全包围栅极器件纳米线的方法 | |
| CN101800172B (zh) | 一种自对准多晶硅浮栅的制作方法 | |
| CN106935504B (zh) | 半导体结构及其形成方法 | |
| CN104425277B (zh) | 晶体管的形成方法 | |
| CN108573862A (zh) | 半导体结构及其形成方法 | |
| CN104347378A (zh) | 一种应用于沟槽型mos器件的沟槽栅的制备方法 | |
| US20130130503A1 (en) | Method for fabricating ultra-fine nanowire | |
| CN100446194C (zh) | 半导体硅衬底上氧化铝介电薄膜硅离子注入腐蚀方法 | |
| CN105719961A (zh) | 堆叠纳米线制造方法 | |
| US11037792B2 (en) | Semiconductor structure etching solution and method for fabricating a semiconductor structure using the same etching solution | |
| CN104779162B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |