JPS59143369A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS59143369A JPS59143369A JP1548183A JP1548183A JPS59143369A JP S59143369 A JPS59143369 A JP S59143369A JP 1548183 A JP1548183 A JP 1548183A JP 1548183 A JP1548183 A JP 1548183A JP S59143369 A JPS59143369 A JP S59143369A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- field effect
- film
- gate electrode
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 25
- 229910001080 W alloy Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 4
- 229910000838 Al alloy Inorganic materials 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910000714 At alloy Inorganic materials 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003779 heat-resistant material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical group 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は’I GaAs基板上にMES構造で形成した
セルファライン電界効果トランジスタに関するものであ
る。
セルファライン電界効果トランジスタに関するものであ
る。
(従来技術)
この種の従来のセルファライン電界効果トランジスタを
第1図に示す。この図において、1は半絶縁性GaAs
基板、2はそのGaAs基板1にドナーイオンを打込ん
で形成した厚さ数千オンダストローμのn型GaAs層
(活性層)、3はそのn型GaAs層2の表面に形成し
たケ8−ト電極、4,5はそのダート電極3の両側にお
いてn型GaAs層2にドナー(1) イオンを高濃度に打込んで形成した低抵抗n型GaAs
層(ソース・ドレイン領域)、6,7はその低抵抗n型
GaAs層4,5の表面に形成したソース・ドレイン電
極である。ここで、ソース・ドレイン電極6,7はGa
Asに対してオーム性接触であり、ゲート電極3はGa
Asに対して整流性接触となっている。
第1図に示す。この図において、1は半絶縁性GaAs
基板、2はそのGaAs基板1にドナーイオンを打込ん
で形成した厚さ数千オンダストローμのn型GaAs層
(活性層)、3はそのn型GaAs層2の表面に形成し
たケ8−ト電極、4,5はそのダート電極3の両側にお
いてn型GaAs層2にドナー(1) イオンを高濃度に打込んで形成した低抵抗n型GaAs
層(ソース・ドレイン領域)、6,7はその低抵抗n型
GaAs層4,5の表面に形成したソース・ドレイン電
極である。ここで、ソース・ドレイン電極6,7はGa
Asに対してオーム性接触であり、ゲート電極3はGa
Asに対して整流性接触となっている。
この電界効果トランジスタにおいては、ノース・ドレイ
ン領堺としての低抵抗n型GaAs層4,5をセルフア
ライメントで形成している。すなわち、n型GaAs層
2をドナーイオンの打込みによって形成した後、ケゝ−
ト電極3を形成し、その後、ドナーイオンをケゝ−ト電
極3をマスクとして高濃度に打込んで低抵抗n型GaA
s層4,5を形成し、最後にソース・ドレイ/電極6,
7を形成する。したがって、低抵抗n型GaAs層(ソ
ース・ドレイン領域)4,5の実質的な間隔を、ダート
電極3の長さと等しいところまで、すなわち1μm程度
まで短縮することが可能である。
ン領堺としての低抵抗n型GaAs層4,5をセルフア
ライメントで形成している。すなわち、n型GaAs層
2をドナーイオンの打込みによって形成した後、ケゝ−
ト電極3を形成し、その後、ドナーイオンをケゝ−ト電
極3をマスクとして高濃度に打込んで低抵抗n型GaA
s層4,5を形成し、最後にソース・ドレイ/電極6,
7を形成する。したがって、低抵抗n型GaAs層(ソ
ース・ドレイン領域)4,5の実質的な間隔を、ダート
電極3の長さと等しいところまで、すなわち1μm程度
まで短縮することが可能である。
このようなタイプの電界効果トランジスタにお(9)
いて考慮しなければなら々い点は、ケ゛−1・電極3の
材料についてである。すなわち、ケゞ−1・電極3の形
成後に、低抵抗n型GaAs層4,5(イオン打込み層
)の結晶性回復のだめの熱処理(通常800℃から85
0℃程度)を行なう必要があるから、ダート電極材料と
しては800〜850℃の高温で変質しないこと、およ
びダート電極−GaAs間の整流性接触特性が800〜
850℃の熱処理によって劣化しないことが必要条件で
ある。
材料についてである。すなわち、ケゞ−1・電極3の形
成後に、低抵抗n型GaAs層4,5(イオン打込み層
)の結晶性回復のだめの熱処理(通常800℃から85
0℃程度)を行なう必要があるから、ダート電極材料と
しては800〜850℃の高温で変質しないこと、およ
びダート電極−GaAs間の整流性接触特性が800〜
850℃の熱処理によって劣化しないことが必要条件で
ある。
このような特性を備えたダート電極材料としては、現在
いくつかの物質が研究されている。ひとつはタングステ
ン、チタニウム、タンタル等の高融点金属のシリコン化
合物(シリサイド)である。
いくつかの物質が研究されている。ひとつはタングステ
ン、チタニウム、タンタル等の高融点金属のシリコン化
合物(シリサイド)である。
これらのシリサイドは高温熱処理に対して整流性接触特
性が安定であるが、シリサイドの抵抗率が200μb程
度以上と高く、そのためにケ゛−ト膜厚を厚くしなけれ
ばならないのが欠点である。
性が安定であるが、シリサイドの抵抗率が200μb程
度以上と高く、そのためにケ゛−ト膜厚を厚くしなけれ
ばならないのが欠点である。
一方、グゝ−ト電極材料として単体の金属タングステン
を用いる方法もある。金属タングステンは抵抗率は十分
に低いが、整流性接触特性の障壁高さ、逆方向耐圧々ど
に問題が多い。したがって、シリサイド系、金属タング
ステンに代わる新しい低抵抗耐熱性ケゝ−ト材料の開発
が待ち望まれている。
を用いる方法もある。金属タングステンは抵抗率は十分
に低いが、整流性接触特性の障壁高さ、逆方向耐圧々ど
に問題が多い。したがって、シリサイド系、金属タング
ステンに代わる新しい低抵抗耐熱性ケゝ−ト材料の開発
が待ち望まれている。
(発明の目的)
この発明は上記の点に鑑みなされたもので、従来のケ″
−1−電極材料の問題点を解決した電界効果トランジス
タを提供することを目的とする。
−1−電極材料の問題点を解決した電界効果トランジス
タを提供することを目的とする。
(発明の構成)
以下この発明の実施例を図面を参照して説明する。第2
図はタングステンとアルミニウムの合金(以下W−At
と略す)とGaAsとの整流性接触特性の熱処理温度に
よる変化をタングステン(以下Wと略す)の場合と比較
して測定した実験結果の図である。基板としては電子濃
度が2×10171/crn3のn型基板を用いておシ
、金属膜形成は高周波スパッタリング法によっている。
図はタングステンとアルミニウムの合金(以下W−At
と略す)とGaAsとの整流性接触特性の熱処理温度に
よる変化をタングステン(以下Wと略す)の場合と比較
して測定した実験結果の図である。基板としては電子濃
度が2×10171/crn3のn型基板を用いておシ
、金属膜形成は高周波スパッタリング法によっている。
膜形成後、直径16011mの円形にパターニングし、
CVD−8102でキヤy f シだ熱処理を各々の温
度で20分間行なっている。
CVD−8102でキヤy f シだ熱処理を各々の温
度で20分間行なっている。
第2図かられかるように、1原子・ぐ−セントのAtを
含むW −1とGaA sとの整流性接触特性は、特に
800℃の熱処理後において、W膜とGaAsとの特性
よりも改善されている。すなわち、整流性接触特性の理
想形からのずれを示すn値はより低く、障壁高さく M
ESFETへの応用においては高いほどよい)はより高
く、また逆方向耐圧はより高くなっている。以上の結果
よシわかるように、少量のAAを含むW−At合金の整
流性接触特性が単体Wの整流性接触特性よりも良好であ
るということは明白である。
含むW −1とGaA sとの整流性接触特性は、特に
800℃の熱処理後において、W膜とGaAsとの特性
よりも改善されている。すなわち、整流性接触特性の理
想形からのずれを示すn値はより低く、障壁高さく M
ESFETへの応用においては高いほどよい)はより高
く、また逆方向耐圧はより高くなっている。以上の結果
よシわかるように、少量のAAを含むW−At合金の整
流性接触特性が単体Wの整流性接触特性よりも良好であ
るということは明白である。
なお第2図には同時に金属抵抗率の温度による変化も示
しているが、800℃においてはW−Atの抵抗率はW
の抵抗率の1.5倍程度であり、他のシリサイド系の耐
熱性ケゝ−ト材料と比較するとはるかに低抵抗である。
しているが、800℃においてはW−Atの抵抗率はW
の抵抗率の1.5倍程度であり、他のシリサイド系の耐
熱性ケゝ−ト材料と比較するとはるかに低抵抗である。
以上説明したように、W−At合金はケ8−ト材料とし
て見たとき、シリサイド系の物質よりははるかに低抵抗
であり、またWよりは整流性接触特性が良好である。
て見たとき、シリサイド系の物質よりははるかに低抵抗
であり、またWよりは整流性接触特性が良好である。
このケ゛−ト材料を使用して従来からのセルファライン
電界効果トランジスタを作製することはもちろん可能で
あり、良好々結果が得られる。それのみならず、ダート
材料が低抵抗であるという特徴を生かして、以下に述べ
るような新しい作製方法も可能となり、さらに高性能の
電界効果トランジスタを再現性よく作製することができ
る。
電界効果トランジスタを作製することはもちろん可能で
あり、良好々結果が得られる。それのみならず、ダート
材料が低抵抗であるという特徴を生かして、以下に述べ
るような新しい作製方法も可能となり、さらに高性能の
電界効果トランジスタを再現性よく作製することができ
る。
第3図に新しい電界効果トランジスタの作製方法を示す
。まず(a)のようにGaAs半絶縁性基板1に活性層
2を選択イオン注入によって作製した後、全面にW−A
t膜8をスパッタリング法で約1000X付着させ、そ
の上にTi 、 Ni外どの金属でケゝ−ドパターン9
(約3000X厚)を形成する。ダートノ々ターン9の
形成にはリフトオフ法またはイオンミリング法を用いる
。次に(b)のようにケゝ−ドパターンの金属9をマス
クとしてCF4系のゾラズマを用いてW−At膜8をエ
ツチングする。エツチング後のW −AA膜は10のよ
うにわずかのサイドエツチングを受ける。その後9とl
Oの二層金属膜をマスクとし、活性層以外の部分はレジ
スト等でマスクをしてドナーイオンを高濃度で打込む(
4と5の領域)。次に(c)のようにケ゛−トの上部金
属9をエツチングによって取り除き、800℃程度の温
度で熱処理を行なって4と5の領域を活性化して低抵抗
領域にする。最後に(d)のようにオーミック接触性の
ソースおよびドレイン電極6,7を形成する。
。まず(a)のようにGaAs半絶縁性基板1に活性層
2を選択イオン注入によって作製した後、全面にW−A
t膜8をスパッタリング法で約1000X付着させ、そ
の上にTi 、 Ni外どの金属でケゝ−ドパターン9
(約3000X厚)を形成する。ダートノ々ターン9の
形成にはリフトオフ法またはイオンミリング法を用いる
。次に(b)のようにケゝ−ドパターンの金属9をマス
クとしてCF4系のゾラズマを用いてW−At膜8をエ
ツチングする。エツチング後のW −AA膜は10のよ
うにわずかのサイドエツチングを受ける。その後9とl
Oの二層金属膜をマスクとし、活性層以外の部分はレジ
スト等でマスクをしてドナーイオンを高濃度で打込む(
4と5の領域)。次に(c)のようにケ゛−トの上部金
属9をエツチングによって取り除き、800℃程度の温
度で熱処理を行なって4と5の領域を活性化して低抵抗
領域にする。最後に(d)のようにオーミック接触性の
ソースおよびドレイン電極6,7を形成する。
このような作製方法を用いた電界効果トランジスタは、
ケゝ−ト金属10とソース・ドレイン領域4.5が接触
していないために、ケ9−トとGaAs間の整流性接触
特性が安定し、性能、再現性が向上するが、このような
構造を作製するためにはケ゛−ト電極10の膜厚が薄い
必要があるため、抵抗率の高いシリサイド系のダート材
料を用いることはできず、ここに低抵抗耐熱性ケゞ−ト
材料であるW−AAを用いる利点がある。
ケゝ−ト金属10とソース・ドレイン領域4.5が接触
していないために、ケ9−トとGaAs間の整流性接触
特性が安定し、性能、再現性が向上するが、このような
構造を作製するためにはケ゛−ト電極10の膜厚が薄い
必要があるため、抵抗率の高いシリサイド系のダート材
料を用いることはできず、ここに低抵抗耐熱性ケゞ−ト
材料であるW−AAを用いる利点がある。
(発明の効果)
以上詳述したように、この発明の電界効果トランジスタ
においては低抵抗で耐熱性のある材料であるW −At
合金をケ゛−ト電極として使用しているために、実施例
にあげたようなセルファライン電界効果トランジスタを
再現性よく実現することが可能となり、その結果として
高速、高集積度でかつ歩留9の高いGaAs論理集積回
路の実現に大きく寄与する。
においては低抵抗で耐熱性のある材料であるW −At
合金をケ゛−ト電極として使用しているために、実施例
にあげたようなセルファライン電界効果トランジスタを
再現性よく実現することが可能となり、その結果として
高速、高集積度でかつ歩留9の高いGaAs論理集積回
路の実現に大きく寄与する。
第1図は従来のセルファライン電界効果トランジスタを
示す断面図、第2図はW−At合金とWの整流性接触特
性の熱処理温度による変化の実験結果を示す図、第3図
(a)〜(d)はこの発明のW−AA電極を用いた電界
効果トランジスタ作製の一方法を示す断面図である。 1・・・半絶縁性QaAs基板、2・・・n型GaAs
層(活性層)、3,10・・・ダート電極、4,5・・
・低抵抗n型GaAs 層、6 、7・・・ソース・ド
レイン電極、8・・・W−Atの全面スiRツタ膜、9
・・・上部電極。 第2図 450 600 700 800 90
0焦y8理浪九(°0) 手続補正書(峠) 1.事件の表示 昭和58年 特 許 願第015481号2 発明の
名称 電界効果トランジスタ 3、補正をする者
示す断面図、第2図はW−At合金とWの整流性接触特
性の熱処理温度による変化の実験結果を示す図、第3図
(a)〜(d)はこの発明のW−AA電極を用いた電界
効果トランジスタ作製の一方法を示す断面図である。 1・・・半絶縁性QaAs基板、2・・・n型GaAs
層(活性層)、3,10・・・ダート電極、4,5・・
・低抵抗n型GaAs 層、6 、7・・・ソース・ド
レイン電極、8・・・W−Atの全面スiRツタ膜、9
・・・上部電極。 第2図 450 600 700 800 90
0焦y8理浪九(°0) 手続補正書(峠) 1.事件の表示 昭和58年 特 許 願第015481号2 発明の
名称 電界効果トランジスタ 3、補正をする者
Claims (1)
- ダート電極をタングステンとアルミニウムの合金で形成
したことを特徴とするGaAs電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1548183A JPS59143369A (ja) | 1983-02-03 | 1983-02-03 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1548183A JPS59143369A (ja) | 1983-02-03 | 1983-02-03 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59143369A true JPS59143369A (ja) | 1984-08-16 |
JPH0472385B2 JPH0472385B2 (ja) | 1992-11-18 |
Family
ID=11889977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1548183A Granted JPS59143369A (ja) | 1983-02-03 | 1983-02-03 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59143369A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61102070A (ja) * | 1984-10-25 | 1986-05-20 | Oki Electric Ind Co Ltd | GaAsシヨツトキゲ−トFETの製造方法 |
CN103745929A (zh) * | 2013-12-24 | 2014-04-23 | 上海新傲科技股份有限公司 | 肖特基势垒mosfet的制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59119868A (ja) * | 1982-12-27 | 1984-07-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
-
1983
- 1983-02-03 JP JP1548183A patent/JPS59143369A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59119868A (ja) * | 1982-12-27 | 1984-07-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61102070A (ja) * | 1984-10-25 | 1986-05-20 | Oki Electric Ind Co Ltd | GaAsシヨツトキゲ−トFETの製造方法 |
CN103745929A (zh) * | 2013-12-24 | 2014-04-23 | 上海新傲科技股份有限公司 | 肖特基势垒mosfet的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0472385B2 (ja) | 1992-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0085916A2 (en) | Method of fabricating field effect transistors | |
KR930011800B1 (ko) | Mos형 반도체장치 | |
JPS59143369A (ja) | 電界効果トランジスタ | |
JPS597231B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
JPS60193333A (ja) | 半導体装置の製造方法 | |
JPS62154784A (ja) | 半導体装置 | |
JP2645993B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
JPS6112080A (ja) | 半導体素子の製造方法 | |
JPS59232464A (ja) | 化合物半導体装置 | |
JP2645663B2 (ja) | 薄膜半導体装置とその製造方法 | |
JPH0283920A (ja) | 半導体装置の製造方法 | |
JPS61176162A (ja) | 電界効果半導体装置とその製造方法 | |
JPS6217391B2 (ja) | ||
JPS58103175A (ja) | 半導体装置およびその製造方法 | |
JPH0766391A (ja) | オーミック電極 | |
JPS629677A (ja) | 電界効果型半導体装置 | |
JPS58135668A (ja) | 半導体装置 | |
JPS60123067A (ja) | 半導体装置およびその製造方法 | |
JPS6329593A (ja) | 超伝導トランジスタおよびその製造方法 | |
JPH03225823A (ja) | 化合物半導体装置 | |
JPS59136973A (ja) | 半導体装置 | |
JPH0515304B2 (ja) | ||
JPH0249438A (ja) | 半導体装置の製造方法 | |
JPH0795533B2 (ja) | 半導体装置の製造方法 | |
JPS62156878A (ja) | 半導体装置 |