JPS62156878A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に耐熱性金属を用いた配
線や電極の低抵抗を図った半導体装置に関する。

〔従来の技術〕

従来、半導体装置の配線や電極にはタングステンシリサ
イド等の耐熱性を存する金属を用いており、プロセスに
おける上限温度の増大や信頼度の向上を図っている。例
えば、電界効果トランジスタ（ＦＥＴ）のゲート電極や
ショットキバリヤダイオード（ＳＢＤ）のアノード電極
にこれら金属の電極を用いたものが提案されている。

〔発明が解決しようとする問題点〕

上述した従来の半導体装置では、タングステンシリサイ
ド等の耐熱性金属は抵抗率が数にΩ／關もあり、アルミ
ニウムやタングステン等の他の金属に比較して数倍から
数十倍も抵抗率が高く、配線として用いた場合に配線抵
抗が大きすぎて半導体装置の動作速度を低下させるとい
う問題がある。

このため、従来では耐熱性金属を用いる場合には極めて
短距離の配線にしか利用できず、またＦＥＴのゲート電
極やＳＢＤのアノード電極にこの種の金属を用いた場合
には、ゲート抵抗やアノード抵抗の増大を招き、ＦＥＴ
の特性が劣化したりＳＢＤのレベルシフタとしての動作
範囲が狭くなるという問題が生じる。

〔問題点を解決するための手段〕

本発明の半導体装置は、耐熱性金属に低抵抗金属を被着
してその低抵抗化を図り、半導体装置の動作速度向上や
ＦＥＴ、ＳＢＤの信頼性の向上を図るものである。

本発明の半導体装置は、配線や電極を構成する耐熱性金
属膜上に低抵抗の金属膜を一体に被着形成して配線や電
極を低抵抗化する構成としている。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図（ａ）〜（ｈ）は本発明を化合物半導体のＦＥＴ
に適用した実施例をその工程順に示す断面図である。

先ず、同図（ａ）のようにＧａＡｓ等の半絶縁性基板ｌ
に活性Ｎ２を形成し、この上に周知の方法でタングステ
ンシリサイドからなるゲート電極３を所要パターンに形
成する。ここでは、ゲート電極３は厚さ５０００人１幅
３μｍに形成している。

そして、同図（ｂ）のように、前記ゲート電極３を含む
基板１の全面にＣＶＤ法等によって２０００人の厚さの
シリコン酸化膜４を形成し、基板１及びゲート電極３を
完全に被覆する。更に、この上に有機物の膜としてフォ
トレジスト膜５を８０００人の厚さに塗布して前記シリ
コン酸化膜４を完全に覆い、その後４００ｍｊ／ｃｍ”
　　の紫外線照射及び窒素中１９０℃数十分間のベーク
を行ってリフローし、フォトレジスト膜５の表面を平坦
化する。

次いで、同図（ｃ）のようにＣＦ、と０２の混合ガスを
用いた平行平板型異方性ドライエツチングにより前記ゲ
ート電極３の上面が露呈されるまで前記フォトレジスト
膜５とシリコン酸化膜４をエツチングする。このとき、
基板全面の平坦性を保持するために、フォトレジスト膜
５とシリコン酸化膜４のエツチングレートが等しくなる
ように制御することが好ましい。

しかる後、同図（ｄ）のように前記ゲート電極３を給電
パスとしてゲート電極３の上面に選択的に金（Ａｕ）め
っき膜６を形成する。そして、同図（ｅ）のように前記
フォトレジスト膜５を除去し、更に同図（ｆ）のように
異方性エツチングによりシリコン酸化膜４をエツチング
してゲート電極３の両側にのみシリコン酸化膜４を残存
させる。

続いて、同図（ｇ）のようにシリコン酸化膜４を挾んだ
ゲート電極３の両側の基板１上に選択ＭＯＣＶＤ法によ
り高不純物濃度層７，７を成長させ、更にこの上にオー
ミック金属８．８を形成することにより同図（ｈ）のよ
うにＦＥＴを完成できる。

このように構成したＦＥＴでは、タングステンシリサイ
ドで構成したゲート電極３の上に金めっき膜６を一体に
被着形成しているので、金の低抵抗性によってゲート電
極３の低抵抗化を図り、ゲート抵抗を低減してＦＥＴの
雑音指数を小さくし、更には動作速度の向上を図ること
ができる。また、この製造方法では、ゲート電極３の形
成後にシリコン酸化膜４やフォトレジスト膜５をマスク
とした選択めっき法を用いるだけで金めっき膜６を形成
できるので、現状プロセスを変更することなく容易に適
用できる。

ここで、第１図（ｆ）の工程後において、第２図（ａ）
のようにゲート電極３やシリコン酸化膜４を利用した自
己整合法によって選択的にイオン注入を行うことにより
基板１に高不純物濃度層７Ａ、７Ａを形成してもよい。

この場合には、同図（ｂ）のように基板ｌ上に直接オー
ミック金属８Ａ、８Ａを形成してＦＥＴを構成すること
になる。

また、第１図（ｄ）の工程においてゲート電極３が電気
的に孤立していて金めつきの際の給電層として利用でき
ない場合には、第１図（ｃ）の次に第３図のように全面
にチタンと金等の金属被膜９を各々数百人と数千人の厚
さにスパッタ若しくは蒸着にて被着し、更にこの上にパ
ターニングしたフォトレジスト膜１０を形成した後にこ
の金属被膜９を給電層として金めつきを行うことにより
ゲート電極３上に選択的に金めっき膜６Ａを形成できる
。以下、フォトレジスト膜１０を除去し、かつ金属被膜
９をイオンミリング法によりエツチングすれば、ゲート
電極３上にのみ金属被膜９と金めっき膜６Ａを残すこと
ができ、第１図（ｄ）と略同じ構造を得ることができる
。なおこの場合、金属被膜９を厚（形成しておけば、金
めつき膜６Ａを特に形成する必要はなく、この金属被膜
９をフォトレジスト等を利用した選択エツチング法によ
ってパターン形成してゲート電極３上にのみ残すように
してもよい。

また、第４図のように第１図（ｃ）の工程の後にゲート
電極３上を開口したフォトレジスト膜１１を形成し、こ
の上に前述と同様の金属被膜９Ａを被着した後リフトオ
フ法によってゲート電極３上以外の箇所の金属被膜９Ａ
を除去することによっても第１図（ｄ）と同じ構造を得
ることができる。

なお、前記実施例ではＦＥＴのゲート電極に本発明を適
用した例を説明したが、ＳＢＤのアノード電極に適用し
て電流電圧特性の直線性を向上させレベルシフタとして
の動作範囲を広げるとともに、半導体集積回路の配線に
適用して配線のＣＬＲＬ積を低減し、高速動作を達成す
ることもできる。勿論、シリコン等を用いた化合物半導
体以外の半導体装置にも同様に適用できる。

また、製造に際して用いたシリコン酸化膜はシリコン窒
化膜やその他の絶縁膜を用いることもでき、更に耐熱性
金属としてはチタンやモリブデン等の高融点金属をシリ
サイド化したものも利用できる。

〔発明の効果〕

以上説明したように本発明は、耐熱性金属膜で構成した
配線や電極に低抵抗金属を一体的に被着しているので配
線や電極の低抵抗化を図り、これにより半導体装置の高
速動作を達成するとともに、ＦＥＴのゲート電極に適用
したときにはゲート抵抗を低減して雑音指数を小さくで
き、ＳＢＤのアノード電極に適用したときにはアノード
抵抗を低減して電流電圧特性の直線性を向上しレベルシ
フタとしての動作範囲を広げる等、これらの信頼性の向
上を達成できる。

【図面の簡単な説明】

第１図（ａ）〜（ｈ）は本発明をその製造工程順に示す
断面図、第２図（ａ）、　　（ｂ）は他の実施例の工程
一部を製造順に示す断面図、第３図及び第４図は第１図
の工程一部の変形例を示す夫々異なる断面図である。 １・・・ＧａＡｓ半絶縁性基板、２・・・活性層、３・
・・ゲート電極、４・・・シリコン酸化膜、５・・・フ
ォトレジスト膜、６，６Ａ・・・金めつき膜、７．７Ａ
・・・高不純物濃度層、８，８Ａ・・・オーミック金属
、９．９Ａ・・・金属被膜、１０．１１・・・フォトレ
ジスト膜第１図

Claims (1)

1. 【特許請求の範囲】 １、耐熱性金属膜を配線や電極に用いる半導体装置にお
   いて、前記耐熱性金属膜上に低抵抗の金属膜を一体に被
   着形成したことを特徴とする半導体装置。 ２、電極はタングステン或いは他の高融点金属をシリサ
   イド化した金属からなる電界効果トランジスタのゲート
   電極又はショットキバリヤダイオードのアノード電極で
   あり、低抵抗金属膜は金めっき膜である特許請求の範囲
   第１項記載の半導体装置。 ３、低抵抗の金属膜は配線や電極を給電パスとした選択
   めっき法により形成した低抵抗金属のめっき膜である特
   許請求の範囲第２項記載の半導体装置。