JPH022639A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH022639A JPH022639A JP14863588A JP14863588A JPH022639A JP H022639 A JPH022639 A JP H022639A JP 14863588 A JP14863588 A JP 14863588A JP 14863588 A JP14863588 A JP 14863588A JP H022639 A JPH022639 A JP H022639A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- materials
- dry etching
- low resistance
- resisting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000005669 field effect Effects 0.000 title claims description 7
- 239000000463 material Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000001312 dry etching Methods 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 3
- 239000007772 electrode material Substances 0.000 abstract description 2
- 238000004381 surface treatment Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000003779 heat-resistant material Substances 0.000 description 16
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910008807 WSiN Inorganic materials 0.000 description 2
- UTSDGYKWHMMTDM-UHFFFAOYSA-N alumane;tungsten Chemical compound [AlH3].[W] UTSDGYKWHMMTDM-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電界効果トランジスタの製造方法に関する
ものである。
ものである。
従来の耐熱性材料上に低抵抗化のために低抵抗材料を形
成してゲート電極とするショットキ障壁ゲート・電界効
果トランジスタの作製プロセスを第２図に示す。
成してゲート電極とするショットキ障壁ゲート・電界効
果トランジスタの作製プロセスを第２図に示す。
前記従来の耐熱性材料上に低抵抗材料を形成したゲート
電極を有するＭ已ＳＦＥ、Ｔの作製プロセスは第２図に
示すように、 ａ）半絶縁性ＧａＡｓ基板１上に形成した活性ＪｉＺ上
にショットキー接触が可能な耐熱性材料のゲート電極３
加工を行う。ここで耐熱性材料としてはＷ３ｉｘ（ダン
ゲステンシリサイド）、ＷＮＸ （タングステンナイト
ライド）、Ｗ−Ａｌ （タングステンアルミ）、Ｗ（
タングステン）、ＷＳｉＮ（タングステンシリコンナイ
トライド）等が可能である。
電極を有するＭ已ＳＦＥ、Ｔの作製プロセスは第２図に
示すように、 ａ）半絶縁性ＧａＡｓ基板１上に形成した活性ＪｉＺ上
にショットキー接触が可能な耐熱性材料のゲート電極３
加工を行う。ここで耐熱性材料としてはＷ３ｉｘ（ダン
ゲステンシリサイド）、ＷＮＸ （タングステンナイト
ライド）、Ｗ−Ａｌ （タングステンアルミ）、Ｗ（
タングステン）、ＷＳｉＮ（タングステンシリコンナイ
トライド）等が可能である。
ｂ）〜Ｃ）前記耐熱性材料のゲート電極３の段差をな（
すために、Ｓ ｔｏ、Ｓ ｉｏ、、Ｓ １ＯＮＳｉＮ等
の絶縁性材料６による平坦化を行う。
すために、Ｓ ｔｏ、Ｓ ｉｏ、、Ｓ １ＯＮＳｉＮ等
の絶縁性材料６による平坦化を行う。
ｄ）前記ゲート電極３上のみに開口部を有するレジスト
パターン７を形成する。
パターン７を形成する。
ｅ）主にＡｕを含む多層膜（Ｔｉ／Ａｕ、Ｔｉ／Ｍｏ／
Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ａｕのみ等）あるいはＡｊ２
を含む多ＮＢＱ （Ｔ ｉ／Ａ ｉ等）等の低抵抗材料
８を全面蒸着する。
Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ａｕのみ等）あるいはＡｊ２
を含む多ＮＢＱ （Ｔ ｉ／Ａ ｉ等）等の低抵抗材料
８を全面蒸着する。
ｆ）リフトオフを行い、その後通常のリフトオフプロセ
スにより、即ち絶縁膜６を選択的にエツチングした後蒸
着、リフトオフを行なうことによリ、Ａ ｕ ／ Ｇ
ｅ等のソース、ドレイン電極を形成し、続いて必要に応
じ通常３００〜４００℃、数〜１０数分のシンタリング
を行なってソース、ドレインを形成する。
スにより、即ち絶縁膜６を選択的にエツチングした後蒸
着、リフトオフを行なうことによリ、Ａ ｕ ／ Ｇ
ｅ等のソース、ドレイン電極を形成し、続いて必要に応
じ通常３００〜４００℃、数〜１０数分のシンタリング
を行なってソース、ドレインを形成する。
となっている。
前記従来の電界効果トランジスタの作製プロセスは、通
常サブミクロン長に形成した耐熱性材料上にマスク合わ
せ露光によりレジスト開口部を形成する方法であるため
、パターンずれが生じやすく、これによるゲート形状ば
らつきのために完成後のＭＥＳＦＥＴ特性がばらつく等
の問題点があった。
常サブミクロン長に形成した耐熱性材料上にマスク合わ
せ露光によりレジスト開口部を形成する方法であるため
、パターンずれが生じやすく、これによるゲート形状ば
らつきのために完成後のＭＥＳＦＥＴ特性がばらつく等
の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、耐熱性材料のゲート電極上にセルファライン
により低抵抗材料を形成することにより、完成後のＭＥ
ＳＦＥＴ特性がばらつくことのない電界効果トランジス
タの製造方法を得ることを目的とする。
たもので、耐熱性材料のゲート電極上にセルファライン
により低抵抗材料を形成することにより、完成後のＭＥ
ＳＦＥＴ特性がばらつくことのない電界効果トランジス
タの製造方法を得ることを目的とする。
この発明に係るＭＥＳＦＥＴの製造方法は耐熱性材料の
ゲート電極加工後、レジストによる前記ゲート部の段差
の平坦化を行ってから、前記耐熱性材料のみ選択的にエ
ツチングを行ない、レジストと前記耐熱性材料の厚みに
段差を形成し、低抵抗材料を蒸着してリフトオフするこ
とにより、前記耐熱性材料上にセルファラインにより低
抵抗材料を形成するようにしたものである。
ゲート電極加工後、レジストによる前記ゲート部の段差
の平坦化を行ってから、前記耐熱性材料のみ選択的にエ
ツチングを行ない、レジストと前記耐熱性材料の厚みに
段差を形成し、低抵抗材料を蒸着してリフトオフするこ
とにより、前記耐熱性材料上にセルファラインにより低
抵抗材料を形成するようにしたものである。
（作用〕
この発明の製造方法によるＭＥＳＦＥＴでは、耐熱性材
料上にセルファラインにより低抵抗材料を形成してなる
ゲート電極を有し、そのゲート電極形状の制御性、均一
性が格段に向上するので、ＦＢＴ特性の制御性、均一性
の向上、さらには歩留りの向上を図ることができる。
料上にセルファラインにより低抵抗材料を形成してなる
ゲート電極を有し、そのゲート電極形状の制御性、均一
性が格段に向上するので、ＦＢＴ特性の制御性、均一性
の向上、さらには歩留りの向上を図ることができる。
以下、この発明の一実施例を図について説明する。
第１図（ａ）〜（ｆ）はこの発明の一実施例を説明する
ための工程断面図である。まず第１図（ａ）に示すよう
に、半導体基板、例えば半絶縁性ＧａＡｓ基板１上に比
較的低濃度のｎ型ＧａＡｓ単結晶層２を形成する。次に
第１図（ｂ）に示すように、前記１層２の表面処理を行
った後、ＷＳｉｘ（ダンゲステンシリサイド）、ＷＮｘ
（タングステンナイトライド）、Ｗ−、ｌ （タング
ステンアルミ）９ Ｗ（タングステン）、ＷＳｉＮ（タ
ングステンシリコンナイトライド）等の、特にＷＳｉｘ
の耐熱性ゲート電極材料をＧａＡｓウェハー上全面に形
成し、ＣＦ、系ガス、あるいはＳＦ、系ガス、あるいは
ＮＦ、系ガスを用いたドライエツチング法でゲート電極
パターン３を形成する。次いで第１図（Ｃ１に示すよう
にウェハー全面にレジスト４を塗布する。
ための工程断面図である。まず第１図（ａ）に示すよう
に、半導体基板、例えば半絶縁性ＧａＡｓ基板１上に比
較的低濃度のｎ型ＧａＡｓ単結晶層２を形成する。次に
第１図（ｂ）に示すように、前記１層２の表面処理を行
った後、ＷＳｉｘ（ダンゲステンシリサイド）、ＷＮｘ
（タングステンナイトライド）、Ｗ−、ｌ （タング
ステンアルミ）９ Ｗ（タングステン）、ＷＳｉＮ（タ
ングステンシリコンナイトライド）等の、特にＷＳｉｘ
の耐熱性ゲート電極材料をＧａＡｓウェハー上全面に形
成し、ＣＦ、系ガス、あるいはＳＦ、系ガス、あるいは
ＮＦ、系ガスを用いたドライエツチング法でゲート電極
パターン３を形成する。次いで第１図（Ｃ１に示すよう
にウェハー全面にレジスト４を塗布する。
次に第１（ｄｉに示すように０□ガスを用いたドライエ
ツチング法でエッチバックを行ない、耐熱性材料ゲート
３部の頭出しを行なう。次いで第１図（ｅｌに示すよう
に前記耐熱性材料３のみを選択的にエンチングする条件
でＣＦ、系ガス、あるいはＳＦ６系ガス、あるいはＮ
Ｆ ｊ系ガスを用いたドライエツチングを行ない、耐熱
性材料３の途中までエツチングする。そして第１図（ｆ
ｌに示すようにＴｉ／ＡｕあるいはＴ ｉ ／ Ａ ｉ
ｔの低抵抗材料５を全面に蒸着して、リフトオフする。
ツチング法でエッチバックを行ない、耐熱性材料ゲート
３部の頭出しを行なう。次いで第１図（ｅｌに示すよう
に前記耐熱性材料３のみを選択的にエンチングする条件
でＣＦ、系ガス、あるいはＳＦ６系ガス、あるいはＮ
Ｆ ｊ系ガスを用いたドライエツチングを行ない、耐熱
性材料３の途中までエツチングする。そして第１図（ｆ
ｌに示すようにＴｉ／ＡｕあるいはＴ ｉ ／ Ａ ｉ
ｔの低抵抗材料５を全面に蒸着して、リフトオフする。
このような本発明では第１図に示すように、耐熱性ゲー
ト電極３上にセルファラインにより低抵抗材料５を形成
することができるので、完成される２層ゲート電極形状
の制御性、均一性を従来作製プロセスによるゲート形状
に比し格段に向上させることが可能となり、完成したＦ
、 Ｅ Ｔの特性（ＲＦ特性等）の制御性、均一性の向
上を達成でき、さらには歩留りの向上を達成できる。
ト電極３上にセルファラインにより低抵抗材料５を形成
することができるので、完成される２層ゲート電極形状
の制御性、均一性を従来作製プロセスによるゲート形状
に比し格段に向上させることが可能となり、完成したＦ
、 Ｅ Ｔの特性（ＲＦ特性等）の制御性、均一性の向
上を達成でき、さらには歩留りの向上を達成できる。
なお、上記実施例では砒素ガリウム半導体を用いた場合
について述べたが、ＭＥＳＦＥＴ作製に際してはＩｎＰ
等の半導体を用いてもよく、さらには５１−ＭＯＳＦＥ
Ｔに対してもこの発明を適用することができる。
について述べたが、ＭＥＳＦＥＴ作製に際してはＩｎＰ
等の半導体を用いてもよく、さらには５１−ＭＯＳＦＥ
Ｔに対してもこの発明を適用することができる。
以上のようにこの発明によれば、耐熱性ゲート電極上に
セルファラインにより低抵抗材料を形成するようにした
ので、その２１１ゲート電極形状の制御性、均一性、さ
らには歩留りを大幅に向上できる効果がある。
セルファラインにより低抵抗材料を形成するようにした
ので、その２１１ゲート電極形状の制御性、均一性、さ
らには歩留りを大幅に向上できる効果がある。
第１図（ａ）〜（「）はこの発明の一実施例による電界
効果トランジスタの製造方法を説明するための各工程に
おけるＭＥＳＦＥＴの概略断面図、第２図は従来の作製
プロセスにおける２層ゲート形成部分のプロセスフロー
図である。 図において１は半絶縁性ＧａＡｓ基板、２はｎ型ＧａＡ
ｓ単結晶層、３は耐熱性材料によるゲート電極、４はレ
ジスト、５は低抵抗材料、６は絶縁性材料、７はレジス
ト、８は低抵抗材料である。
効果トランジスタの製造方法を説明するための各工程に
おけるＭＥＳＦＥＴの概略断面図、第２図は従来の作製
プロセスにおける２層ゲート形成部分のプロセスフロー
図である。 図において１は半絶縁性ＧａＡｓ基板、２はｎ型ＧａＡ
ｓ単結晶層、３は耐熱性材料によるゲート電極、４はレ
ジスト、５は低抵抗材料、６は絶縁性材料、７はレジス
ト、８は低抵抗材料である。
Claims (1)
- （１）電界効果トランジスタの製造方法において、耐熱
性ゲート電極上にセルファラインにより低抵抗材料を形
成することを特徴とする電界効果トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148635A JP2664935B2 (ja) | 1988-06-15 | 1988-06-15 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148635A JP2664935B2 (ja) | 1988-06-15 | 1988-06-15 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH022639A true JPH022639A (ja) | 1990-01-08 |
| JP2664935B2 JP2664935B2 (ja) | 1997-10-22 |
Family
ID=15457202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63148635A Expired - Lifetime JP2664935B2 (ja) | 1988-06-15 | 1988-06-15 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664935B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04104898A (ja) * | 1990-08-23 | 1992-04-07 | Osaka Gas Co Ltd | 廃水および汚泥の処理方法 |
| JPH04104899A (ja) * | 1990-08-23 | 1992-04-07 | Osaka Gas Co Ltd | 廃水および汚泥の処理方法 |
| US5225258A (en) * | 1990-04-25 | 1993-07-06 | Sumitomo Rubber Industries, Ltd. | Rubber composition for hollow core of pressureless tennis ball |
| US5445977A (en) * | 1992-04-24 | 1995-08-29 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a Schottky field effect transistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292481A (ja) * | 1985-10-18 | 1987-04-27 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-06-15 JP JP63148635A patent/JP2664935B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292481A (ja) * | 1985-10-18 | 1987-04-27 | Nec Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225258A (en) * | 1990-04-25 | 1993-07-06 | Sumitomo Rubber Industries, Ltd. | Rubber composition for hollow core of pressureless tennis ball |
| JPH04104898A (ja) * | 1990-08-23 | 1992-04-07 | Osaka Gas Co Ltd | 廃水および汚泥の処理方法 |
| JPH04104899A (ja) * | 1990-08-23 | 1992-04-07 | Osaka Gas Co Ltd | 廃水および汚泥の処理方法 |
| US5445977A (en) * | 1992-04-24 | 1995-08-29 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a Schottky field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2664935B2 (ja) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0260217B2 (ja) | ||
| JPH022142A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0324060B2 (ja) | ||
| JPH022639A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS61187277A (ja) | 電界効果トランジスタの製造方法 | |
| JP3035917B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS60115268A (ja) | 半導体装置の製造方法 | |
| JPH01119071A (ja) | 化合物半導体電界効果トランジスタ | |
| KR0163741B1 (ko) | 반도체 소자의 오믹접촉전극 형성방법 | |
| JPS6112079A (ja) | 半導体素子の製造方法 | |
| KR940010561B1 (ko) | Mesfet 반도체 장치 제조방법 | |
| JPH04352333A (ja) | 半導体装置の製造方法 | |
| JPH01189960A (ja) | 化合物半導体装置の製造方法 | |
| JPS6258154B2 (ja) | ||
| JPS59195874A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61294872A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS61176162A (ja) | 電界効果半導体装置とその製造方法 | |
| JP2000277533A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH03283627A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS59193070A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JPH033932B2 (ja) | ||
| JPS63169064A (ja) | 半導体装置 | |
| JPH02181440A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62243371A (ja) | 半導体装置の製造方法 |