KR0163741B1 - 반도체 소자의 오믹접촉전극 형성방법 - Google Patents
반도체 소자의 오믹접촉전극 형성방법 Download PDFInfo
- Publication number
- KR0163741B1 KR0163741B1 KR1019940036027A KR19940036027A KR0163741B1 KR 0163741 B1 KR0163741 B1 KR 0163741B1 KR 1019940036027 A KR1019940036027 A KR 1019940036027A KR 19940036027 A KR19940036027 A KR 19940036027A KR 0163741 B1 KR0163741 B1 KR 0163741B1
- Authority
- KR
- South Korea
- Prior art keywords
- ohmic metal
- forming
- layer
- ohmic
- metal layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052737 gold Inorganic materials 0.000 claims abstract description 9
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 4
- 229910052786 argon Inorganic materials 0.000 claims 2
- 238000001816 cooling Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 12
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 47
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- IWVKTOUOPHGZRX-UHFFFAOYSA-N methyl 2-methylprop-2-enoate;2-methylprop-2-enoic acid Chemical compound CC(=C)C(O)=O.COC(=O)C(C)=C IWVKTOUOPHGZRX-UHFFFAOYSA-N 0.000 description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910002065 alloy metal Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
- H01L29/454—Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 고전자 이동도 트랜지스터(HEMT), 금속-반도체 전계효과 트랜지스터(MESFET) 등의 전계효과형 반도체 소자 또는 이종접합 바이폴라 트랜지스터법은, 반절연 갈륨비소 기판(1) 상에 채널층(2)과 소오스 전극 및 드레인 전극의 형성을 위한 감광막의 패턴(3)을 형성하는 공정과; Ni, Ge, Au, Ti, Au 순서로 증착된 5층구조의 오믹금속층(4)을 그 위에 형성하는 공정과; 상기 감광막 패턴(3)을 제거하여 5층구조의 오믹금속층으로 된 소오스/드레인 전극을 형성하는 공정과; 그 위에 저온에서 증착한 2층 이상의 구조의 절연층으로 이루어진 오믹금속 보호막을 도포하는 공정과; 상기 오믹금속층을 상이한 온도에서 2단계로 열처리하는 공정과; 상기 오믹금속 보호막을 제거하는 공정과; 소정의 감광막 패턴을 그 위에 형성하여 게이트 영역을 정의하는 공정과; 금속막을 증착하여 상기 소정의 감광막 패턴을 마스크로 사용하여 T-형상의 게이트를 형성하는 공정을 포함한다. 이로써, 낮은 접촉저항의 특성을 얻을 수 있어 전기적 특성을 향상시킬 수 있다.
Description
제1도는 종래의 전계효과형 반도체 소자의 오믹 접촉전극 형성방법을 보여주는 단면도.
제2도는 본 발명의 반도체 소자의 오믹 접촉전극 형성방법을 보여주는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반절연 갈륨비소 또는 HEMT 에피기판
2 : 채널층 또는 고농도로 도핑된 N형 GaAs층
3 : 오믹접촉 전극형성을 위한 감광막 패턴
4 : 오믹 금속층 5 : 열처리 후의 오믹층
6 : 게이트층 형성을 위한 PMMA/P(MMA-MAA) 감광막 패턴
7 : 게이트 금속층
8 : 리프트-오프 후의 T형 게이트
9 : 얇은 산화막층 10 : 질화막(SixOyNz)층
발명의 고전자 이동도 트랜지스터(HEMT), 금속-반도체 전계효과 트랜지스터(MESFET) 등의 전계효과형 반도체 소자 또는 이종접합 바이폴라 트랜지스터(HBT) 등의 화합물 소자의 오믹접촉 전극 제조방법에 관한 것으로서, 전계효과형 갈륨비소 소자제작 기술 중 오믹층 특성을 향상시킬 수 있는 오믹접촉 형성방법에 관한 것이다.
이러한 오믹특성의 향상은 소자의 서브마이크론(submicron)급 미세형상의 게이트(fine line gate)형성을 용이하게 하고, 소자의 전기적 특성을 개선시킬 수 있다.
종래에 사용된 전계효과형 갈륨비소 반도체 소자의 오믹전극으로는 열저항 가열방법을 사용하여 AuGe의 합금금속, Ni, Au를 차례로 증착한 AuGe/Ni/Au층의 다층구조 금속층이 주종을 이루고 있다.
갈륨비소 표면층에 상기한 종래의 오믹 금속층을 형성한 후 열처리하면, 기판 표면과 접하게 되는 상기 AuGe층이 용해됨에 따라 AuGa, NiAs 상이 형성되고 그로부터 Ge이 갈륨비소 표면층 내부로 확산함으로써 고농도의 전자층이 형성되고 이 고농도의 전자층이 낮은 오믹접촉 특성을 나타낸다.
한편, 종래의 오믹접촉 형성방법에서는 열처리했을 경우 금속표면이 부풀어 오르는 소위 볼링업(balling-up) 현상이 일어나 표면 상태가 매우 거칠게 되고 오믹접촉 저항도 나빠지는 문제가 발생한다.
특히 반도체 소자의 미세형상의 게이트 형성공정을 진행할 때 이러한 오믹금속 표면의 불균일 때문에 이전의 마스크 패턴과 정렬하기가 어렵고, 또한 오믹금속 위의 감광막 두께 차이가 커서 서브마이크론급 미세 게이트 패턴을 형성하는데 많은 문제가 있었다.
제1도는 종래에 사용된 갈륨비소 고전자 이동도 트랜지스터(HEMT), 금속-반도체 전계효과 트랜지스터(MESFET) 등과 간은 전계효과형 반도체 소자의 제조방법에 관한 제작방법을 간단히 나타내었다.
제1도에 나타낸 종래의 오믹 금속층 형성방법에 대하여 상세히 설명하면 다음과 같다.
제1도의 (a)에서 반절연 갈륨비소 기판(또는 HEMT 에피기판)은 (1)이고, (2)는 채널층(또는 고농도로 도핑된 N형 GaAs층)을 나타내며, (3)은 소오스 전극 및 드레인 전극의 형성을 위한 감광막의 패턴을 나타낸다.
이와 같이 감광막 패턴(3)이 형성된 기판위에 열저항 가열진공 증착기로 AuGe/Ni/Au 또는 AuGe/Ni를 차례로 증착한 것을 제1도의 (b)에 나타내었다. 다음에 리프트-오프(Lift-Off)에 의하여 상기 감광막 패턴(3)을 제거하여 소오스 전극과 드레인 전극을 형성한 후(제1도의 (c)), 약 430℃ 정도의 온도에서 20초 정도 열처리를 수행한다(제1도의 (d)).
그후 다시 전계효과형 화합물 반도체 소자의 게이트를 형성하기 위한 PMMA/P(MMA-MAA) 감광막 패턴(6; 제1도의 (e))을 형성하고, 게이트 금속 전극(7; 제1도의 (f))을 진공증착에 의하여 형성한다. 이어 리프트-오프(Lift-Off)에 의하여 상기 감광막 패턴(6)을 제거하여 게이트를 형성하면 미세한 T형 게이트(8)를 갖는 HEMT과 MESFET 등의 전계효과형 화합물 반도체 소자가 완성된다(제1도의 (g)).
이와 같은 방식으로 제작한 오믹금속 전극은 열처리했을 경우 금속표면이 부풀어 오르는 소위 balling-up 현상이 일어나 표면상태가 매우 거칠게 되고 오믹접촉 저항도 나빠지는 문제가 발생한다.
또한 반도체 소자의 게이트 패턴을 형성할 때 이러한 오믹금속 표면의 불균일 때문에 이전의 마스크 패턴과 정렬하기가 어렵고 오믹금속위의 감광막 두께 차이가 커서 서브마이크론급의 미세 게이트 패턴을 형성하는데 많은 문제가 있다.
따라서, 본 발명은 소자의 서브마이크론급의 미세형상의 게이트를 용이하게 제작할 수 있고 그리고 낮은 접촉저항을 구현하여 소자의 전기적 특성을 개선시킨 반도체 소자의 오믹접촉전극의 형성방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 소자의 오믹접촉 전극의 형성방법은, 반절연 갈륨비소 기판(1) 상에 채널층(2)과 소오스 전극 및 드레인 전극의 형성을 위한 감광막의 패턴(3)을 형성하는 공정과; 적어도 Ni, Ge, Au, Ti, Au 순서로 증착된 5층 구조의 오믹금속층(4)을 그 위에 형성하는 공정과; 상기 감광막 패턴(3)을 제거하여 다층구조의 오믹금속층으로 된 소오스/드레인 전극을 형성하는 공정과; 그 위에 상기 증착된 오믹금속층이 열적으로 반응하지 않도록 ECR(Electron Cyclotron Resonance) 방법을 사용해서 30~50℃의 저온에서 증착한 적어도 두 개 이상의 층으로 이루어진 절연층인 오믹금속 보호막을 도포하는 공정과; 상기 오믹금속층을 상이한 온도에서 2단계로 열처리하는 공정과; 상기 오믹금속 보호막을 제거하는 공정과; 소정의 감광막 패턴을 그 위에 형성하여 게이트 영역을 정의하는 공정과; 금속막을 증착하여 상기 소정의 감광막 패턴을 마스크로 사용하여 T-형상의 게이트를 형성하는 공정을 포함한다.
상기에서 오믹금속층(4)은 전자선 증착기에 의해 Ni를 100Å, Ge을 200Å, Au를 600Å, Ti를 50~80Å, Au를 2000Å 두께로 증착하여 Ni/Ge/Au/Ti/Au의 5층 구조를 갖는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부 도면에 의거하여 상세히 설명한다.
제2도는 본 발명에 의해 개선된 오믹특성을 갖도록 고안된 오믹접촉 전극 제작방법의 실시예를 나타낸 것이다.
제2도에 나타낸 본 발명의 오믹금속층 형성방법에 대하여 상세히 설명하면 다음과 같다.
제2도의 (a)에서, 반절연 갈륨비소 기판(또는 HEMT 에피기판)은 (1)이고, (2)는 채널층(또는 고농도로 도핑된 N형 GaAs층)을 나타내며, (3)은 소오스 전극 및 드레인 전극의 형성을 위한 감광막의 패턴을 나타낸다.
다음 공정에서와 같이, 본 발명의 예에서는 오믹금속층으로서 3층~5층 구조만을 예로 들었지만, 이는 다층구조로 구성할 수가 있는 것이다.
이에 따른 본 발명의 실시예에 따르면, 상기와 같이 감광막 패턴(3)이 형성된 기판(1) 위에 전자선 진공증착기로 Ge를 100~200Å, Ni를 100~200Å, Au를 2000Å 두께로 증착하여 Ni/Ge/Au, Ge/Ni/Au의 3층 구조가 되는 오믹금속층 구조, 또는 이 3층 구조에 50~80Å 두께의 Ti를 증착하여 Ni/Ge/Au/Ti 또는 Ge/Ni/ Au/Ti의 4층 구조가 되는 오믹금속층 구조로 형성할 수가 있다.
또한, 5층 구조의 오믹금속층(4)은, 전자선 진공증착기에 의해 Ni를 100Å, Ge를 200Å, Au를 600Å, Ti를 50~80Å, Au를 2000Å 두께로 증착되어, Ni/Ge/Au/Ti/Au 또는 Ge/Ni/Au/Ti/Au 구조로 이루어져, 제2도의 (b)에서와 같이 형성된다.
이러한 오믹금속층 구조는 평탄하고 매끄러운 오믹금속 표면 특성을 갖도록 하기 위한 것이다.
다음에 리프트-오프에 의하여 상기 감광막 패턴(3)을 제거하여 다층구조의 오믹금속층으로 된 소오스 전극과 드레인 전극을 형성한다(제2도의 (c)).
다음에, ECR(Elctron Cyclotron Resonance) 장치를 사용하여 30~50℃의 저온 PECVD 방법으로 얇은 산화막(9)과 질화막(SixOyNz)(10)을 연속적으로 증착한 이중 절연막 또는 산화막(9)과 질화막(SixOyNz)(10) 및 산화막(9)으로 된 삼중 절연막으로 된 오믹금속 보호막을 형성하여 오믹금속의 열처리시 챔버(chamber) 내에서의 분위기로부터 오믹금속을 보호함으로써 오믹금속의 표면특성을 개선하기 위한 것이다.
다음에는 오믹금속층을 질소와 아르곤 분위기의 저온(350~370℃)에서 20초 동안 열처리하고 동일한 챔버에서 질소 가스를 5분 동안 흘리면서 오믹층 시료를 다시 상온(25℃)으로 냉각한 다음에 다시 질소와 아르곤 분위기의 고온(430~450℃)에서 20초 동안 이단계로 급속 열처리한다.
이러한 이단계 급속 열처리 방법은 안정된 오믹층을 형성하고 낮은 접촉저항을 얻기 위한 것이다.
그후 얇은 산화막(9)과 SixOyNz(10)으로 구성된 이중 절연층 또는 삼중 절연층을 건식 식각기로 제거한다(제2도의 (d)).
제2도의 (e), (f), (g)에 나타낸 것처럼 전계효과형 화합물 반도체 소자의 미세한 T형 게이트를 형성하기 위한 PMMA/P(MMA-MAA) 감광막 패턴(6)을 형성하고 게이트 금속전극(8)을 진공증착에 의하여 형성한다.
이어 리프트-오프에 의하여 상기 감광막 패턴(6)을 제거하여 게이트를 형성하면 미세한 T형 게이트를 갖는 HEMT과 MESFET 등의 전계효과형 화합물 반도체 소자가 완성된다(제2도의 (g)).
이상과 같은 본 발명의 오믹접촉 전극 제작방법(제2도)은 종래의 방법(제1도)에 비교하여 오믹금속의 표면을 매끄럽게하여 소자의 서브마이크론급 미세형상의 게이트 형성을 용이하게 할 수 있다.
또한, 종래의 오믹접촉전극 형성방법을 사용하여 얻은 오믹접촉저항과 볼링업(balling-up) 효과에 미치는 오믹 금속의 표면 거칠기는 각각 4×10-6Ω.cm와 3000~
5000Å(peak-to-peak 값)을 갖는 것으로 나타났다. 반면에, 본 발명의 실시로 얻은 5층 구조의 오믹접촉전극의 오믹접촉저항과 오믹 금속의 표면 거칠기는 각각 1.5×10 -6Ω.cm와 600~800Å의 값을 보여서 낮은 접촉저항을 얻을 수 있게됨으로써, 결국 소자의 전기적 특성을 개선시킬 수 있는 효과가 있다.
Claims (4)
- 반도체 소자의 오믹접촉 전극의 형성방법에 있어서, 반절연 갈륨비소 기판(1) 상에 채널층(2)과 소오스 전극 및 드레인 전극의 형성을 위한 감광막의 패턴(3)을 형성하는 공정과; Ni, Ge, Au, Ti, Au 순서로 증착된 5층 구조의 오믹금속층(4)을 그 위에 형성하는 공정과; 상기 감광막 패턴(3)을 제거하여 5층 구조의 오믹금속층으로 된 소오스/드레인 전극을 형성하는 공정과; 그 위에 상기 증착된 오믹금속층이 열적으로 반응하지 않도록 ECR방법을 사용하여 30~50℃의 저온에서 적어도 두 개 이상의 층으로 이루어진 절연층인 오믹금속 보호막을 도포하는 공정과; 상기 오믹금속층을 상이한 온도에서 2단계로 열처리하는 공정과; 상기 오믹금속 보호막을 제거하는 공정과; 소정의 감광막 패턴을 그 위에 형성하여 게이트 영역을 정의하는 공정과; 금속막을 증착하여 상기 소정의 감광막 패턴을 마스크로 사용하여 T-형상의 게이트를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 오믹접촉 전극의 형성방법.
- 제1항에 있어서, 상기 오믹금속층(4)은 전자선 진공증착기에 의해 Ni를 100Å, Ge를 200Å, Au를 600Å, Ti를 50~80Å, Au를 2000Å 두께로 증착하여 Ni/ Ge/Au/Ti/Au로 이루어진 것을 특징으로 하는 반도체 소자의 오믹접촉 전극의 형성방법.
- 제1항에 있어서, 상기 오믹금속 보호막은 산화막(9)과 질화막(SixOyNz)(10)으로 이루어진 이중 절연층으로 이루어진 것을 특징으로 하는 반도체 소자의 오믹접촉 전극의 형성방법.
- 제1항에 있어서, 상기 열처리 공정은 오믹금속층을 질소와 아르곤 분위기의 350~370℃ 저온에서 20초 동안 열처리하고 동일한 챔버에서 질소 가스를 5분 동안 흘리면서 오믹금속층 시료를 다시 상온(25℃)으로 냉각한 다음에 다시 질소와 아르곤 분위기의 430~450℃ 고온에서 20초 동안 2단계로 급속 열처리하는 것을 특징으로 하는 반도체 소자의 오믹접촉 전극의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940036027A KR0163741B1 (ko) | 1994-12-22 | 1994-12-22 | 반도체 소자의 오믹접촉전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940036027A KR0163741B1 (ko) | 1994-12-22 | 1994-12-22 | 반도체 소자의 오믹접촉전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026923A KR960026923A (ko) | 1996-07-22 |
| KR0163741B1 true KR0163741B1 (ko) | 1998-12-01 |
Family
ID=19402946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940036027A KR0163741B1 (ko) | 1994-12-22 | 1994-12-22 | 반도체 소자의 오믹접촉전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0163741B1 (ko) |
-
1994
- 1994-12-22 KR KR1019940036027A patent/KR0163741B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026923A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849376A (en) | Self-aligned refractory gate process with self-limiting undercut of an implant mask | |
| US4965218A (en) | Self-aligned gate realignment employing planarizing overetch | |
| US4728621A (en) | Fabricating a field effect transistor utilizing a dummy gate | |
| US4847212A (en) | Self-aligned gate FET process using undercut etch mask | |
| JP2609267B2 (ja) | 自己整列ひ化ガリウム装置の製造方法 | |
| US5459087A (en) | Method of fabricating a multi-layer gate electrode with annealing step | |
| JPH04233762A (ja) | 室温で生成しうる銅−半導体複合体及びその形成方法 | |
| KR0163741B1 (ko) | 반도체 소자의 오믹접촉전극 형성방법 | |
| JPH0361346B2 (ko) | ||
| KR0137581B1 (ko) | 갈륨비소 hemt 소자의 티(t)형 게이트 형성방법 | |
| JPS6160591B2 (ko) | ||
| KR100248399B1 (ko) | 화합물 반도체 소자의 제작방법 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPH022639A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61290775A (ja) | 半導体装置 | |
| KR930007197B1 (ko) | 내열성 자기정렬 게이트 GaAs MESFET의 제조방법 | |
| JP3438100B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6218071A (ja) | 半導体素子の製造方法 | |
| JPS61154177A (ja) | 半導体装置の製造方法 | |
| KR920007357B1 (ko) | 내열성 게이트를 이용한 갈륨비소 반도체 소자의 제조방법 | |
| JPH06151354A (ja) | 半導体素子の電極形成方法 | |
| JPH04217329A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01189960A (ja) | 化合物半導体装置の製造方法 | |
| JPS5893290A (ja) | シヨツトキバリア電界効果トランジスタの製造方法 | |
| JPH0713977B2 (ja) | シヨツトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070831 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |