KR0137555B1 - 갈륨비소 화합물 반도체소자의 오옴익 전극 형성방법 - Google Patents
갈륨비소 화합물 반도체소자의 오옴익 전극 형성방법Info
- Publication number
- KR0137555B1 KR0137555B1 KR1019940035464A KR19940035464A KR0137555B1 KR 0137555 B1 KR0137555 B1 KR 0137555B1 KR 1019940035464 A KR1019940035464 A KR 1019940035464A KR 19940035464 A KR19940035464 A KR 19940035464A KR 0137555 B1 KR0137555 B1 KR 0137555B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ohmic
- semiconductor device
- forming
- compound semiconductor
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 오옴익층의 새로운 금속구조를 제시한다.
오옴익층의 형성과정은 종래의 방법과 동일하나 금속구조가 기판으로 부터 Ni/ Ge/Au/Ti/Au 의 적층을 이룬다.
이를 약 400℃정도의 온도에서 20초 정도 열처리를 수행하여 오옴익층을 형성한다.
본 발명에 의한 오옴익층은 종래의 구조에 비하여 접촉저항값이 향상될 뿐아니라, 표면 조직과 열안정성 역시 향상되는 장점을 가진다.
Description
제 1 도의 (a) 내지 (b)는 칼륨비소 화합물 MESFET의 전극형성방법을 공정순서대로 나타낸 단면도.
*도면의 주요부분에 대한 부호의 설명*
1 : 반절연 갈륨비소기판2 : 채널층
3 : 오옴익층 형성을 위한 감광막 패턴4 : 오옴익 금속층
5 : 열처리후의 오옴익 금속층
6 : 게이트층 형성을 위한 감광막 패턴7 : 게이트 금속층
본 발명은 금속-반도체 전계효과 트랜지스터(MESFET), 고전자 이동도 트랜지스터(HEMT) 또는 이종접합 바이폴리 트랜지스터(HBT) 등과 같은 갈륨비소 화합물 반도체소자의 제조방법에 관한 것으로, 더 구체적으로는 오옴익 접촉저항특성, 표면 조직(Morphology) 및 열안정성을 개선시킬 수 있는 방법에 관한 것이다.
통상적으로, 갈륨비소 반도체소자의 오옴익 전극으로는 AuGe/Ni/Au로 이루어지는 다층구조의 금속층이 사용된다.
갈륨비소 표면층 위에 위와 같은 구조로 금속층을 형성한 후 열처리하면, 기판표면과 접하게 되는 상기 AuGe층이 용해됨에 따라 AuGa,NiAs상이 형성되고 그로 부터 Ge이 갈륨비소 표면층 내부로 확산함으로써 고농도의 전자층이 형성된다.
이 고농도의 전자층은 오옴익 접촉을 형성한다.
한편, 열처리에 의하여 위와 같은 다충구조의 금속층이 용해될 때, 중간에 위치하는 상기 Ni층은 기판의 구성원소인 Ga원자와 As원자가 갈륨비소 기판으로부터 빠져 나와 기판밖으로 석출되는 것을 억제시키는 역할을 한다.
또한, 맨 위에 위치하는 Au층은 오임익층 위에 형성될 게이트층과의 접촉저항을 줄이는 역할을 한다.
제 1 도에 갈륨비소 화합물 반도체 소자 중 하나인 MESFET의 전극형성방법을 공정순서대로 나타낸 것이다.
제 1 도를 참조하면서 종래의 오옴익 금속층 형성방법에 대하여 상세히 설명하면 다음과 같다.
제 1 도의 (a)에서, 참조번호 1로 나타낸 것은 반절연 갈륨비소 기판이고, 참조번호 2 는 채널층을 나타내며, 3은 소오스전극 및 드레인 전극의 형성을 위한 감광막의 패턴을 나타낸다.
이와 같이 감광막패턴(3)이 형성괸 기판위에 진공증착기로 Ge/Au/Ni/Au 또는 Au/Ge/Ni/Au 를 차례로 증착하여 다층금속층을 형성한다(제 1 도의 (b)참조).
이어, 리프트 오프(Lift-Off)에 의하여 상기 감광막 패턴(3)을 제거하여 소오스전극과 소오스전극과 드레인전극을 형성(제 1 도의 (c)참조)한 후, 약 400℃ 정도의 온도에서 20초 정도 열처리 수행한다(제 1도의 (d)참조).
제 1 도의 (d)에서, 참조번호 5는 열처리 후의 오옴익 금속층을 나타낸다.
그후, 다시 게이트를 형성하기 위한 감광막 패턴(6)(제 1 도의 (e)참조)을 형성하고, 게이트 금속(7)(제 1 도의 (f)참조)을 역시 진공 증착에 의하여 형성한다.
이어, 리프트 오프에 의하여 상기 감광막 패턴(6)을 제거하여 게이트를 형성하면 MESFET가 완성된다(제 1 도의 (g)참조).
이와 같은 방식으로 제거한 오옴익층은 보통 1∼5×10-6Ω㎠정도의 접촉사항값을 갖는다.
종래의 방법에 의한 위와 같은 오옴익층은 접촉사항값은 좋으나 오음익층의 표면 조직과 열안정성이 좋지 않다.
본 발명의 목적은 갈륨비소 하합물 반도체소자의 오옴익 접촉저항특성, 표면 조직 및 열안정성을 개선시킬 수 있는 방법을 제공하는 것이다.
이제부터는 본 발명에 대해 상세히 설명한다.
본 발명은 오옴익층의 새로운 금속구조를 제시한다.
오옴익층의 형성과정은 종래의 방법과 동일하나 금속구조가 기판으로부터 Ni/Ge/Au/Ti/Au 의 적층을 이룬다.
상기 Ti층 대신 Pt, Pd층을 형성할 수도 있다.
상기 Ti, Pt, Pd층은 50㎚이하의 두께로 각각 형성된다.
이를 종래의 방법에서 설명한 바와 마찬가지로 약 400℃정도의 온도에서 20초 정도 열처리를 수행하여 오옴익층을 형성한다.
본 발명에 의한 오옴익층을 사용할 경우 종래의 방법에 대하여 접촉저항값이 향상될 뿐만아니라, 표면 조직과 열안정성 역시 향상되는 장점을 가진다.
[실시예]
본 발명은 효과를 실험하기 위하여 종래의 방법과 본 발명에 의한 오옴익층을 각각 형성하여 특성을 비교하였다.
종래의 방법으로는 Ge/Au/Ni/Au=200Å/400Å/200Å/700Å과 Ga/Ni/Au = 200Å/200Å/1100Å의 금속층을 사용하고, 본 발명의 실시예로는 Ni/Ge/Au/Ti/Au = 200Å/200Å/400Å/100Å/600Å의 금속층을 사용하여 각각 410℃에서 금속열처리(RTA)방법으로 20초간 열처리한 후 접촉저항, 표면 조직 및 열안정성을 조사하였다.
열안정성은 오옴익층 형성후 400℃에서 5시간 동안 유지시킨 후 접촉 저항값을 측정하여 실시하였다.
표 1 에 이들의 결과을 열거하였다.
[표 1]
Claims (1)
- 갈륨비소화합물반도체소자의 오옴익층을 Au/Ge/Ni/Ti, Au/Ge/Ni/Pt, 또는 /Au/Ge/Ni/Pd 중 하나의 다층금속층으로 형성하되, 상기 Ti층, Pt층, Pd층을 50㎚이하의 두께로 형성하는 공정과;390도 이상 450도 이하의 온도에서 1분이하로 급속열처리하는 공정을 포함하는 갈륨비소 화합물 반도체소자의 오옴익 전극 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940035464A KR0137555B1 (ko) | 1994-12-21 | 1994-12-21 | 갈륨비소 화합물 반도체소자의 오옴익 전극 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940035464A KR0137555B1 (ko) | 1994-12-21 | 1994-12-21 | 갈륨비소 화합물 반도체소자의 오옴익 전극 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960026482A KR960026482A (ko) | 1996-07-22 |
KR0137555B1 true KR0137555B1 (ko) | 1998-06-01 |
Family
ID=19402539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940035464A KR0137555B1 (ko) | 1994-12-21 | 1994-12-21 | 갈륨비소 화합물 반도체소자의 오옴익 전극 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0137555B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030068733A (ko) * | 2002-02-16 | 2003-08-25 | 광전자 주식회사 | 평탄화 구조를 갖는 반도체 소자 및 그 제조방법 |
-
1994
- 1994-12-21 KR KR1019940035464A patent/KR0137555B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960026482A (ko) | 1996-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
KR100412207B1 (ko) | 오믹전극의형성방법및오믹전극형성용적층체 | |
JPS61256675A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
US5459087A (en) | Method of fabricating a multi-layer gate electrode with annealing step | |
KR0137555B1 (ko) | 갈륨비소 화합물 반도체소자의 오옴익 전극 형성방법 | |
KR910009315B1 (ko) | 반도체 장치의 제조방법 | |
JPS6167272A (ja) | 電界効果トランジスタの製造方法 | |
JP2645993B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
JPS6160591B2 (ko) | ||
JPS6154263B2 (ko) | ||
JPH04282841A (ja) | 半導体装置の製造方法 | |
JPS6057977A (ja) | シヨツトキゲ−ト型電界効果トランジスタの製造方法 | |
KR0163741B1 (ko) | 반도체 소자의 오믹접촉전극 형성방법 | |
KR930006725B1 (ko) | 반도체장치의 전극구조 및 그 제조방법 | |
Sehgal et al. | (n) GaAs/Ti/Pt/Au Schottky contacts and their effect on MESFET's dc parameters | |
JPH03280552A (ja) | 電界効果トランジスタの製造方法 | |
JPS6218071A (ja) | 半導体素子の製造方法 | |
JPS6273673A (ja) | 電界効果トランジスタの製造方法 | |
JPH0434824B2 (ko) | ||
JPH07106525A (ja) | 電界効果トランジスタおよび化合物半導体集積回路 | |
JPH02303158A (ja) | 半導体集積回路の製造方法 | |
JPH04320062A (ja) | 半導体集積回路装置 | |
JPH0436459B2 (ko) | ||
JPS61176162A (ja) | 電界効果半導体装置とその製造方法 | |
JPH01189960A (ja) | 化合物半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080131 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |