JPH04320062A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04320062A JPH04320062A JP11226191A JP11226191A JPH04320062A JP H04320062 A JPH04320062 A JP H04320062A JP 11226191 A JP11226191 A JP 11226191A JP 11226191 A JP11226191 A JP 11226191A JP H04320062 A JPH04320062 A JP H04320062A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- gate electrode
- electrode
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 229910008807 WSiN Inorganic materials 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 14
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 4
- 239000000956 alloy Substances 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 4
- 229910008484 TiSi Inorganic materials 0.000 claims abstract description 3
- 150000004767 nitrides Chemical class 0.000 claims abstract description 3
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 3
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910001120 nichrome Inorganic materials 0.000 claims abstract 2
- 239000007769 metal material Substances 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 50
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 11
- -1 WSi Chemical compound 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 abstract 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 19
- 150000001875 compounds Chemical class 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電極と回路抵抗の材料
に特徴を有する化合物半導体装置を用いた半導体集積回
路装置に関する。
に特徴を有する化合物半導体装置を用いた半導体集積回
路装置に関する。
【０００２】
【従来の技術】化合物半導体を用いた集積回路装置は、
高速・低消費電力性に優れ、将来の情報・通信機器用の
素子として開発が進められている。これらの化合物半導
体を用いた集積回路装置がもつ問題点の一つは、既存の
Ｓｉを用いた半導体集積回路装置に比較して製造上の歩
留りが低いことである。そこで、従来の化合物半導体集
積回路装置における横型装置の代表として、ＧａＡｓ
ＭＥＳＦＥＴ、縦型装置の代表例としてＧａＡｓ／Ａ
ｌＧａＡｓ ＨＢＴを例にとって説明する。
高速・低消費電力性に優れ、将来の情報・通信機器用の
素子として開発が進められている。これらの化合物半導
体を用いた集積回路装置がもつ問題点の一つは、既存の
Ｓｉを用いた半導体集積回路装置に比較して製造上の歩
留りが低いことである。そこで、従来の化合物半導体集
積回路装置における横型装置の代表として、ＧａＡｓ
ＭＥＳＦＥＴ、縦型装置の代表例としてＧａＡｓ／Ａ
ｌＧａＡｓ ＨＢＴを例にとって説明する。
【０００３】図３は、従来のＧａＡｓ ＭＥＳＦＥＴ
集積回路装置の構成断面図である。この図において、４
１はＧａＡｓ半絶縁性基板、４２はソース領域、４３は
ドレイン領域、４４はチャネル領域、４５はソース電極
、４６はドレイン電極、４７はゲート電極、４８は負荷
抵抗である。
集積回路装置の構成断面図である。この図において、４
１はＧａＡｓ半絶縁性基板、４２はソース領域、４３は
ドレイン領域、４４はチャネル領域、４５はソース電極
、４６はドレイン電極、４７はゲート電極、４８は負荷
抵抗である。
【０００４】従来のＧａＡｓ ＭＥＳＦＥＴ集積回路
装置は、例えば、ＧａＡｓ半絶縁性基板４１に、ソース
領域４１とドレイン領域４３、チャネル領域４４が形成
され、これらの領域に、ＡｕＧｅ／Ａｕ（２００／２８
００Å）からなるソース電極４５とドレイン電極４６、
および、厚さ４０００ÅのＷＳｉからなるゲート電極４
７が形成され、また、ＧａＡｓ半絶縁性基板４１上に、
厚さ３０００ÅのＷＳｉＮからなる負荷抵抗４８が形成
されている。
装置は、例えば、ＧａＡｓ半絶縁性基板４１に、ソース
領域４１とドレイン領域４３、チャネル領域４４が形成
され、これらの領域に、ＡｕＧｅ／Ａｕ（２００／２８
００Å）からなるソース電極４５とドレイン電極４６、
および、厚さ４０００ÅのＷＳｉからなるゲート電極４
７が形成され、また、ＧａＡｓ半絶縁性基板４１上に、
厚さ３０００ÅのＷＳｉＮからなる負荷抵抗４８が形成
されている。
【０００５】上記のように、従来のＧａＡｓ ＭＥＳ
ＦＥＴにおいては、負荷抵抗４８を形成する材料とゲー
ト電極４７を形成する材料が異なるため、ゲート電極４
７の形成と負荷抵抗４８の形成を２つの工程によって形
成されていた。
ＦＥＴにおいては、負荷抵抗４８を形成する材料とゲー
ト電極４７を形成する材料が異なるため、ゲート電極４
７の形成と負荷抵抗４８の形成を２つの工程によって形
成されていた。
【０００６】図４は、従来のＧａＡｓ／ＡｌＧａＡｓ
ＨＢＴ集積回路装置の構成断面図である。この図にお
いて、５１はＧｓＡｓ基板、５２はｉ−ＡｌＧａＡｓ層
、５３はｎ＋ −ＧａＡｓ層、５４はｎ−ＧａＡｓ層、
５５はｐ＋ −ＧａＡｓ層、５６はｎ−ＡｌＧａＡｓ層
、５７はｎ＋ −ＧａＡｓ層、５８はＡｕＧｅ／Ａｕ（
２００／３０００Å）からなるエミッタ電極、５９はＡ
ｕ／Ｚｎ／Ａｕ（１００／１００／３０００Å）からな
るベース電極、６０はＡｕＧｅ／Ａｕ（２００／３００
０Å）からなるコレクタ電極、６１はＷＳｉＮ層からな
る負荷抵抗である。
ＨＢＴ集積回路装置の構成断面図である。この図にお
いて、５１はＧｓＡｓ基板、５２はｉ−ＡｌＧａＡｓ層
、５３はｎ＋ −ＧａＡｓ層、５４はｎ−ＧａＡｓ層、
５５はｐ＋ −ＧａＡｓ層、５６はｎ−ＡｌＧａＡｓ層
、５７はｎ＋ −ＧａＡｓ層、５８はＡｕＧｅ／Ａｕ（
２００／３０００Å）からなるエミッタ電極、５９はＡ
ｕ／Ｚｎ／Ａｕ（１００／１００／３０００Å）からな
るベース電極、６０はＡｕＧｅ／Ａｕ（２００／３００
０Å）からなるコレクタ電極、６１はＷＳｉＮ層からな
る負荷抵抗である。
【０００７】従来のＧａＡｓ／ＡｌＧａＡｓ ＨＢＴ
集積回路装置においては、例えば、ＧｓＡｓ基板５１の
上に、厚さ３０００Åのｉ−ＡｌＧａＡｓ層５２、厚さ
３０００Åのｎ＋ −ＧａＡｓ層５３、厚さ２０００Å
のｎ−ＧａＡｓ層５４、厚さ１０００Åのｐ＋ −Ｇａ
Ａｓ層５５、厚さ２０００Åのｎ−ＡｌＧａＡｓ層５６
、ｎ＋ −ＧａＡｓ層５７が形成され、ｎ＋ −ＧａＡ
ｓ層５７の上にＡｕＧｅ／Ａｕ（２００／３０００Å）
からなるエミッタ電極５８が、ｐ＋ −ＧａＡｓ層５５
の上にＡｕ／Ｚｎ／Ａｕ（１００／１００／３０００Å
）からなるベース電極５９が、ｎ＋ −ＧａＡｓ層５３
の上にＡｕＧｅ／Ａｕ（２００／３０００Å）からなる
コレクタ電極６０が形成され、さらに、ｉ−ＡｌＧａＡ
ｓ層５２の上に厚さ３０００ÅのＷＳｉＮ層からなる負
荷抵抗６１が形成されている。
集積回路装置においては、例えば、ＧｓＡｓ基板５１の
上に、厚さ３０００Åのｉ−ＡｌＧａＡｓ層５２、厚さ
３０００Åのｎ＋ −ＧａＡｓ層５３、厚さ２０００Å
のｎ−ＧａＡｓ層５４、厚さ１０００Åのｐ＋ −Ｇａ
Ａｓ層５５、厚さ２０００Åのｎ−ＡｌＧａＡｓ層５６
、ｎ＋ −ＧａＡｓ層５７が形成され、ｎ＋ −ＧａＡ
ｓ層５７の上にＡｕＧｅ／Ａｕ（２００／３０００Å）
からなるエミッタ電極５８が、ｐ＋ −ＧａＡｓ層５５
の上にＡｕ／Ｚｎ／Ａｕ（１００／１００／３０００Å
）からなるベース電極５９が、ｎ＋ −ＧａＡｓ層５３
の上にＡｕＧｅ／Ａｕ（２００／３０００Å）からなる
コレクタ電極６０が形成され、さらに、ｉ−ＡｌＧａＡ
ｓ層５２の上に厚さ３０００ÅのＷＳｉＮ層からなる負
荷抵抗６１が形成されている。
【０００８】この場合、上記のように、エミッタ電極、
コレクタ電極等のオーミック電極の材料はＡｕＧａ／Ａ
ｕ構造であり、負荷抵抗の材料はＷＳｉＮであるため、
これらを２つの工程によって形成していた。
コレクタ電極等のオーミック電極の材料はＡｕＧａ／Ａ
ｕ構造であり、負荷抵抗の材料はＷＳｉＮであるため、
これらを２つの工程によって形成していた。
【０００９】
【発明が解決しようとする課題】上記の、図３に示され
るような従来のＧａＡｓＭＥＳＦＥＴにおいては、負荷
抵抗４８を形成する材料とゲート電極４７を形成する材
料が異なるため、ゲート電極４７の形成と負荷抵抗４８
の形成を２つの工程によって形成する必要があり、また
、図４に示されるような、従来のＧａＡｓ／ＡｌＧａＡ
ｓ ＨＢＴ集積回路装置においては、負荷抵抗を形成
する材料とコレクタ電極等のオーミック電極を形成する
材料が異なるため、これらを形成するためるは２つの工
程を必要としていた。
るような従来のＧａＡｓＭＥＳＦＥＴにおいては、負荷
抵抗４８を形成する材料とゲート電極４７を形成する材
料が異なるため、ゲート電極４７の形成と負荷抵抗４８
の形成を２つの工程によって形成する必要があり、また
、図４に示されるような、従来のＧａＡｓ／ＡｌＧａＡ
ｓ ＨＢＴ集積回路装置においては、負荷抵抗を形成
する材料とコレクタ電極等のオーミック電極を形成する
材料が異なるため、これらを形成するためるは２つの工
程を必要としていた。
【００１０】そして、このように工程数が増加すると、
その各工程において歩留りの低下が生じる問題があった
。そこで、本発明は、これらの化合物半導体を用いた集
積回路装置において、電極と回路抵抗の製造工程の共通
化を図ることにより、可能な限り工程数を低減すること
を目的とする。
その各工程において歩留りの低下が生じる問題があった
。そこで、本発明は、これらの化合物半導体を用いた集
積回路装置において、電極と回路抵抗の製造工程の共通
化を図ることにより、可能な限り工程数を低減すること
を目的とする。
【００１１】
【課題を解決するための手段】本発明にかかるＭＥＳＦ
ＥＴ、ＨＥＭＴ、ＨＢＴ、ＨＥＴあるいはＲＨＥＴを用
いた半導体集積回路装置においては、ＷＳｉ、ＴｉＳｉ
等のメタルシリサイドあるいはその窒化物またはＮｉＣ
ｒ等の合金からなる電気抵抗材料層をゲート電極と回路
抵抗に共用した構成を採用した。
ＥＴ、ＨＥＭＴ、ＨＢＴ、ＨＥＴあるいはＲＨＥＴを用
いた半導体集積回路装置においては、ＷＳｉ、ＴｉＳｉ
等のメタルシリサイドあるいはその窒化物またはＮｉＣ
ｒ等の合金からなる電気抵抗材料層をゲート電極と回路
抵抗に共用した構成を採用した。
【００１２】また、本発明にかかるＭＥＳＦＥＴ、ＨＥ
ＭＴ、ＨＢＴ、ＨＥＴあるいはＲＨＥＴを用いた半導体
集積回路装置においては、ＡｕＧｅ／Ａｕ／ＷＳｉＮ等
のオーミック金属材料層をオーミック電極と回路抵抗に
共用した構成を採用した。
ＭＴ、ＨＢＴ、ＨＥＴあるいはＲＨＥＴを用いた半導体
集積回路装置においては、ＡｕＧｅ／Ａｕ／ＷＳｉＮ等
のオーミック金属材料層をオーミック電極と回路抵抗に
共用した構成を採用した。
【００１３】
【作用】本発明によると、化合物半導体装置のゲート電
極と回路抵抗、あるいは、オーミック電極と回路抵抗を
同一の材料をもって兼用させるため、従来２つの工程を
要していた上記半導体装置の電極と回路抵抗の形成を１
つの工程によって形成することができ、工程数の低減が
可能となるとともに、歩留りを向上することができる。
極と回路抵抗、あるいは、オーミック電極と回路抵抗を
同一の材料をもって兼用させるため、従来２つの工程を
要していた上記半導体装置の電極と回路抵抗の形成を１
つの工程によって形成することができ、工程数の低減が
可能となるとともに、歩留りを向上することができる。
【００１４】
【実施例】本発明の実施例を説明する。
（第１実施例）図１（Ａ）〜（Ｃ）は、第１実施例のＧ
ａＡｓ ＭＥＳＦＥＴ集積回路装置の製造工程説明図
である。この図において、１は半絶縁性ＧａＡｓ基板、
２はｎ型層、３はＷＳｉＮ層、４はレジスト膜、５はゲ
ート電極、６は負荷抵抗、７はｎ＋ ソース領域、８は
ｎ＋ ドレイン領域、９はＳｉＯ２ 膜、１０はドレイ
ン電極である。この製造工程説明図に沿って第１実施例
の製造工程を説明する。
ａＡｓ ＭＥＳＦＥＴ集積回路装置の製造工程説明図
である。この図において、１は半絶縁性ＧａＡｓ基板、
２はｎ型層、３はＷＳｉＮ層、４はレジスト膜、５はゲ
ート電極、６は負荷抵抗、７はｎ＋ ソース領域、８は
ｎ＋ ドレイン領域、９はＳｉＯ２ 膜、１０はドレイ
ン電極である。この製造工程説明図に沿って第１実施例
の製造工程を説明する。
【００１５】１．（図１（Ａ）参照）半絶縁性ＧａＡｓ
基板１の上に、ＭＥＳＦＥＴのチャネル部分のみ、Ｓｉ
をイオン注入し、活性化のためのアニールを８５０℃で
１０分間行ってｎ型層２を形成する。次に、ＷＳｉＮ層
３を反応性スパッタ法により全面に形成し、ゲート電極
部分と負荷抵抗部分にレジスト膜４、４を形成する。
基板１の上に、ＭＥＳＦＥＴのチャネル部分のみ、Ｓｉ
をイオン注入し、活性化のためのアニールを８５０℃で
１０分間行ってｎ型層２を形成する。次に、ＷＳｉＮ層
３を反応性スパッタ法により全面に形成し、ゲート電極
部分と負荷抵抗部分にレジスト膜４、４を形成する。
【００１６】２．（図１（Ｂ）参照）レジスト膜４、４
をマスクとして、ＣＦ４ を用いたＲＩＥにより露出し
ているＷＳｉＮ層３を除去する。この工程により、ゲー
ト電極５と負荷抵抗６が同時に形成される。次いで、Ｃ
ＶＤ法によって全表面にＳｉＯ２ 膜９を形成し、ソー
ス領域とドレイン領域を形成する予定の部分に窓を開口
し、この窓をとおし、ゲート電極５をマスクとしてｎ型
不純物を注入し、ｎ＋ ソース領域７とｎ＋ ドレイン
領域８を形成する。
をマスクとして、ＣＦ４ を用いたＲＩＥにより露出し
ているＷＳｉＮ層３を除去する。この工程により、ゲー
ト電極５と負荷抵抗６が同時に形成される。次いで、Ｃ
ＶＤ法によって全表面にＳｉＯ２ 膜９を形成し、ソー
ス領域とドレイン領域を形成する予定の部分に窓を開口
し、この窓をとおし、ゲート電極５をマスクとしてｎ型
不純物を注入し、ｎ＋ ソース領域７とｎ＋ ドレイン
領域８を形成する。
【００１７】３．（図１（Ｃ）参照）残留しているＳｉ
Ｏ２ 膜９を除去した後、ｎ＋ ソース領域７とｎ＋
ドレイン領域８にオーミック接触するソース電極９とド
レイン電極１０を形成する。上記の工程によって形成さ
れたゲート電極５は抵抗材料であるＷＳｉＮ層によって
形成されるが、ゲート電極に流れる電流は微小であるか
ら、この電気抵抗は装置の動作上支障を来すことはなく
、また、配線を接続する時にゲート電極５の上にＡｕが
付着するため問題は生じない。
Ｏ２ 膜９を除去した後、ｎ＋ ソース領域７とｎ＋
ドレイン領域８にオーミック接触するソース電極９とド
レイン電極１０を形成する。上記の工程によって形成さ
れたゲート電極５は抵抗材料であるＷＳｉＮ層によって
形成されるが、ゲート電極に流れる電流は微小であるか
ら、この電気抵抗は装置の動作上支障を来すことはなく
、また、配線を接続する時にゲート電極５の上にＡｕが
付着するため問題は生じない。
【００１８】（第２実施例）図２（Ａ）、（Ｂ）は、第
２実施例のＧａＡｓ／ＡｌＧａＡｓ ＨＢＴ集積回路
装置の製造工程説明図である。この図において、２１は
半絶縁性ＧａＡｓ基板、２２はｉ−ＡｌＧａＡｓ層、２
３はｎ＋ −ＧａＡｓ層、２４はｎ−ＧａＡｓ層、２５
はｐ＋ −ＧａＡｓ層、２６はｎ−ＡｌＧａＡｓ層、２
７はｎ＋ −ＧａＡｓ層、２８はベース電極、２９はエ
ミッタ電極、３０はコレクタ電極、３１は負荷抵抗であ
る。この製造工程説明図に沿って第２実施例の製造工程
を説明する。
２実施例のＧａＡｓ／ＡｌＧａＡｓ ＨＢＴ集積回路
装置の製造工程説明図である。この図において、２１は
半絶縁性ＧａＡｓ基板、２２はｉ−ＡｌＧａＡｓ層、２
３はｎ＋ −ＧａＡｓ層、２４はｎ−ＧａＡｓ層、２５
はｐ＋ −ＧａＡｓ層、２６はｎ−ＡｌＧａＡｓ層、２
７はｎ＋ −ＧａＡｓ層、２８はベース電極、２９はエ
ミッタ電極、３０はコレクタ電極、３１は負荷抵抗であ
る。この製造工程説明図に沿って第２実施例の製造工程
を説明する。
【００１９】１．（図２（Ａ）参照）半絶縁性ＧａＡｓ
基板２１の上に、ｉ−ＡｌＧａＡｓ層２２、ｎ＋ −Ｇ
ａＡｓ層２３、ｎ−ＧａＡｓ層２４、ｐ＋ −ＧａＡｓ
層２５、ｎ−ＡｌＧａＡｓ層２６、ｎ＋ −ＧａＡｓ層
２７を形成する。そして、エミッタメサ、ベースメサ、
コレクタメサ（アイソレーション）のエッチングを行う
。ｐ＋ −ＧａＡｓ層２５の上にオーミック接触するＡ
ｕ／Ｚｎ／Ａｕ（１００／１００／３０００Å）構造か
らなるベース電極２８を形成する。
基板２１の上に、ｉ−ＡｌＧａＡｓ層２２、ｎ＋ −Ｇ
ａＡｓ層２３、ｎ−ＧａＡｓ層２４、ｐ＋ −ＧａＡｓ
層２５、ｎ−ＡｌＧａＡｓ層２６、ｎ＋ −ＧａＡｓ層
２７を形成する。そして、エミッタメサ、ベースメサ、
コレクタメサ（アイソレーション）のエッチングを行う
。ｐ＋ −ＧａＡｓ層２５の上にオーミック接触するＡ
ｕ／Ｚｎ／Ａｕ（１００／１００／３０００Å）構造か
らなるベース電極２８を形成する。
【００２０】２．（図２（Ｂ）参照）次いで、エミッタ
電極部分、コレクタ電極部分、および負荷抵抗部分を窓
開けしたレジスト膜を形成し、全体にＡｕＧｅ／Ａｕ／
ＷＳｉＮ（５０／５０／３０００Å）構造を蒸着によっ
て形成し、リフトオフしてエミッタ電極部分、コレクタ
電極部分、負荷抵抗部分にＡｕＧｅ／Ａｕ／ＷＳｉＮ構
造を残し、さらに、オーミック電極のコンタクト抵抗を
低減するため、４００℃、１分間の熱処理を行って、ｎ
＋ −ＧａＡｓ層２７上にエミッタ電極２９を、ｎ＋
−ＧａＡｓ層２３上にコレクタ電極３０を形成し、ｉ−
ＡｌＧａＡｓ層２２上に負荷抵抗３１を形成する。この
工程により、オーミック電極と負荷抵抗が同時に形成さ
れる。
電極部分、コレクタ電極部分、および負荷抵抗部分を窓
開けしたレジスト膜を形成し、全体にＡｕＧｅ／Ａｕ／
ＷＳｉＮ（５０／５０／３０００Å）構造を蒸着によっ
て形成し、リフトオフしてエミッタ電極部分、コレクタ
電極部分、負荷抵抗部分にＡｕＧｅ／Ａｕ／ＷＳｉＮ構
造を残し、さらに、オーミック電極のコンタクト抵抗を
低減するため、４００℃、１分間の熱処理を行って、ｎ
＋ −ＧａＡｓ層２７上にエミッタ電極２９を、ｎ＋
−ＧａＡｓ層２３上にコレクタ電極３０を形成し、ｉ−
ＡｌＧａＡｓ層２２上に負荷抵抗３１を形成する。この
工程により、オーミック電極と負荷抵抗が同時に形成さ
れる。
【００２１】この工程で形成されたエミッタ電極、ベー
ス電極、コレクタ電極自体の厚さ方向の抵抗は、ＷＳｉ
Ｎの層厚が約３０００Åと薄く０．１Ω程度であるから
支障にならない。
ス電極、コレクタ電極自体の厚さ方向の抵抗は、ＷＳｉ
Ｎの層厚が約３０００Åと薄く０．１Ω程度であるから
支障にならない。
【００２２】また、負荷抵抗のＷＳｉＮ層とｉ−ＡｌＧ
ａＡｓ層２２の間に存在するＡｕＧｅ／Ａｕ層は、従来
の同種の電極ＡｕＧｅ／Ａｕ（２００／３０００Å）に
比較して極端に薄くしてあるから、層方向の電気抵抗は
大きく、かつ、合金処理によってｉ−ＡｌＧａＡｓ層２
２と合金化されるため所望の負荷抵抗の確保に支障はな
い。
ａＡｓ層２２の間に存在するＡｕＧｅ／Ａｕ層は、従来
の同種の電極ＡｕＧｅ／Ａｕ（２００／３０００Å）に
比較して極端に薄くしてあるから、層方向の電気抵抗は
大きく、かつ、合金処理によってｉ−ＡｌＧａＡｓ層２
２と合金化されるため所望の負荷抵抗の確保に支障はな
い。
【００２３】本実施例は、ＧａＡｓ／ＡｌＧａＡｓ
ＨＢＴ（ヘテロ接合バイポーラトランジスタ）集積回路
装置に関するものであるが、本発明は、この他、ＧａＡ
ｓ ＭＥＳＦＥＴ（金属ショットキ型電界効果トラン
ジスタ）、ＧａＡｓ／ＡｌＧａＡｓ ＨＥＭＴ（高電
子移動度トランジスタ）、ＧａＡｓ／ＡｌＧａＡｓ
ＨＢＴ、ＩｎＧａＡｓ／ＩｎＰ ＨＢＴ、ＩｎＧａＡ
ｓ／ＩｎＡｌＡｓ ＨＢＴ、ＧａＡｓ／ＡｌＧａＡｓ
ＨＥＴ（ホットエレクトロントランジスタ）、Ｉｎ
ＧａＡｓ／ＩｎＰ ＨＥＴ、ＩｎＧａＡｓ／ＩｎＡｌ
Ａｓ ＨＥＴ、ＧａＡｓ／ＡｌＧａＡｓ ＲＨＥＴ
（共鳴トンネルホットエレクトロントランジスタ）、Ｉ
ｎＧａＡｓ／ＩｎＰ ＲＨＥＴ、ＩｎＧａＡｓ／Ｉｎ
ＡｌＡｓ ＲＨＥＴ等においても同様に適用できる。
ＨＢＴ（ヘテロ接合バイポーラトランジスタ）集積回路
装置に関するものであるが、本発明は、この他、ＧａＡ
ｓ ＭＥＳＦＥＴ（金属ショットキ型電界効果トラン
ジスタ）、ＧａＡｓ／ＡｌＧａＡｓ ＨＥＭＴ（高電
子移動度トランジスタ）、ＧａＡｓ／ＡｌＧａＡｓ
ＨＢＴ、ＩｎＧａＡｓ／ＩｎＰ ＨＢＴ、ＩｎＧａＡ
ｓ／ＩｎＡｌＡｓ ＨＢＴ、ＧａＡｓ／ＡｌＧａＡｓ
ＨＥＴ（ホットエレクトロントランジスタ）、Ｉｎ
ＧａＡｓ／ＩｎＰ ＨＥＴ、ＩｎＧａＡｓ／ＩｎＡｌ
Ａｓ ＨＥＴ、ＧａＡｓ／ＡｌＧａＡｓ ＲＨＥＴ
（共鳴トンネルホットエレクトロントランジスタ）、Ｉ
ｎＧａＡｓ／ＩｎＰ ＲＨＥＴ、ＩｎＧａＡｓ／Ｉｎ
ＡｌＡｓ ＲＨＥＴ等においても同様に適用できる。
【００２４】上記の実施例においては、本発明により形
成する抵抗として負荷抵抗の例を挙げたが、一般に回路
抵抗にも適用できることはいうまでもない。
成する抵抗として負荷抵抗の例を挙げたが、一般に回路
抵抗にも適用できることはいうまでもない。
【００２５】
【発明の効果】以上説明したように、本発明によると、
従来２つの工程からなっていた化合物半導体装置の電極
と回路抵抗が１つの工程により形成でき、集積回路装置
の製造工程の簡略化とともに歩留りの向上が可能になる
。
従来２つの工程からなっていた化合物半導体装置の電極
と回路抵抗が１つの工程により形成でき、集積回路装置
の製造工程の簡略化とともに歩留りの向上が可能になる
。
【図１】（Ａ）〜（Ｃ）は、第１実施例のＧａＡｓ
ＭＥＳＦＥＴ集積回路装置の製造工程説明図である。
ＭＥＳＦＥＴ集積回路装置の製造工程説明図である。
【図２】（Ａ）、（Ｂ）は、第２実施例のＧａＡｓ／Ａ
ｌＧａＡｓ ＨＢＴ集積回路装置の製造工程説明図で
ある。
ｌＧａＡｓ ＨＢＴ集積回路装置の製造工程説明図で
ある。
【図３】従来のＧａＡｓ ＭＥＳＦＥＴ集積回路装置
の構成断面図である。
の構成断面図である。
【図４】従来のＧａＡｓ／ＡｌＧａＡｓ ＨＢＴ集積
回路装置の構成断面図である。
回路装置の構成断面図である。
１ 半絶縁性ＧａＡｓ基板
２ ｎ型層
３ ＷＳｉＮ層
４ レジスト膜
５ ゲート電極
６ 負荷抵抗
７ ｎ＋ ソース領域
８ ｎ＋ ドレイン領域
９ ＳｉＯ２ 膜
１０ ドレイン電極
Claims (2)
- 【請求項１】 ＷＳｉ、ＴｉＳｉ等のメタルシリサイ
ドあるいはその窒化物またはＮｉＣｒ等の合金からなる
電気抵抗材料層をゲート電極と回路抵抗に共用したこと
を特徴とするＭＥＳＦＥＴ、ＨＥＭＴ、ＨＢＴ、ＨＥＴ
、あるいは、ＲＨＥＴを用いた半導体集積回路装置。 - 【請求項２】 ＡｕＧｅ／Ａｕ／ＷＳｉＮ等のオーミ
ック金属材料層をオーミック電極と回路抵抗に共用した
ことを特徴とするＭＥＳＦＥＴ、ＨＥＭＴ、ＨＢＴ、Ｈ
ＥＴあるいはＲＨＥＴを用いた半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11226191A JP3438100B2 (ja) | 1991-04-18 | 1991-04-18 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11226191A JP3438100B2 (ja) | 1991-04-18 | 1991-04-18 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04320062A true JPH04320062A (ja) | 1992-11-10 |
| JP3438100B2 JP3438100B2 (ja) | 2003-08-18 |
Family
ID=14582282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11226191A Expired - Lifetime JP3438100B2 (ja) | 1991-04-18 | 1991-04-18 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3438100B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989917B2 (en) * | 2002-01-31 | 2011-08-02 | Nxp B.V. | Integrated circuit device including a resistor having a narrow-tolerance resistance value coupled to an active component |
-
1991
- 1991-04-18 JP JP11226191A patent/JP3438100B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989917B2 (en) * | 2002-01-31 | 2011-08-02 | Nxp B.V. | Integrated circuit device including a resistor having a narrow-tolerance resistance value coupled to an active component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3438100B2 (ja) | 2003-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4711858A (en) | Method of fabricating a self-aligned metal-semiconductor FET having an insulator spacer | |
| JP2599381B2 (ja) | Ｆｅｔデバイスの製造方法 | |
| JP3376078B2 (ja) | 高電子移動度トランジスタ | |
| JP3377022B2 (ja) | ヘテロ接合型電界効果トランジスタの製造方法 | |
| KR100296705B1 (ko) | 이종 접합 쌍극자 소자를 이용한 집적 회로 소자의 제조 방법 | |
| JPH04320062A (ja) | 半導体集積回路装置 | |
| JPH0260222B2 (ja) | ||
| JP3087278B2 (ja) | モノリシック集積回路素子 | |
| US5514606A (en) | Method of fabricating high breakdown voltage FETs | |
| JPH02109360A (ja) | 半導体装置 | |
| JP2601814B2 (ja) | 化合物半導体装置 | |
| JPS628575A (ja) | 半導体装置 | |
| JPH04343440A (ja) | 半導体装置 | |
| JPH08191055A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH1154522A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2777153B2 (ja) | 半導体装置およびその製造方法 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2682032B2 (ja) | 半導体装置の製造方法 | |
| JPH0472384B2 (ja) | ||
| JP3338914B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS59193063A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59126676A (ja) | 電界効果型トランジスタ | |
| JPS6122872B2 (ja) | ||
| JPH0434824B2 (ja) | ||
| JPH0831482B2 (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010403 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |