JPS58135668A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58135668A
JPS58135668A JP1866882A JP1866882A JPS58135668A JP S58135668 A JPS58135668 A JP S58135668A JP 1866882 A JP1866882 A JP 1866882A JP 1866882 A JP1866882 A JP 1866882A JP S58135668 A JPS58135668 A JP S58135668A
Authority
JP
Japan
Prior art keywords
sio2 film
layers
adhered
electrode
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1866882A
Other languages
English (en)
Other versions
JPH0226790B2 (ja
Inventor
Naoki Yokoyama
直樹 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1866882A priority Critical patent/JPS58135668A/ja
Publication of JPS58135668A publication Critical patent/JPS58135668A/ja
Publication of JPH0226790B2 publication Critical patent/JPH0226790B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)発明の技術分野 本発明は化合物半導体装置のオーミック接触電極の構成
に関す。
+bl  技術σン背景 半導体fc賀てついて、オーミック電極を形成する工程
は必要不可欠である。しかもオーミック電極の性能が半
導体装置の性能に直接影響するため、電極材料の選択、
形成技術は甚だ重要な問題である口 半導体材料として化合物半導体が用いられる場合には、
シリコン(Si)のような単一元素と異な秒、オーミ、
り電極を形成する技術は、それらの伝導形によりても電
極材料が変わ秒問題を難しくしている。
l−v族化合物半導体、例えばG a A s半導体装
置の電極金属としては、通常銀(Ag)または獣ん0を
ペースに・した合金が用いられている。一般KAgベー
スの合金は付着力に優れるが、ポンディングに輸点があ
り、Auベー、不の合金は蒸着1合金等が容烏で微細加
工性が良く、再現性、信頼性に優れ、ポンディングも容
易であるが、付着力に問題を生じ易い。電極金属の代表
的な例としては、n−GaAsK対して、AuGe、A
uGe/Ni等、p−Q a Asに対してA g Z
 n e A u B e等があげられるが、Geもし
くはZn、Beは夫々C層もしくは、中層管形成するた
めの添加物として用いられている。
(C)  従来技術と問題点 n−GaAs半導体にオーミック電極を形成する代表的
方法は、n−GaAs半導体面上に蒸着法もしくはスパ
ック法によってAuG*@を形成し、合金化のための熱
処[tllす方法である。
この熱処理において、AuG・のGaAs fC対する
ねれ特性が低いためにAuGeが島状になる(ball
lnω傾向がある。これ管防止してAuGet1′10
aASK対して緊密に接触し合金を形成することを目的
としてAuG@層上KN(もしくはPt rat重畳す
ることもIEK広く知られている。
したしf、r fllら、前記のn−GaAs半導体面
上に設けた入uGe電極もしくはAuGe/Nl電極上
に入ullt形成する場合においては、これらのAuG
e層もしくはAuGa/N11llt−介してGa、A
s及びAuの拡散が際限なく行われて、合金化すなわち
オーミック接合Sさの一種性が悪く、オーミック接触抵
抗値が大きくかつその再現性が悪い。
(d)  発明の目的 本発明は、化合物半導体上Kf!役されるオーミック接
触電極に関して、該電極上に金属層を重畳した場合にお
いて、該化合物半導体管構成する元素の拡散を防止して
、安定して低い接触抵抗値が再現性良く形成畜れる牛導
体装置t−提供すること憂目的とする。
tel  発明の構成 本発明の前記目的は、化合物半導体上に配設されるオー
ミック接触電極が、高融点金属シリサイド層を含んでな
ることにょ抄達成される。
前記高融点金属シリサイドの例としてMo8jx。
Ta81)(、W81x等もしくは、TiWSi等があ
げられる。
げ)発明の実施例 以下本発明を実施例により図面を参照して真停的に説明
する。
第1図乃至第6図は本発明のGmAs電界効果トランジ
スタのソース・ドレイン電極についての笑覧 部側を示す断面図である。
第1図に示す如く、クロム(Cr)tドープしたGaA
s苧飴縁性基4i!1に、厚さ例えばdQQnmの二酸
化シリコン(810,)謹2を形成し、これを通常の技
法で/iダー二ンケし、愈2暑を形成する。
次いで、イオン注入法會遭用し、加速電圧175KV寝
度Kml、%て、ドース量2.1X1G’2m−21度
にシクコジ(SI)を注入する。
省略)を形成し、温11sooc、I1間ts分間11
度の熱処理管施すことにより、図示のよhな装置領域3
を褥る。な右、外方拡散1*止するだめK。
後から゛形成した840.膜は前記熱処理終了後除去す
る。
なお、以iII!明した選択的イオン注入法によりてn
m’領域3Yr形成する方法に代えて、震゛知の如く、
半絶縁性基榎上にエビダキシャル法によってn形層を形
成してもよい。
て厚さ例えば600 amの合金at影形成、これを、
CF’4+O富(51t)からなるエラ千ヤントを使用
するドライエツチング法にてパダーニングしてゲート電
極4を形成する。
II4図に示す如く、810.gg’51形成し、それ
をパダーニングしてtasat形成し、ゲート電極4及
び810m II 5 ’にマスクとして、イオン注入
法を適用し、加速電圧1フ5KVli[に2いて、ドー
ス量t1.7 X 1013I:IL−2程度に51t
−注入する・餌5図に示す如く、5Bj、@sを除去し
てから、新たに−さ”例えば100100n度の810
slo(図示上省略)!形成し、温度800℃2時間1
5分間程度の熱処理を実施することKよ抄、図示のよう
なn+糎領領域6び6′が形成される。なお熱処理終了
後旧0*lF?除去すg゛。
このよhにして形成したn+製領領域6び6′のであり
〆た。
次いでwE6図に示す如(、n+型領領域6び6′上に
それぞれ本発明の特徴とする電極を形成するり本冥部側
に?いて該電極の形成は、才ずA u G e層7及び
71tスパツタ法にて犀さ3Qnm寝度着着し%続いて
(TIo、3WQ、丁)8遍、からなる合金層8及び8
′管スバツダ法にて厚さ200 nm11度被着した。
な2本実施例においては、前記本発明の目的からAuG
e / (Ti6.IW6,7) 81.よりなる電極
層7及び8並びに7’及び8′上に犀”74200 n
m@lljノん1層9及び9′をも引続いてスパック法
により形成したO これらの層をパダー二ソグし、温度450℃1分間の熱
処Jl!−施すことにより一様な合金II!得、オーミ
ック接触抵抗率IX10−6lX10−6ohが再現性
良く得られた・この結果はGmAs電界効果トランジス
タのソース・ドレイン電極として、前記従来技術による
問題点管堺決するものである。
なお、高融点金属シリサイドとして、前記(Ti、sW
、、、) Bl 、とは組成比の異なるTIW81合金
、もしくはMo81x、Ta31xもしくはWSix等
を用いても同等の効果を得ることがで會る。
Igl  発明の効果 本発明は、化合物半導体上(配設されるオーミック接触
電極が、高融点金属シリサイド層管含んでなることくよ
抄、該電極上に金W4*を重畳した場合においても、皺
化合物牛導体t#I成する元素の拡散を防止して、安定
して低い接触抵抗値が再現性曳く形成される半導体装置
を提供するものであって、化合物半導体装置の特性及び
信頼度の向上に大きい効果管与える。
【図面の簡単な説明】
第1図乃至第6図は本発明の実施例を示す断面図である
。 図において、1はQaAs牛絶縁性基板、2はSO鵞膜
、2aはStO鵞膜2に形成された窓、3はnil領域
、4はシ箇ットキゲート電極、5は8i0.膜、5麿け
S10.膜5に形成された窓、6及び6′けn+領領域
)及び7′はAuGe層、8及び8′はTIWai層、
9及び9′はAul1llt示す。 第2図 第3図 第5図 第6図

Claims (1)

    【特許請求の範囲】
  1. (1)高融点金属シリサイドからなる層t−市むオーミ
    ック接触電極が化合物半導体上に形成されてなることt
    eaとする半導体装置。 (21高融点金属シリサイドが、TiW8iであること
    を特徴とする特許請求の範囲第1項記載の半導体装置。 (31高融点金属’y II 4tイドがMoSix 
    、 ’fa8kx 。 WSixのいずれか一つであることを特徴とする特許請
    求の範囲第1項記載の半導体装置。
JP1866882A 1982-02-08 1982-02-08 半導体装置 Granted JPS58135668A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1866882A JPS58135668A (ja) 1982-02-08 1982-02-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1866882A JPS58135668A (ja) 1982-02-08 1982-02-08 半導体装置

Publications (2)

Publication Number Publication Date
JPS58135668A true JPS58135668A (ja) 1983-08-12
JPH0226790B2 JPH0226790B2 (ja) 1990-06-12

Family

ID=11977980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1866882A Granted JPS58135668A (ja) 1982-02-08 1982-02-08 半導体装置

Country Status (1)

Country Link
JP (1) JPS58135668A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121174A (en) * 1987-10-23 1992-06-09 Vitesse Semiconductor Corporation Gate-to-ohmic metal contact scheme for III-V devices
US5422307A (en) * 1992-03-03 1995-06-06 Sumitomo Electric Industries, Ltd. Method of making an ohmic electrode using a TiW layer and an Au layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5021225A (ja) * 1973-06-29 1975-03-06

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5021225A (ja) * 1973-06-29 1975-03-06

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121174A (en) * 1987-10-23 1992-06-09 Vitesse Semiconductor Corporation Gate-to-ohmic metal contact scheme for III-V devices
US5422307A (en) * 1992-03-03 1995-06-06 Sumitomo Electric Industries, Ltd. Method of making an ohmic electrode using a TiW layer and an Au layer

Also Published As

Publication number Publication date
JPH0226790B2 (ja) 1990-06-12

Similar Documents

Publication Publication Date Title
US4312113A (en) Method of making field-effect transistors with micron and submicron gate lengths
JPH0387066A (ja) 化合物半導体用電極
JPS58135668A (ja) 半導体装置
JPH0546106B2 (ja)
US4312112A (en) Method of making field-effect transistors with micron and submicron gate lengths
JPS59181676A (ja) 半導体装置
JPS5898963A (ja) 半導体装置
JPS61214481A (ja) シヨツトキ障壁ゲ−ト電界効果トランジスタ
JP2569032B2 (ja) 半導体装置
JPS63202951A (ja) 化合物半導体装置
JPS59232464A (ja) 化合物半導体装置
JPS59132660A (ja) n型砒化ガリウムへのシヨツトキ−性電極構造
JPS61174671A (ja) シヨツトキ接合型半導体装置及びその製法
JPS60123067A (ja) 半導体装置およびその製造方法
JPS58103175A (ja) 半導体装置およびその製造方法
JPH03165035A (ja) 半導体装置の製造方法
JPH0416952B2 (ja)
JPS59143369A (ja) 電界効果トランジスタ
JPS60245220A (ja) 砒化ガリウムへのオ−ム性電極の形成方法
JPH03109725A (ja) 半導体装置の製造方法
JPH0439772B2 (ja)
JPH028457B2 (ja)
JPS60165763A (ja) 光−電子素子集積回路装置の製造方法
JPH0783026B2 (ja) 電界効果トランジスタの製造方法
JPH03270017A (ja) 半導体装置の製造方法