JPH0416952B2 - - Google Patents

Info

Publication number
JPH0416952B2
JPH0416952B2 JP58011415A JP1141583A JPH0416952B2 JP H0416952 B2 JPH0416952 B2 JP H0416952B2 JP 58011415 A JP58011415 A JP 58011415A JP 1141583 A JP1141583 A JP 1141583A JP H0416952 B2 JPH0416952 B2 JP H0416952B2
Authority
JP
Japan
Prior art keywords
film
heat treatment
gas
alloy
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58011415A
Other languages
English (en)
Other versions
JPS59138333A (ja
Inventor
Shinichi Oofuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1141583A priority Critical patent/JPS59138333A/ja
Publication of JPS59138333A publication Critical patent/JPS59138333A/ja
Publication of JPH0416952B2 publication Critical patent/JPH0416952B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電極配線に接する絶縁膜中の可動イ
オン密度を低減化した半導体装置の製造方法に関
するものである。
(従来技術) 近年、半導体装置の内部に素子とその電極・配
線とを高密度に集積させるために、高融点金属を
電極・配線に用いたいわゆる自己整合式素子形成
法が用いられるようになつた。例えばMOS型集
積回路における自己整合式素子形成法では、高融
点金属のモリブデン(Mo)などの膜を半導体基
板への不純物イオン注入のマスクに用い、また、
そのまま残して電極・配線として利用する。この
工程について、MOSトランジスタ部を取り上げ
て図面で説明する。まず第1図aに示すように、
Si基板1に素子間分離用Si酸化膜2を形成し、さ
らにゲート酸化膜3を形成する。その後、第1図
bに示すように、電極配線用の高融点金属膜とし
て例えばMoを堆積させ、これを写真蝕刻法で加
工してゲート電極4を形成する。次に、第1図c
に示すように、Si基板1と反対の伝導型を示す不
純物イオンをゲート電極4をマスクにして注入
し、MOSトランジスタのソース領域5及びドレ
イン領域6を形成する。その後、窒素ガス雰囲気
中で1000℃程度まで加熱して、不純物の活性化を
行う。
この工程では、ソース領域5及びドレイン領域
6へのイオン注入に対してゲート電極4をマスク
にして自己整合させているため、不純物拡散領域
と電極配線との画像合わせのための目合わせずれ
に対する余裕を必要としない。従つて、素子の占
める面積が減少し、限られたペレツト面積内によ
り多くの素子を形成することが可能となる。
この自己整合式素子形成法を用いる場合には、
ゲート電極となる薄膜が、注入される不純物イオ
ンに対してマスクとして作用し、なおかつ1000℃
程度までの加熱に耐える性質を備えていることが
必要である。MOS型集積回路では、このような
ゲート電極・配線として、従来から不純物添加多
結晶Siが用いられてきた。しかし、その比抵抗が
約5×10-4Ω・cm以上と高いため、電極・配線の
微細構造化により配線部分の抵抗が増大し、この
抵抗増大に起因した信号の伝搬遅延が問題となつ
てきた。このため、最近では、不純物添加多結晶
Siより比抵抗が約2桁低いMo等の高融点金属を
ゲート電極・配線に用いる技術が注目されてきて
いる。例えばMoでは、結晶粒径もより小さいた
め微細加工が可能であり、また、原子番号が42で
バルクの密度が10.2g/cm-3と大きいため、イオ
ン注入に対する阻止能力も高い。
しかし、実際にMoを電極・配線に用いてMOS
トランジスタを製作すると、そのしきい値電圧が
長期間の使用で変動する現象が観測される。この
現象は、特にバイアス−温度加速試験を行うとし
きい値電圧の負方向への変動として顕著に現れ
る。一般にMOS型集積回路におけるMOSトラン
ジスタのしきい値電圧の安定性は、集積回路の信
頼性上、最も重要な問題であり、上記の変動は許
容されない。このしきい値電圧の変動の原因につ
いては、多くの研究が行われており、主にNa等
のアルカリ金属のイオンがゲート酸化膜中で移動
することに因ることが知られている。また、これ
らの可動イオンは、当初ゲート電極の金属中に不
純物として含有されており、さらに製造工程中で
の金属電極表面の汚染も加わり、これらが高温熱
処理等の工程でゲート酸化膜中に拡散・侵入する
ものと考えられている。
ゲート酸化膜中の可動イオンの低減について
は、従来、種々の方法が研究されてきた。第1の
方法は、ゲート酸化膜中にリン(P)を導入し、
PによるNaのゲツタリング効果を利用してNaを
ゲート酸化膜中に固定しようとするものである。
この場合は、パターニングしたゲート電極上にP
入りシリケート・ガラスを堆積させ、その後の熱
処理によりシリケート・ガラス中のPをゲート酸
化膜中へ拡散させる方法が一般的に取られてい
る。この方法では、Pの導入を熱拡散で行うた
め、その導入領域をゲート酸化膜中に正確に限
定・制御することは容易でない。特に、高密度化
したMOS型半導体装置では、ゲート酸化膜厚が
300Å以下と薄くなるため、P拡散の制御は一段
と困難になる。
第2の方法には、石川等やヤナガワ等が蒸着法
で形成したMo電極について報告している高温水
素処理法がある(H.Ishikawa,M.Yamamoto,
H.Tokunaga,N.Toyokura.F.Yanagawa,K.
Kiuchi,and M.Kondo:IEEE Trans.Electron
Devices,Vol.ED−27,pp.1586〜1590,1980.,
F.Yanagawa,K.Kiuchi,T.Hosoya,T.
Tsuchiya,T.Amazawa,and T.Mano:IEEE
Trans.Electron Devices,Vol.ED−27,pp.1602
〜1606,1980)。この方法では、パターニング後
のMoゲート電極をH2−N2(10%−90%)混合ガ
ス中で1000℃の熱処理を行うか、または、N2
ス中で1000℃の熱処理を行つた後に、引き続いて
H2−N2混合ガス中で1000℃の熱処理を行う。そ
の結果、ゲート酸化膜中の可動イオン密度は、
1011〜1010cm-2程度にまで減少する。しかし、こ
の方法をスパツタMo膜に応用した場合には、ス
パツタ金属膜中の不純物濃度が蒸着膜に比べて高
いため、この熱処理による可動イオン密度の低減
効果だけでは不十分である。スパツタリングで
Mo膜を堆積させる場合には、スパツタ用のArガ
スにH2ガスを添加すると、H2−N2混合ガス中で
の熱処理時の可動イオンの減少がさらに強まるこ
とが知られている(特願昭57−140955)。ただし、
この場合には、1000℃程度の高温熱処理を必要と
し、900℃では依然として1010cm-2程度の密度の
可動イオンが検出される。
一方、ゲート電極用高融点金属膜については、
可動イオンの問題に限らず種々の特性改善のため
に他の金属を添加する技術が検討されている。例
えばMoについては、チタン(Ti)を2〜15wt.
%混入させる方法が知られている(特公昭55−
35868)。この場合、膜形成にはMo板を部分的に
Ti板で被覆した分離陰極板をスパツタリングす
る方法が主に用いられている。この方法によれ
ば、Mo膜に比べて基板との接着力が増し、基板
温度を600℃以上に高めることなしに、割れ及び
はがれのない膜を歩留り良く堆積できる。しか
し、これらの方法による可動イオン密度の改善に
ついては、報告されていない。
(発明の目的) 本発明は上記の欠点を改善するために提案され
たもので、可動イオン密度を低減せしめた半導体
装置の製造方法を提供することを目的とするもの
である。
(発明の構成) 上記の目的を達成するため、本発明は半導体基
板の表面に絶縁膜を形成する工程と、前記絶縁膜
上に、タンタルの含有量が3〜20at.%であるモ
リブデンとタンタルよりなる合金膜を形成する工
程と、前記合金膜をパターニングして電極あるい
は配線形状に形成する工程と、水素と窒素との混
合ガスを含む雰囲気中でほぼ900℃ないし1000℃
の高温熱処理を行う工程とを含むことにより、前
記絶縁膜中の可動イオン密度を低減せしめること
を特徴とする半導体装置の製造方法を発明の要旨
とするものである。
次に本発明の実施例を添付図面について説明す
る。なお、実施例は一つの例示であつて、本発明
の精神を逸脱しない範囲で、種々の変更あるいは
改良を行いうることは言うまでもない。
第2図は、本発明によるMOS型半導体装置の
ゲート電極部の製造工程説明図で、工程要所にお
けるMOS型半導体装置の要部の断面形状を示し
ている。まず、第2図aに示すようにSi基板1の
表面に素子間分離用Si酸化膜2およびゲート酸化
膜3を形成する。本発明では、次の第2図bに示
す工程が従来と異なる。すなわち、従来では10-3
〜10-2Torr程度の圧力のArガス雰囲気中で高融
点金属の例えばMoをスパツタリングするか、ま
たは、〜10-6Torr程度の圧力の真空中でMoを電
子ビーム蒸着法で蒸着してゲート電極用のMo膜
を形成した。本発明では、この代わりに7.5×
10-3Torrの圧力のArガス雰囲気中でMoターゲツ
ト及びTa(タンタル)ターゲツトを同時にスパツ
タし、Taを7at.%含む厚さ3300ÅのMoとTaの
合金ゲート電極膜7を堆積させる。ただし、スパ
ツタリング中の基板加熱(例えば700℃以上)を
十分に行わない場合には、この時点でのMoとTa
との合金化は不十分で、概ねMoとTaの混合した
膜となつている。しかし、後に行う高温熱処理に
より、合金化される。本実施例では、便宜上、堆
積直後の膜も合金膜と呼ぶものとする。この例で
は、膜堆積にスパツタ法を用いたが、電子ビーム
蒸着法を用いても良い。また、ターゲツトまたは
蒸着源にMoとTaの合金を用いることも可能であ
る。さらに、これらの方法では、膜堆積をArガ
ス雰囲気中または真空中で行つているが、これら
の雰囲気にH2ガスを添加しても良い。例えばス
パツタ法では、H2ガスの分圧を2×10-4
10-3Torr程度とする。このH2ガスの添加は、後
に示すように、本発明の効果をさらに高める作用
を有している。また、本実施例のごとく、電極の
低抵抗に注目して、主体となる金属として比抵抗
の低いMo(バルク比抵抗5.3×10-6Ω・cm)を用
い、添加金属として比較的比抵抗は高いが窒化物
が高温で安定なTa(バルク比抵抗1.3×10-6Ω・
cm)を用いる組合せの場合には、添加するTaの
濃度としては、熱処理後の合金膜比抵抗を1×
10-4Ω・cm以下とするために10at.%以下とするの
が望ましい。
この後は、従来工程と同様に第2図cに示すよ
うに、合金ゲート電極膜7の上に直接ホトレジス
ト等のマスク材料を塗布し、写真蝕刻法で加工し
て合金ゲート電極8を形成する。次に第2図dに
示すように、Si基板1と反対の伝導型を示す不純
物イオンを合金ゲート電極8をマスクにして注入
し、MOSトランジスタのソース領域5及びドレ
イン領域6を形成する。
本発明では、この後も工程も従来と異なる。す
なわち、従来は、ソース・ドレイン領域に注入し
た不純物を活性化するために、N2ガス雰囲気中
で1000℃程度の熱処理を行つた。しかし、本発明
では、この熱処理をH2とN2の混合ガスを含む雰
囲気中で行う。例えば、H2ガスを10%、N2ガス
を90%含む1気圧のH2−N2混合ガス中で1000
℃、30分間、加熱する。また、この熱処理は、は
じめにN2ガス雰囲気中で1000℃の熱処理を行い、
引き続いてH2−N2混合ガス雰囲気中で1000℃の
熱処理を行つても良い。ただし、熱処理温度は、
700℃以上の高温を要する。
以上説明したように、本発明では、電極用金属
膜として、特定の2つの金属群から選ばれた合金
を用い、かつ、H2とN2の混合ガスを含む雰囲気
中で高温熱処理を行うことを基本的な特徴として
いる。
次に、本実施例に基づき製作したMOSキヤパ
シタの可動イオン密度の特性について、図面を用
いて説明する。第3図は、本実施例で示した工程
を用いてP型Si基板上にゲート酸化膜厚が400Å、
スパツタ法で堆積したゲート電極の形状が500μ
m角のMOSキヤパシタを形成し、その可動イオ
ン密度NmをTVS法(Triangular Voltage
Sweep Metnod)を用いて測定した結果を示す。
横軸は、電極形成後に行つたH2−N2混合ガス中
での熱処理温度を示す。縦軸は、ゲート酸化膜中
の可動イオン密度Nmを示す。図中の“Mo”は、
従来技術によりスパツタリングで形成したMoゲ
ート電極の試料を示す。“Mo−Ta”は、本発明
によるMoとTaの合金ゲート電極の試料を示し、
“H2−Mo−Ta”は、MoとTaの合金ゲート電極
膜形成用スパツタガス(Ar:分圧7.5×
10-3Torr)にH2ガスを分圧が2×10-3Torrとな
るように添加して製作した試料を示す。従来の
Moゲート電極では、熱処理温度が1000℃の場合
にも可動イオン密度Nmは1011cm-2程度を示す。
これに比べて、本発明によるMo−Taゲート電極
では、900℃でも1011cm-2程度と小さく、さらに
1000℃では、1010cm-2以下となる。さらにH2
Mo−Taゲート電極では、可動イオン密度Nmの
減少はより顕著となり、900℃でも検出されない
程度となる。これらの結果から、MoへのTaの添
加、さらにはスパツタガス中へのH2ガスの添加
は、H2−N2混合ガス中での熱処理による可動イ
オン密度Nmの低減効果をさらに促進することが
確かめられた。
以上の実施例で示したように、従来のH2のN2
の混合ガスを含む雰囲気中での熱処理に加えて、
本発明のごとくゲート電極に合金膜を用い、さら
には、電極膜の形成をH2ガスを含む雰囲気中で
行うことにより、比較的高純度化の困難な高融点
金属膜をゲート電極とするMOS型半導体装置に
おいても、ゲート酸化膜中の可動イオン密度を1
×10-10cm-2以下の検出限界程度まで低減させる
ことが可能であることが明らかになつた。
第4図は、水素を含むMo−Ta合金膜中のTa
温度と可動イオン密度Nmとの関係を示す。熱処
理はH2−N2混合ガス中で1000℃、30分間行つ
た。Taの濃度が数at.%以上で可動イオン密度は
検出限界以下となり顕著な低減効果が見られる
が、20at.%以上およびTa単体では効果が弱ま
る。すなわち、可動イオン密度の低減は、適切な
濃度の合金化により初めて効果が現れることが明
らかになつた。
本実施例では、ゲート電極にMo−Ta合金を用
いたが、この合金の組合せには、高融点金属の中
でも比較的比抵抗が低くかつ室温でのH2ガスの
吸収量が少ないCr(クロム)、Mo、W(タングス
テン)から成る第1の群の金属と、比較的比抵抗
が高くかつ室温でのH2ガスの吸収量が第1の群
の金属に比べて多く、かつ、1000℃の高温でも安
定な窒化物を形成し得るTi(チタン)、Zr(ジルコ
ニウム)、Hf(ハフニウム)、V(バナジウム)、
Nb(ニオブ)、Taから成る第2の群の金属とから
適宜選択することも(例えばTaとWなど)可能
である。このようにすれば第1の群の金属の優れ
た電気伝導性を著しく損なうことなくH2ガスの
吸収性能を高めて、H2−N2混合ガス中熱処理時
の可動イオン密度Nmの低減効果を促進すること
も可能である。各金属のH2ガスの相対的な吸収
特性についてのデータは例えば、小栗多計夫、応
用物理 第47巻、第10号ページ951(1978年)など
に公知されている。なお、本実施例ではMOS型
の半導体装置を取り上げたが、ゲート絶縁膜はSi
の酸化物に限定されることなく、一般にMIS
(Metal−Insularor−Semiconductor)型半導体
装置に対して本発明を用いることができる。ま
た、MIS型半導体装置に限らず、例えばバイポー
ラ型半導体装置等のパシペーシヨン用絶縁膜にも
本発明を用いることができるのは明らかである。
(発明の効果) 以上説明したように、本発明によれば、半導体
基板の表面に絶縁膜を形成する工程と、前記絶縁
膜上に、タンタルの含有量が3〜20at.%である
モリブデンとタンタルよりなる合金膜を形成する
工程と、前記合金膜をパターニングして電極ある
いは配線形状に形成する工程と、水素と窒素との
混合ガスを含む雰囲気中でほぼ900℃ないし1000
℃の高温熱処理を行う工程とを含むことにより、
合金膜中に合金との窒化物を生成することにより
上記絶縁膜中に含まれる可動イオン密度を大幅に
低減させることができる。従つて、このようにし
て製作した半導体装置においては、バイアス−温
度加速試験時に見られる可動イオンの移動に起因
した特性劣化は著しく改善される。よつて、本発
明は、半導体装置の信頼性を著しく向上させる効
果を有するものである。
【図面の簡単な説明】
第1図a〜cは従来のMOSトランジスタの製
造工程を説明するための要部拡大断面図、第2図
a〜dは本発明によるMOS型半導体装置の製造
工程を説明するための要部拡大断面図、第3図は
H2−N2混合ガス中での熱処理温度と可動イオン
密度との関係を示す特性図である。第4図は水素
を含むMo−Ta合金膜中のTa濃度と可動イオン
密度Nmとの関係を示す。 1……Si基板、2……素子間分離用Si酸化膜、
3……ゲート酸化膜、4……ゲート電極、5……
ソース領域、6……ドレイン領域。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板の表面に絶縁膜を形成する工程
    と、前記絶縁膜上に、タンタルの含有量が3〜
    20at.%であるモリブデンとタンタルよりなる合
    金膜を形成する工程と、前記合金膜をパターニン
    グして電極あるいは配線形状に形成する工程と、
    水素と窒素との混合ガスを含む雰囲気中でほぼ
    900℃ないし1000℃の高温熱処理を行う工程とを
    含むことにより、前記絶縁膜中の可動イオン密度
    を低減せしめることを特徴とする半導体装置の製
    造方法。
JP1141583A 1983-01-28 1983-01-28 半導体装置の製造方法 Granted JPS59138333A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1141583A JPS59138333A (ja) 1983-01-28 1983-01-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1141583A JPS59138333A (ja) 1983-01-28 1983-01-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59138333A JPS59138333A (ja) 1984-08-08
JPH0416952B2 true JPH0416952B2 (ja) 1992-03-25

Family

ID=11777406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1141583A Granted JPS59138333A (ja) 1983-01-28 1983-01-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59138333A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016081A (en) * 1989-03-22 1991-05-14 At&T Bell Laboratories Mobile ion getterer for metal conductors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5481082A (en) * 1977-12-12 1979-06-28 Fujitsu Ltd Manufacture of semiconductor
JPS5535868A (en) * 1978-09-05 1980-03-13 Matsushita Electric Ind Co Ltd Humidity controlling method for air conditioner

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5481082A (en) * 1977-12-12 1979-06-28 Fujitsu Ltd Manufacture of semiconductor
JPS5535868A (en) * 1978-09-05 1980-03-13 Matsushita Electric Ind Co Ltd Humidity controlling method for air conditioner

Also Published As

Publication number Publication date
JPS59138333A (ja) 1984-08-08

Similar Documents

Publication Publication Date Title
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
US5302552A (en) Method of manufacturing a semiconductor device whereby a self-aligned cobalt or nickel silicide is formed
JP2503187B2 (ja) 二重シリサイド層配線をもつ半導体装置の製造方法
JPH0422127A (ja) 薄膜トランジスタの製造方法
JPH0416952B2 (ja)
JPH061786B2 (ja) 薄膜トランジスタの製造方法
JPS5867031A (ja) 半導体集積回路とその製造方法
JPH0212015B2 (ja)
JPH0478021B2 (ja)
JPS6032361A (ja) 半導体装置用電極配線の製造方法
JPS61105870A (ja) 薄膜トランジスタの製造方法
JPS6258544B2 (ja)
JPH0126172B2 (ja)
JP2838315B2 (ja) 半導体装置及びその製造方法
JPH0554271B2 (ja)
JPS63202951A (ja) 化合物半導体装置
JPS6154647A (ja) 半導体装置
JPS6262468B2 (ja)
JP2538664B2 (ja) 半導体装置の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JPS58121674A (ja) 半導体装置の製造方法
JPH04373124A (ja) 半導体装置及びその製造方法
JPH069201B2 (ja) 半導体装置用電極・配線
JPS584973A (ja) 半導体装置用電極
JPH0140507B2 (ja)