JP2503187B2 - 二重シリサイド層配線をもつ半導体装置の製造方法 - Google Patents
二重シリサイド層配線をもつ半導体装置の製造方法Info
- Publication number
- JP2503187B2 JP2503187B2 JP5128658A JP12865893A JP2503187B2 JP 2503187 B2 JP2503187 B2 JP 2503187B2 JP 5128658 A JP5128658 A JP 5128658A JP 12865893 A JP12865893 A JP 12865893A JP 2503187 B2 JP2503187 B2 JP 2503187B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- polycrystalline silicon
- semiconductor device
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021332 silicide Inorganic materials 0.000 title claims description 43
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 42
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 230000008018 melting Effects 0.000 claims description 16
- 238000002844 melting Methods 0.000 claims description 16
- 229910052715 tantalum Inorganic materials 0.000 claims description 14
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 239000011733 molybdenum Substances 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 32
- 238000010438 heat treatment Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005054 agglomeration Methods 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- MANYRMJQFFSZKJ-UHFFFAOYSA-N bis($l^{2}-silanylidene)tantalum Chemical compound [Si]=[Ta]=[Si] MANYRMJQFFSZKJ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特にＭＯＳ
形のＤＲＡＭのゲート線等に使用されるシリサイド層の
高温安定性を改善する構造及びその製造方法に関するも
のである。
形のＤＲＡＭのゲート線等に使用されるシリサイド層の
高温安定性を改善する構造及びその製造方法に関するも
のである。
【０００２】
【従来の技術】一般に半導体装置では、内部配線材料の
低抵抗化のためにチタンシリサイド（Titanium Silicid
e)のような高融点金属シリサイドが使用される。このチ
タンシリサイドは高融点金属であるチタン（Ｔｉ）とシ
リコン（Ｓｉ）が結合されてなるもので、導電性と耐熱
性に優れている。また、チタンシリサイドは微細加工に
も有利なので特に高集積の半導体素子に適している。そ
して、チタンシリサイドはその抵抗性質によって自己整
合シリサイド(self-aligned silicide、SALICIDE) に多
く応用される。これについてはＩＥＤＭ９〜１２（１９
９０年、１２月、２４９〜２５２ページ）に詳細に開示
されている。
低抵抗化のためにチタンシリサイド（Titanium Silicid
e)のような高融点金属シリサイドが使用される。このチ
タンシリサイドは高融点金属であるチタン（Ｔｉ）とシ
リコン（Ｓｉ）が結合されてなるもので、導電性と耐熱
性に優れている。また、チタンシリサイドは微細加工に
も有利なので特に高集積の半導体素子に適している。そ
して、チタンシリサイドはその抵抗性質によって自己整
合シリサイド(self-aligned silicide、SALICIDE) に多
く応用される。これについてはＩＥＤＭ９〜１２（１９
９０年、１２月、２４９〜２５２ページ）に詳細に開示
されている。
【０００３】図４Ａ〜Ｃに従来の技術によるチタンシリ
サイド層の形成工程を示し、順を追って説明する。図４
Ａに示す工程で、比抵抗が約５〜２５Ωｃｍの単結晶シ
リコン基板１上に約９２０℃の温度で熱的酸化法を用い
てシリコン酸化物（ＳｉＯ2）層２を約１０００Åの厚
さまで成長させる。次いで、約６２５℃、２５０ｍＴｏ
ｒｒの雰囲気で低圧化学気相蒸着法（ＬＰＣＶＤ）を利
用してＳｉＨ4 を熱分解しシリコン酸化物層２の上面に
多結晶シリコン層３を約２５００Åの厚さに蒸着する。
多結晶シリコン層３を蒸着した後、イオン注入法によっ
て燐（Ｐ）を多結晶シリコン層３に注入する。このと
き、イオン注入エネルギーは約３０ＫｅＶで、線量は約
５×１０15ｉｏｎｓ／ｃｍ2 で行う。そしてイオン注入
による多結晶シリコン層３の表面損傷を除去するため、
約３０分間、９００℃程度の温度で熱処理する。この熱
処理の後、スパッタリング（sputtering) により多結晶
シリコン３の上面にチタン層４を約４００〜６００Åの
厚さに蒸着し、約８００℃のアルゴン（Ａｒ）雰囲気で
約２０秒間急速熱処理する。これにより、多結晶シリコ
ンとチタンが反応して図４Ｂに示すようにチタンシリサ
イド層５が形成される。
サイド層の形成工程を示し、順を追って説明する。図４
Ａに示す工程で、比抵抗が約５〜２５Ωｃｍの単結晶シ
リコン基板１上に約９２０℃の温度で熱的酸化法を用い
てシリコン酸化物（ＳｉＯ2）層２を約１０００Åの厚
さまで成長させる。次いで、約６２５℃、２５０ｍＴｏ
ｒｒの雰囲気で低圧化学気相蒸着法（ＬＰＣＶＤ）を利
用してＳｉＨ4 を熱分解しシリコン酸化物層２の上面に
多結晶シリコン層３を約２５００Åの厚さに蒸着する。
多結晶シリコン層３を蒸着した後、イオン注入法によっ
て燐（Ｐ）を多結晶シリコン層３に注入する。このと
き、イオン注入エネルギーは約３０ＫｅＶで、線量は約
５×１０15ｉｏｎｓ／ｃｍ2 で行う。そしてイオン注入
による多結晶シリコン層３の表面損傷を除去するため、
約３０分間、９００℃程度の温度で熱処理する。この熱
処理の後、スパッタリング（sputtering) により多結晶
シリコン３の上面にチタン層４を約４００〜６００Åの
厚さに蒸着し、約８００℃のアルゴン（Ａｒ）雰囲気で
約２０秒間急速熱処理する。これにより、多結晶シリコ
ンとチタンが反応して図４Ｂに示すようにチタンシリサ
イド層５が形成される。
【０００４】チタンシリサイドの融点は約１５４０℃
で、絶対温度に換算すると１８１３°Ｋになり、この絶
対温度の０．６倍である８１４℃で高温不安定が始ま
る。この高融点金属シリサイドの高温不安定現象がその
融点を絶対温度に換算した値の０．６倍から始まること
は、当該分野ではよく知られた事実である。チタンシリ
サイドの融点は工程条件に従って若干異なるが、一般的
に９００℃で高温不安定現象が発生する。したがって、
チタンシリサイドは９００℃以上となる後続の高温熱処
理工程で粒子成長と共に塑性変形が発生し、それと同時
にシリコンのエピタキシャル成長により連続薄膜での凝
集化現象が発生するため、アイランド形態の微細構造を
有する不連続薄膜が現われるようになる。
で、絶対温度に換算すると１８１３°Ｋになり、この絶
対温度の０．６倍である８１４℃で高温不安定が始ま
る。この高融点金属シリサイドの高温不安定現象がその
融点を絶対温度に換算した値の０．６倍から始まること
は、当該分野ではよく知られた事実である。チタンシリ
サイドの融点は工程条件に従って若干異なるが、一般的
に９００℃で高温不安定現象が発生する。したがって、
チタンシリサイドは９００℃以上となる後続の高温熱処
理工程で粒子成長と共に塑性変形が発生し、それと同時
にシリコンのエピタキシャル成長により連続薄膜での凝
集化現象が発生するため、アイランド形態の微細構造を
有する不連続薄膜が現われるようになる。
【０００５】すなわち、チタンシリサイド層５は、後続
の高温熱処理工程により図４Ｃに示すようなアイランド
形態の不連続薄膜形態のチタンシリサイド層６となり、
多結晶シリコン層３の表面が露出してしまう。このよう
なチタンシリサイド層の不連続的な構造により内部配線
の抵抗が著しく増加する現象が生じることになる。この
配線抵抗の増加は半導体素子の動作特性に悪影響を及ぼ
すばかりでなく、動作の信頼性を低下させるという大き
な問題をもっている。
の高温熱処理工程により図４Ｃに示すようなアイランド
形態の不連続薄膜形態のチタンシリサイド層６となり、
多結晶シリコン層３の表面が露出してしまう。このよう
なチタンシリサイド層の不連続的な構造により内部配線
の抵抗が著しく増加する現象が生じることになる。この
配線抵抗の増加は半導体素子の動作特性に悪影響を及ぼ
すばかりでなく、動作の信頼性を低下させるという大き
な問題をもっている。
【０００６】
【発明が解決しようとする課題】したがって本発明の目
的は、後続の熱処理工程においてもチタンシリサイドの
表面が均一に維持されるような半導体装置の製造方法を
提供することにある。また、本発明の他の目的として、
チタンシリサイドの高温不安定性について改善できるよ
うな半導体装置の製造方法を提供する。
的は、後続の熱処理工程においてもチタンシリサイドの
表面が均一に維持されるような半導体装置の製造方法を
提供することにある。また、本発明の他の目的として、
チタンシリサイドの高温不安定性について改善できるよ
うな半導体装置の製造方法を提供する。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために本発明では、配線材料としてシリサイドを用い
る半導体装置について、そのシリサイド層を、多結晶シ
リコン層の上面に形成した第１の融点温度を有する第１
金属シリサイド層と、この第１金属シリサイド層の上面
に形成した前記第１の融点温度より低い第２の融点温度
を有する第２金属シリサイド層と、からなる二重構造と
できるような製造方法を提供する。
るために本発明では、配線材料としてシリサイドを用い
る半導体装置について、そのシリサイド層を、多結晶シ
リコン層の上面に形成した第１の融点温度を有する第１
金属シリサイド層と、この第１金属シリサイド層の上面
に形成した前記第１の融点温度より低い第２の融点温度
を有する第２金属シリサイド層と、からなる二重構造と
できるような製造方法を提供する。
【０００８】すなわち、本発明による半導体装置の製造
方法は、単結晶シリコン基板に酸化膜を形成する工程
と、その酸化膜の上面に多結晶シリコン層を形成する工
程と、その多結晶シリコン層の上面に第１の融点温度を
有する第１金属層を形成し、その形成した第１金属層の
上面に前記第１の融点温度より低い第２の融点温度を有
する第２金属層を形成する工程と、１回の熱処理で前記
第１金属層及び第２金属層を前記多結晶シリコン層の多
結晶シリコンと反応させ、第１金属層から第１金属シリ
サイド層、第２金属層から第２金属シリサイド層を形成
する工程と、を含んでなることを特徴とする
方法は、単結晶シリコン基板に酸化膜を形成する工程
と、その酸化膜の上面に多結晶シリコン層を形成する工
程と、その多結晶シリコン層の上面に第１の融点温度を
有する第１金属層を形成し、その形成した第１金属層の
上面に前記第１の融点温度より低い第２の融点温度を有
する第２金属層を形成する工程と、１回の熱処理で前記
第１金属層及び第２金属層を前記多結晶シリコン層の多
結晶シリコンと反応させ、第１金属層から第１金属シリ
サイド層、第２金属層から第２金属シリサイド層を形成
する工程と、を含んでなることを特徴とする
【０００９】
【実施例】以下、本発明を添付の図面を参照して詳細に
説明する。まず、図１を用いて本発明による二重構造の
シリサイド層の製造工程の実施例を説明する。図１Ａに
示す工程で、比抵抗が約５〜２５Ωｃｍの単結晶シリコ
ン基板７の上面に約９２０℃の温度で熱的酸化法を利用
してシリコン酸化物（ＳｉＯ2 ）層８を約１０００Åの
厚さまで成長させる。その後、約６２５℃、２５０ｍＴ
ｏｒｒの雰囲気で低圧化学気相蒸着法を利用してＳｉＨ
4 を熱分解しシリコン酸化物層８の上面に多結晶シリコ
ン層９を約２５００Åの厚さに蒸着してから、イオン注
入法により燐（Ｐ）を多結晶シリコン層９に注入する。
このとき、イオン注入エネルギーは約３０ＫｅＶ、線量
は約５×１０15ｉｏｎｓ／ｃｍ2 で行う。そしてイオン
注入による多結晶シリコン層９の表面損傷を除去するた
めに、弗化水素（ＨＦ）と水の割合が１：１００である
稀釈化された弗化水素溶液（buffered HF solution）を
使用してエッチングする。エッチングの後、スパッタリ
ングで多結晶シリコン層９の上面にタンタル層１０を約
１００〜２００Åの厚さに蒸着し、スパッタリングによ
ってタンタル層１０の上面にチタン層１１を約４００〜
６００Åの厚さに蒸着する。チタン層１１の蒸着の後、
約８００℃のアルゴン（Ａｒ）雰囲気で約２０秒間急速
熱処理する。これにより、図１Ｂに示すように、多結晶
シリコンとタンタルが相互に反応してタンタルシリサイ
ド（ＴａＳｉ2 ）層１２が形成され、さらに多結晶シリ
コンとチタンが相互に反応してチタンシリサイド（Ｔｉ
Ｓｉ2 ）層１３が形成される。
説明する。まず、図１を用いて本発明による二重構造の
シリサイド層の製造工程の実施例を説明する。図１Ａに
示す工程で、比抵抗が約５〜２５Ωｃｍの単結晶シリコ
ン基板７の上面に約９２０℃の温度で熱的酸化法を利用
してシリコン酸化物（ＳｉＯ2 ）層８を約１０００Åの
厚さまで成長させる。その後、約６２５℃、２５０ｍＴ
ｏｒｒの雰囲気で低圧化学気相蒸着法を利用してＳｉＨ
4 を熱分解しシリコン酸化物層８の上面に多結晶シリコ
ン層９を約２５００Åの厚さに蒸着してから、イオン注
入法により燐（Ｐ）を多結晶シリコン層９に注入する。
このとき、イオン注入エネルギーは約３０ＫｅＶ、線量
は約５×１０15ｉｏｎｓ／ｃｍ2 で行う。そしてイオン
注入による多結晶シリコン層９の表面損傷を除去するた
めに、弗化水素（ＨＦ）と水の割合が１：１００である
稀釈化された弗化水素溶液（buffered HF solution）を
使用してエッチングする。エッチングの後、スパッタリ
ングで多結晶シリコン層９の上面にタンタル層１０を約
１００〜２００Åの厚さに蒸着し、スパッタリングによ
ってタンタル層１０の上面にチタン層１１を約４００〜
６００Åの厚さに蒸着する。チタン層１１の蒸着の後、
約８００℃のアルゴン（Ａｒ）雰囲気で約２０秒間急速
熱処理する。これにより、図１Ｂに示すように、多結晶
シリコンとタンタルが相互に反応してタンタルシリサイ
ド（ＴａＳｉ2 ）層１２が形成され、さらに多結晶シリ
コンとチタンが相互に反応してチタンシリサイド（Ｔｉ
Ｓｉ2 ）層１３が形成される。
【００１０】本発明の製造方法は、上記実施例のように
多結晶シリコン層上に第１金属層（１０）と第２金属層
（１１）を形成おいて、熱処理により一度に前記両層を
多結晶シリコン層９の多結晶シリコンと反応させ、第１
金属シリサイド層（１２）及び第２金属シリサイド層
（１３）を形成するものである。シリサイド層を形成す
る方法としては、この他にもシリサイドをターゲットに
したスパッタリングで直接的に形成する方法もある。一
応、この製造方法についても一例として図２に示し、説
明しておく。図２Ａに示す工程で、比抵抗が約５〜２５
Ωｃｍの単結晶シリコン基板１４の上面に約９２０℃の
温度で熱的酸化法を用いてシリコン酸化物（ＳｉＯ2 ）
層１５を約１０００Åの厚さまで成長させる。その後、
約６２５℃、２５０ｍＴｏｒｒの雰囲気で低圧化学気相
蒸着法を利用してＳｉＨ4 を熱分解しシリコン酸化物層
１５の上面に多結晶シリコン層１６を約２５００Åの厚
さに蒸着してから、イオン注入法によって燐（Ｐ）を多
結晶シリコン層１６に注入する。このとき、イオン注入
エネルギーは約３０ＫｅＶ、線量は約５×１０15ｉｏｎ
ｓ／ｃｍ2 で行う。そしてイオン注入による多結晶シリ
コン層１６の表面損傷を除去するために、弗化水素と水
の割合が１：１００である稀釈化された弗化水素溶液を
使用してエッチングする。
多結晶シリコン層上に第１金属層（１０）と第２金属層
（１１）を形成おいて、熱処理により一度に前記両層を
多結晶シリコン層９の多結晶シリコンと反応させ、第１
金属シリサイド層（１２）及び第２金属シリサイド層
（１３）を形成するものである。シリサイド層を形成す
る方法としては、この他にもシリサイドをターゲットに
したスパッタリングで直接的に形成する方法もある。一
応、この製造方法についても一例として図２に示し、説
明しておく。図２Ａに示す工程で、比抵抗が約５〜２５
Ωｃｍの単結晶シリコン基板１４の上面に約９２０℃の
温度で熱的酸化法を用いてシリコン酸化物（ＳｉＯ2 ）
層１５を約１０００Åの厚さまで成長させる。その後、
約６２５℃、２５０ｍＴｏｒｒの雰囲気で低圧化学気相
蒸着法を利用してＳｉＨ4 を熱分解しシリコン酸化物層
１５の上面に多結晶シリコン層１６を約２５００Åの厚
さに蒸着してから、イオン注入法によって燐（Ｐ）を多
結晶シリコン層１６に注入する。このとき、イオン注入
エネルギーは約３０ＫｅＶ、線量は約５×１０15ｉｏｎ
ｓ／ｃｍ2 で行う。そしてイオン注入による多結晶シリ
コン層１６の表面損傷を除去するために、弗化水素と水
の割合が１：１００である稀釈化された弗化水素溶液を
使用してエッチングする。
【００１１】次いで図２Ｂに示す工程で、先のエッチン
グの後、タンタルシリサイドからなるコンポジットター
ゲット（composite target）を使用してスパッタリング
により多結晶シリコン層１６の上面にタンタルシリサイ
ド層１７を約２００〜４００Åの厚さに蒸着する。その
後、チタンシリサイドからなるコンポジットターゲット
を使用してスパッタリングによりタンタルシリサイド層
１７上面にチタンシリサイド層１８を約８００〜１２０
０Åの厚さに蒸着する。チタンシリサイド層１８の蒸着
の後、約８００℃のアルゴン（Ａｒ）雰囲気で約２０秒
間急速熱処理する。これにより、非結晶状態にあった二
層の各シリサイドは、図２Ｂに示すように結晶状態を有
する二重構造のシリサイド層となる。
グの後、タンタルシリサイドからなるコンポジットター
ゲット（composite target）を使用してスパッタリング
により多結晶シリコン層１６の上面にタンタルシリサイ
ド層１７を約２００〜４００Åの厚さに蒸着する。その
後、チタンシリサイドからなるコンポジットターゲット
を使用してスパッタリングによりタンタルシリサイド層
１７上面にチタンシリサイド層１８を約８００〜１２０
０Åの厚さに蒸着する。チタンシリサイド層１８の蒸着
の後、約８００℃のアルゴン（Ａｒ）雰囲気で約２０秒
間急速熱処理する。これにより、非結晶状態にあった二
層の各シリサイドは、図２Ｂに示すように結晶状態を有
する二重構造のシリサイド層となる。
【００１２】タンタルシリサイドの融点は２２００℃
で、これを絶対温度に換算すると２４７３°Ｋである。
この絶対温度の０．６倍は１４８３．８°Ｋとなるの
で、タンタルシリサイドは１２１０．８℃から高温不安
定が始まる。この温度はチタンシリサイドの高温不安定
現象が始まる８１４℃より一段と高く、タンタルシリサ
イドとチタンシリサイドからなる二重構造のシリサイド
層は、９００℃以上の後続の高温熱処理工程でも、従来
のチタンシリサイド層にあった凝集化現象の発生を防止
できることが分かる。
で、これを絶対温度に換算すると２４７３°Ｋである。
この絶対温度の０．６倍は１４８３．８°Ｋとなるの
で、タンタルシリサイドは１２１０．８℃から高温不安
定が始まる。この温度はチタンシリサイドの高温不安定
現象が始まる８１４℃より一段と高く、タンタルシリサ
イドとチタンシリサイドからなる二重構造のシリサイド
層は、９００℃以上の後続の高温熱処理工程でも、従来
のチタンシリサイド層にあった凝集化現象の発生を防止
できることが分かる。
【００１３】本発明によるタンタルシリサイド（ＴａＳ
ｉ2 ）及びチタンシリサイド（ＴｉＳｉ2 ）からなる二
重構造のシリサイド層の高温安定性を、従来技術による
チタンシリサイド層の高温安定性と比較測定した結果を
図３に示す。同図に示す測定結果は、本発明による二重
構造のシリサイド層及び従来技術によるチタンシリサイ
ド層をそれぞれ８５０℃、９００℃、９５０℃、１００
０℃の温度で各３０分間窒素（Ｎ2 ）雰囲気で熱処理し
た結果である。
ｉ2 ）及びチタンシリサイド（ＴｉＳｉ2 ）からなる二
重構造のシリサイド層の高温安定性を、従来技術による
チタンシリサイド層の高温安定性と比較測定した結果を
図３に示す。同図に示す測定結果は、本発明による二重
構造のシリサイド層及び従来技術によるチタンシリサイ
ド層をそれぞれ８５０℃、９００℃、９５０℃、１００
０℃の温度で各３０分間窒素（Ｎ2 ）雰囲気で熱処理し
た結果である。
【００１４】図３に示すように、従来の技術において
は、チタンシリサイドが９５０℃から凝集化を始め面抵
抗が著しく増加する。すなわち、８５０℃で面抵抗は
２．２Ω／ｓｑであるが、９５０℃では５．３Ω／ｓｑ
となり８５０℃での面抵抗の２倍以上に増加し、１００
０℃では２９４０Ω／ｓｑとなり異常に高くなる。一
方、本発明による二重構造のシリサイド層においては、
８５０℃で面抵抗は３．８Ω／ｓｑであり、１０００℃
でも５．３Ω／ｓｑで、面抵抗の増加は極めて小さいこ
とが分かる。
は、チタンシリサイドが９５０℃から凝集化を始め面抵
抗が著しく増加する。すなわち、８５０℃で面抵抗は
２．２Ω／ｓｑであるが、９５０℃では５．３Ω／ｓｑ
となり８５０℃での面抵抗の２倍以上に増加し、１００
０℃では２９４０Ω／ｓｑとなり異常に高くなる。一
方、本発明による二重構造のシリサイド層においては、
８５０℃で面抵抗は３．８Ω／ｓｑであり、１０００℃
でも５．３Ω／ｓｑで、面抵抗の増加は極めて小さいこ
とが分かる。
【００１５】上記実施例では、下部のシリサイド層とし
てタンタルシリサイド層を使用した例を示したが、下部
のシリサイド層はこれに限られるものではなく、上部の
シリサイド層として使用されるチタンシリサイドより融
点が高いもの、例えばタングステンシリサイド、モリブ
デンシリサイドを使用してもよい。タングステンシリサ
イドとモリブテンシリサイドの融点はそれぞれ２１６５
℃、１９８０℃で、絶対温度では２４３８°Ｋ、２２５
３°Ｋである。これら絶対温度の０．６倍は１４６２．
８°Ｋと１３５１．８°Ｋとなり、したがってタングス
テンシリサイドは１１８９．８℃、そしてモリブデンシ
リサイドは１０７８．８℃から高温不安定が始まる。こ
れらの温度はチタンシリサイドの高温不安定が始まる８
１４℃より一段と高い温度で、９００℃以上となる後続
の高温熱処理工程においても凝集化現象の発生を防止す
ることができる。
てタンタルシリサイド層を使用した例を示したが、下部
のシリサイド層はこれに限られるものではなく、上部の
シリサイド層として使用されるチタンシリサイドより融
点が高いもの、例えばタングステンシリサイド、モリブ
デンシリサイドを使用してもよい。タングステンシリサ
イドとモリブテンシリサイドの融点はそれぞれ２１６５
℃、１９８０℃で、絶対温度では２４３８°Ｋ、２２５
３°Ｋである。これら絶対温度の０．６倍は１４６２．
８°Ｋと１３５１．８°Ｋとなり、したがってタングス
テンシリサイドは１１８９．８℃、そしてモリブデンシ
リサイドは１０７８．８℃から高温不安定が始まる。こ
れらの温度はチタンシリサイドの高温不安定が始まる８
１４℃より一段と高い温度で、９００℃以上となる後続
の高温熱処理工程においても凝集化現象の発生を防止す
ることができる。
【００１６】
【発明の効果】以上述べてきたように、本発明による製
造方法で形成した二重構造のシリサイド層配線では、従
来に比べチタンシリサイド層の高温不安定現象を大幅に
改善できるようになり、後続の高温熱処理工程において
もチタンシリサイド層の表面を均一に維持できるように
なる。したがって、半導体装置の動作信頼性の一層の向
上に大きく寄与できる。
造方法で形成した二重構造のシリサイド層配線では、従
来に比べチタンシリサイド層の高温不安定現象を大幅に
改善できるようになり、後続の高温熱処理工程において
もチタンシリサイド層の表面を均一に維持できるように
なる。したがって、半導体装置の動作信頼性の一層の向
上に大きく寄与できる。
【図１】本発明による二重シリサイド層配線製造方法の
実施例を説明する模式図。
実施例を説明する模式図。
【図２】二重構造のシリサイド層を形成する他の一例を
説明する模式図。
説明する模式図。
【図３】従来技術によるチタンシリサイド層及び本発明
による二重構造のシリサイド層の各面抵抗の測定結果を
対比して示す対比図。
による二重構造のシリサイド層の各面抵抗の測定結果を
対比して示す対比図。
【図４】従来技術によるチタンシリサイド層配線の製造
工程を説明する模式図。
工程を説明する模式図。
７、１４ 基板 ８、１５ シリコン酸化物層 ９、１６ 多結晶シリコン層 １０ タンタル層 １１ チタン層 １２、１７ タンタルシリサイド層 １３、１８ チタンシリサイド層
Claims (6)
- 【請求項１】 配線材料としてシリサイドを用いるよう
になった半導体装置の製造方法において、 単結晶シリコン基板に酸化膜を形成する工程と、その酸
化膜の上面に多結晶シリコン層を形成する工程と、その
多結晶シリコン層の上面に第１の融点温度を有する第１
金属層を形成し、その形成した第１金属層の上面に前記
第１の融点温度より低い第２の融点温度を有する第２金
属層を形成する工程と、１回の熱処理で前記第１金属層
及び第２金属層を前記多結晶シリコン層の多結晶シリコ
ンと反応させ、第１金属層から第１金属シリサイド層、
第２金属層から第２金属シリサイド層を形成する工程
と、を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 タンタル、モリブデン、又はタングステ
ンのうちのいずれかを第１金属層に用いる請求項１記載
の半導体装置の製造方法。 - 【請求項３】 チタンを第２金属層に用いる請求項２記
載の半導体装置の製造方法。 - 【請求項４】 第１金属層の厚さを１００〜２００Åと
する請求項３記載の半導体装置の製造方法。 - 【請求項５】 第２金属層の厚さを４００〜６００Åと
する請求項４記載の半導体装置の製造方法。 - 【請求項６】 多結晶シリコン層の形成を、約６２５
℃、２５０ｍＴｏｒｒの雰囲気で低圧化学気相蒸着法を
利用してＳｉＨ4 を熱分解し、約２５００Åの厚さに蒸
着することで行うようにした請求項５記載の半導体装置
の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1992P9414 | 1992-05-30 | ||
| KR1019920009414A KR950003233B1 (ko) | 1992-05-30 | 1992-05-30 | 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637092A JPH0637092A (ja) | 1994-02-10 |
| JP2503187B2 true JP2503187B2 (ja) | 1996-06-05 |
Family
ID=19333972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5128658A Expired - Lifetime JP2503187B2 (ja) | 1992-05-30 | 1993-05-31 | 二重シリサイド層配線をもつ半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6774023B1 (ja) |
| EP (1) | EP0573241B1 (ja) |
| JP (1) | JP2503187B2 (ja) |
| KR (1) | KR950003233B1 (ja) |
| CN (2) | CN1034198C (ja) |
| RU (1) | RU2113034C1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6156630A (en) * | 1997-08-22 | 2000-12-05 | Micron Technology, Inc. | Titanium boride gate electrode and interconnect and methods regarding same |
| SE515783C2 (sv) * | 1997-09-11 | 2001-10-08 | Ericsson Telefon Ab L M | Elektriska anordningar jämte förfarande för deras tillverkning |
| US7282443B2 (en) * | 2003-06-26 | 2007-10-16 | Micron Technology, Inc. | Methods of forming metal silicide |
| US7112483B2 (en) * | 2003-08-29 | 2006-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a device having multiple silicide types |
| US7105440B2 (en) * | 2005-01-13 | 2006-09-12 | International Business Machines Corporation | Self-forming metal silicide gate for CMOS devices |
| US20100052072A1 (en) * | 2008-08-28 | 2010-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual gate structure on a same chip for high-k metal gate technology |
| US8652914B2 (en) | 2011-03-03 | 2014-02-18 | International Business Machines Corporation | Two-step silicide formation |
| CN105541337B (zh) * | 2015-12-25 | 2017-12-08 | 中国科学院上海硅酸盐研究所 | 一种多金属硅化物粉体及其制备方法 |
| US9837357B1 (en) | 2017-02-06 | 2017-12-05 | International Business Machines Corporation | Method to reduce variability in contact resistance |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| US4285761A (en) * | 1980-06-30 | 1981-08-25 | International Business Machines Corporation | Process for selectively forming refractory metal silicide layers on semiconductor devices |
| DE3326142A1 (de) * | 1983-07-20 | 1985-01-31 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene |
| JP2522924B2 (ja) * | 1986-11-19 | 1996-08-07 | 三洋電機株式会社 | 金属シリサイド膜の形成方法 |
| US4782380A (en) * | 1987-01-22 | 1988-11-01 | Advanced Micro Devices, Inc. | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers |
| US4974056A (en) * | 1987-05-22 | 1990-11-27 | International Business Machines Corporation | Stacked metal silicide gate structure with barrier |
| JPS6417470A (en) * | 1987-07-13 | 1989-01-20 | Toshiba Corp | Semiconductor device |
| JPS6417471A (en) * | 1987-07-13 | 1989-01-20 | Toshiba Corp | Semiconductor device |
| JPH0234967A (ja) * | 1988-07-25 | 1990-02-05 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JPH02262371A (ja) * | 1989-04-03 | 1990-10-25 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5194405A (en) * | 1989-07-06 | 1993-03-16 | Sony Corporation | Method of manufacturing a semiconductor device having a silicide layer |
| JP2616034B2 (ja) * | 1989-08-23 | 1997-06-04 | 日本電気株式会社 | 半導体集積回路装置 |
| US5203957A (en) * | 1991-06-12 | 1993-04-20 | Taiwan Semiconductor Manufacturing Company | Contact sidewall tapering with argon sputtering |
-
1992
- 1992-05-30 KR KR1019920009414A patent/KR950003233B1/ko not_active IP Right Cessation
-
1993
- 1993-05-28 US US08/068,708 patent/US6774023B1/en not_active Expired - Lifetime
- 1993-05-28 RU RU93005343A patent/RU2113034C1/ru active
- 1993-05-29 CN CN93106512A patent/CN1034198C/zh not_active Expired - Lifetime
- 1993-05-31 JP JP5128658A patent/JP2503187B2/ja not_active Expired - Lifetime
- 1993-06-01 EP EP93304216A patent/EP0573241B1/en not_active Expired - Lifetime
-
1995
- 1995-10-31 CN CN95109584A patent/CN1076866C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR930024089A (ko) | 1993-12-21 |
| RU2113034C1 (ru) | 1998-06-10 |
| EP0573241B1 (en) | 2000-02-09 |
| JPH0637092A (ja) | 1994-02-10 |
| KR950003233B1 (ko) | 1995-04-06 |
| CN1076866C (zh) | 2001-12-26 |
| CN1081283A (zh) | 1994-01-26 |
| CN1034198C (zh) | 1997-03-05 |
| CN1121642A (zh) | 1996-05-01 |
| US6774023B1 (en) | 2004-08-10 |
| EP0573241A3 (ja) | 1994-02-16 |
| EP0573241A2 (en) | 1993-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0159935B1 (en) | Method for inhibiting dopant out-diffusion | |
| US5970370A (en) | Manufacturing capping layer for the fabrication of cobalt salicide structures | |
| US5302552A (en) | Method of manufacturing a semiconductor device whereby a self-aligned cobalt or nickel silicide is formed | |
| KR100214036B1 (ko) | 알루미늄계 배선형성방법 | |
| JP2685297B2 (ja) | 半導体デバイスの製造方法 | |
| US6204173B1 (en) | Multiple implantation and grain growth method | |
| JP2503187B2 (ja) | 二重シリサイド層配線をもつ半導体装置の製造方法 | |
| US4954852A (en) | Sputtered metallic silicide gate for GaAs integrated circuits | |
| WO2000022659A1 (en) | Method of forming cobalt-disilicide contacts using a cobalt-carbon alloy thin film | |
| JP2908774B2 (ja) | 半導体素子のビットライン及びその製造方法 | |
| JPH06163457A (ja) | 半導体装置およびその製造方法 | |
| JP3419072B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0147012B2 (ja) | ||
| JPH0687501B2 (ja) | 半導体装置のゲート電極の製造方法 | |
| JP3416205B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6138264B2 (ja) | ||
| JPH10223561A (ja) | 半導体装置の製造方法 | |
| JP2003031522A (ja) | 半導体素子の製造方法 | |
| JPH05259108A (ja) | 酸素添加窒化チタン膜及びその製造方法 | |
| JP3537273B2 (ja) | 半導体装置の製造方法 | |
| JPS639661B2 (ja) | ||
| JP2650972B2 (ja) | 半導体装置の製造方法 | |
| KR100447992B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR0168153B1 (ko) | 반도체 소자의 티타늄 실리사이드층 형성방법 | |
| JPH0738103A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 17 |