KR930024089A - 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조 방법 - Google Patents

이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR930024089A
KR930024089A KR1019920009414A KR920009414A KR930024089A KR 930024089 A KR930024089 A KR 930024089A KR 1019920009414 A KR1019920009414 A KR 1019920009414A KR 920009414 A KR920009414 A KR 920009414A KR 930024089 A KR930024089 A KR 930024089A
Authority
KR
South Korea
Prior art keywords
silicide
temperature
metal
layer
semiconductor device
Prior art date
Application number
KR1019920009414A
Other languages
English (en)
Other versions
KR950003233B1 (ko
Inventor
백수현
최진석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920009414A priority Critical patent/KR950003233B1/ko
Priority to US08/068,708 priority patent/US6774023B1/en
Priority to RU93005343A priority patent/RU2113034C1/ru
Priority to CN93106512A priority patent/CN1034198C/zh
Priority to JP5128658A priority patent/JP2503187B2/ja
Priority to EP93304216A priority patent/EP0573241B1/en
Publication of KR930024089A publication Critical patent/KR930024089A/ko
Application granted granted Critical
Publication of KR950003233B1 publication Critical patent/KR950003233B1/ko
Priority to CN95109584A priority patent/CN1076866C/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조 방법에 관한 것으로, 고온의 후속 열처리 공정시에도 타이타늄 실리사이드의 표면을 균일하게 유지시켜 타이타늄 실리사이드의 고온 불안정성을 개선하는 장치 및 제조 방법으로 다결정 실리콘 상면에 소정의 제1온도에서 실리사이드 형성 온도를 갖는 금속을 증착하여 제1금속 실리사이드층을 형성하고, 상기 제1온도에서 실리사이드 형성 온도를 갖는 금속의 삼면에 상기 제1온도보다 더 낮은 제2온도에서 실리사이드 형성 온도를 갖는 다른 금속을 증착하여 제2금속 실리사이드층을 형성하는 이중층의 실리사이드를 형성하는 것으로, 상기 이중층 실리사이드는 종래의 타이타늄 실리사이드로 된 반도체장치의 후속 열처리 공정에서 발생하는 고온 불안정성을 크게 개선시켜 입자성장 및 소성변형, 그리고 응집화를 막는 효과가 있다.

Description

이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a-2b도는 본 발명에 따른 반도체 장치의 단면을 도시하는 제조공정도.

Claims (18)

  1. 이중층의 실리사이드 구조를 갖는 반도체 장치에 있어서, 소정의 단결정 실리콘 기판, 상기 단결정 실리콘 전면 상에 형성된 산화막, 상기 산화막의 전면 상에 성장된 다결정 실리콘, 상기 다결정 실리콘층 상면에 소정의 제1온도에서 실리사이드 형성 온도를 갖는 금속을 증착하여 형성된 제1금속 실리사이드층, 및 상기 제1온도에서 실리사이드 형성온도를 갖는 금속의 상면에 상기 제1온도보다 더 낮은 제2온도에서 실리사이드 형성 온도를 갖는 다른 금속을 증착하여 형성된 제2금속 실리사이드층을 포함하여 이루어지는 반도체 장치.
  2. 제1항에 있어서, 상기 제1금속 실리사이드층은 탄탈륨(Ta), 몰리브데늄 중의 어느 한 금속을 증착함으로써 형성되는 반도체장치.
  3. 제2항에 있어서, 상기 제2금속 실리사이드층은 타이타늄(Ti)을 증착함으로써 형성되는 반도체장치.
  4. 제1항에 있어서, 상기 제1온도에서 실리사이드 형성 온도를 갖는 금속의 증착 두께가 100-200Å인 반도체장치.
  5. 제4항에 있어서, 상기 제2온도에서 실리사이드 형성 온도를 갖는 금속의 증착 두께가 400-600Å인 반도체장치.
  6. 제5항에 있어서, 상기 다결정 실리콘층의 증착 두께가 2500Å인 반도체장치.
  7. 이중층의 실리사이드 구조를 갖는 반도체 장치의 제조방법에 있어서, 단결정 실리콘 기판전면상에 산화막을 형성하는 공정, 상기 산화막의 전면상에 다결정 실리콘층을 성장하는 공정, 상기 다결정 실리콘층 상면에 소정의 제1온도에서 실사이드 형성온도를 갖는 금속을 증착하여 제1금속 실리사이드층을 형성하는 공정, 및 상기 제1온도에서 실리사이드 형성 온도를 갖는 금속의 상면에 상기 제1온도보다 더 낮은 제2온도에서 실리사이드 형성온도를 갖는 다른 금속을 증착하여 제2금속 실리사이드층을 형성하는 공정으로 이루어지는 반도체장치의 제조방법.
  8. 제7항에 있어서, 상기 제1금속 실리사이드층은 탄탈륨(Ta), 몰리브데늄(Mo) 또는 텅스텐(W)중의 어느 한 금속을 증착하는 반도체장치의 제조방법.
  9. 제8항에 있어서, 상기 제2금속 실리사이드층은 타이타늄(Ti)을 증착하는 반도체장치의 제조방법.
  10. 제9항에 있어서, 상기 제1온도에서 실리사이드 형성온도를 갖는 금속의 증착 두께가 100-200Å인 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 제2온도에서 실리사이드 형성 온도를 갖는 금속의 증착 두께가 400-600Å인 반도체장치의 제조방법.
  12. 제11항에 있어서, 상기 다결정 실리콘층은 약 625℃, 250mTorr 분위기에서 저압 화학 기상 증착법으로 SiH4를 열분해하여 2500Å 정도의 두께로 증착하는 반도체 제조방법.
  13. 이중층의 실리사이드 구조를 갖는 반도체 장치의 제조방법에 있어서, 단결정 실리콘 기판 전면상에 산화막을 형성하는 공정, 상기 산화막의 전면상에 다결정 실리콘층을 성장하는 공정, 상기 다결정 실리콘층 상면에 소정의 제1온도에서 실리사이드 형성 온도를 갖는 컴포지트 타게트를 사용하여 제1금속 실리사이드층을 형성하는 공정, 및 상기 제1온도에서 실리사이드 형성온도를 갖는 금속 실리사이드의 상면에 상기 제1온도보다 더 낮은 제2온도에서 실리사이드 형성온도를 갖는 다른 컴포지트 타게트를 사용하여 제2금속 실리사이드층을 형성하는 공정으로 이루어지는 반도체장치의 제조방법.
  14. 제13항에 있어서, 상기 제1금속 실리사이드층은 탄탈륨 실리사이드, 몰리브데늄 실리사이드 또는 텅스텐 실리사이드로 된 어느 한 컴포지트 타게트를 사용하여 증착하는 반도체 장치의 제조방법.
  15. 제14항에 있어서, 상기 제2금속 실리사이드층은 타이타늄 실리사이드로 된 컴포지트 타게트를 사용하여증착하는 반도체장치의 제조방법.
  16. 제15항에 있어서, 상기 제1온도에서 실리사이드 형성온도를 갖는 금속 실리사이드의 증착 두께가 200-400Å인 반도체 장치의 제조방법.
  17. 제16항에 있어서, 상기 제2온도에서 실리사이드 형성 온도를 갖는 금속 실리사이드의 증착 두께가 800-1200Å인 반도체장치의 제조방법.
  18. 제17항에 있어서, 상기 다결정 실리콘층은 약 625℃, 250mTorr 분위기에서 저압 화학 기상 증착법으로 SiH4를 열분해하여 2500Å 정도의 두께로 증착하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920009414A 1992-05-30 1992-05-30 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법 KR950003233B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019920009414A KR950003233B1 (ko) 1992-05-30 1992-05-30 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법
US08/068,708 US6774023B1 (en) 1992-05-30 1993-05-28 Method of manufacturing a semiconductor device having a multilayer structure including a dual-layer silicide
RU93005343A RU2113034C1 (ru) 1992-05-30 1993-05-28 Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/
CN93106512A CN1034198C (zh) 1992-05-30 1993-05-29 具双层硅化物结构的半导体器件
JP5128658A JP2503187B2 (ja) 1992-05-30 1993-05-31 二重シリサイド層配線をもつ半導体装置の製造方法
EP93304216A EP0573241B1 (en) 1992-05-30 1993-06-01 Semiconductor devices with a double layered silicide structure and process of making it
CN95109584A CN1076866C (zh) 1992-05-30 1995-10-31 在多晶硅层表面上的高熔点金属硅化物层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920009414A KR950003233B1 (ko) 1992-05-30 1992-05-30 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR930024089A true KR930024089A (ko) 1993-12-21
KR950003233B1 KR950003233B1 (ko) 1995-04-06

Family

ID=19333972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009414A KR950003233B1 (ko) 1992-05-30 1992-05-30 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법

Country Status (6)

Country Link
US (1) US6774023B1 (ko)
EP (1) EP0573241B1 (ko)
JP (1) JP2503187B2 (ko)
KR (1) KR950003233B1 (ko)
CN (2) CN1034198C (ko)
RU (1) RU2113034C1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156630A (en) * 1997-08-22 2000-12-05 Micron Technology, Inc. Titanium boride gate electrode and interconnect and methods regarding same
SE515783C2 (sv) * 1997-09-11 2001-10-08 Ericsson Telefon Ab L M Elektriska anordningar jämte förfarande för deras tillverkning
US7282443B2 (en) * 2003-06-26 2007-10-16 Micron Technology, Inc. Methods of forming metal silicide
US7112483B2 (en) * 2003-08-29 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a device having multiple silicide types
US7105440B2 (en) * 2005-01-13 2006-09-12 International Business Machines Corporation Self-forming metal silicide gate for CMOS devices
US20100052072A1 (en) * 2008-08-28 2010-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dual gate structure on a same chip for high-k metal gate technology
US8652914B2 (en) 2011-03-03 2014-02-18 International Business Machines Corporation Two-step silicide formation
CN105541337B (zh) * 2015-12-25 2017-12-08 中国科学院上海硅酸盐研究所 一种多金属硅化物粉体及其制备方法
US9837357B1 (en) 2017-02-06 2017-12-05 International Business Machines Corporation Method to reduce variability in contact resistance

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
DE3326142A1 (de) * 1983-07-20 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene
JP2522924B2 (ja) * 1986-11-19 1996-08-07 三洋電機株式会社 金属シリサイド膜の形成方法
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4974056A (en) * 1987-05-22 1990-11-27 International Business Machines Corporation Stacked metal silicide gate structure with barrier
JPS6417471A (en) * 1987-07-13 1989-01-20 Toshiba Corp Semiconductor device
JPS6417470A (en) * 1987-07-13 1989-01-20 Toshiba Corp Semiconductor device
JPH0234967A (ja) * 1988-07-25 1990-02-05 Sony Corp 半導体装置及び半導体装置の製造方法
JPH02262371A (ja) * 1989-04-03 1990-10-25 Toshiba Corp 半導体装置及びその製造方法
US5194405A (en) * 1989-07-06 1993-03-16 Sony Corporation Method of manufacturing a semiconductor device having a silicide layer
JP2616034B2 (ja) * 1989-08-23 1997-06-04 日本電気株式会社 半導体集積回路装置
US5203957A (en) * 1991-06-12 1993-04-20 Taiwan Semiconductor Manufacturing Company Contact sidewall tapering with argon sputtering

Also Published As

Publication number Publication date
CN1121642A (zh) 1996-05-01
EP0573241B1 (en) 2000-02-09
JPH0637092A (ja) 1994-02-10
JP2503187B2 (ja) 1996-06-05
CN1076866C (zh) 2001-12-26
KR950003233B1 (ko) 1995-04-06
CN1081283A (zh) 1994-01-26
RU2113034C1 (ru) 1998-06-10
CN1034198C (zh) 1997-03-05
EP0573241A2 (en) 1993-12-08
EP0573241A3 (ko) 1994-02-16
US6774023B1 (en) 2004-08-10

Similar Documents

Publication Publication Date Title
US4977106A (en) Tin chemical vapor deposition using TiCl4 and SiH4
EP0599991B1 (en) Process for forming low resistivity titanium nitride films
KR100294963B1 (ko) 반도체장치및그제조방법
JPS62267472A (ja) メタルシリサイドの低圧化学蒸着
KR970008361A (ko) 반도체 기판의 전처리방법
US4751101A (en) Low stress tungsten films by silicon reduction of WF6
GB2157714A (en) Lpcvd deposition of tantalum silicide
KR930024089A (ko) 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조 방법
KR20010078322A (ko) 1000Å 이상의 두께를 가진 낮은 잔류 할로겐 함량 ＴｉＮ막의 증착 방법 및 장치
KR0179797B1 (ko) 바이어스 전압이 인가된 Cu 박막 형성방법
JPH06283453A (ja) 半導体装置製造方法
JPH04291714A (ja) アモルファス層を用いた集積回路製作
US6103620A (en) Method for producing titanium silicide
US4871691A (en) Selective deposition process of a refractory metal silicide onto silicon areas
JP2001110750A5 (ko)
JPH0474865A (ja) 半導体装置の製造方法
KR930000309B1 (ko) 반도체 장치의 제조방법
JP3685216B2 (ja) 窒化チタン薄膜の作成方法及び薄膜デバイス
JP3250543B2 (ja) 半導体装置の製造方法
JP2907236B2 (ja) 半導体装置の製造方法
KR100464942B1 (ko) 에피택셜 티타늄실리사이드막의 형성 방법
JPS6138264B2 (ko)
JPS634915B2 (ko)
JP2001176818A (ja) 薄膜形成方法
KR940010158B1 (ko) 플라즈마 화학증착법에 의한 텅스텐 박막 증착방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110405

Year of fee payment: 17

EXPY Expiration of term