JPH06244471A - 電界効果型超電導トランジスタ - Google Patents
電界効果型超電導トランジスタInfo
- Publication number
- JPH06244471A JPH06244471A JP50A JP2644193A JPH06244471A JP H06244471 A JPH06244471 A JP H06244471A JP 50 A JP50 A JP 50A JP 2644193 A JP2644193 A JP 2644193A JP H06244471 A JPH06244471 A JP H06244471A
- Authority
- JP
- Japan
- Prior art keywords
- region layer
- gate
- layer
- gate region
- superconducting transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【目的】 動作層に酸化物超電導体膜を用いた電界効果
型超電導トランジスタに関し、極薄い超電導体を用いる
ことなく、高速動作を可能とすること。 【構成】 基板１２上にゲート領域層１５が形成され、
ゲート領域層１２の両側にソース領域層１０及びドレイ
ン領域層１１が形成され、ゲート領域層１２上に絶縁膜
１３を介してゲート電極１４が形成された電界効果型超
電導トランジスタにおいて、ソース領域層１０とドレイ
ン領域層１１との少なくとも一方が第１導電型の酸化物
超電導体（例えば、ＹＢＣＯ）から成り、かつゲート領
域層１５が逆導電型である第２導電型の半導電性物質
（例えばＳＴＯ）から成る。
型超電導トランジスタに関し、極薄い超電導体を用いる
ことなく、高速動作を可能とすること。 【構成】 基板１２上にゲート領域層１５が形成され、
ゲート領域層１２の両側にソース領域層１０及びドレイ
ン領域層１１が形成され、ゲート領域層１２上に絶縁膜
１３を介してゲート電極１４が形成された電界効果型超
電導トランジスタにおいて、ソース領域層１０とドレイ
ン領域層１１との少なくとも一方が第１導電型の酸化物
超電導体（例えば、ＹＢＣＯ）から成り、かつゲート領
域層１５が逆導電型である第２導電型の半導電性物質
（例えばＳＴＯ）から成る。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果型トランジス
タに関し、特に、ソース／ドレイン領域層が酸化物超電
導体からなる電界効果型超電導トランジスタに関する。
タに関し、特に、ソース／ドレイン領域層が酸化物超電
導体からなる電界効果型超電導トランジスタに関する。
【０００２】
【従来の技術】従来の酸化物超電導体を使った電界効果
型超電導トランジスタは、図４（ａ）に示すように、基
板４上に膜厚１０ｎｍ程度の酸化物超電導体１が形成さ
れ、該酸化物超電導体１上の中央付近にゲート絶縁膜２
を介してゲート電極３が設けられており、さらにゲート
電極３の両側の酸化物超電導体１上に、ソース電極５，
ドレイン電極６が設けられてなる。
型超電導トランジスタは、図４（ａ）に示すように、基
板４上に膜厚１０ｎｍ程度の酸化物超電導体１が形成さ
れ、該酸化物超電導体１上の中央付近にゲート絶縁膜２
を介してゲート電極３が設けられており、さらにゲート
電極３の両側の酸化物超電導体１上に、ソース電極５，
ドレイン電極６が設けられてなる。
【０００３】酸化物超電導体の臨界温度以下に冷却され
た状態で、ゲート電極３に電圧を印加すると、ゲート電
極３の直下の酸化物超電導体１中に空乏層や蓄積層が形
成される。これにより、ソース・ドレイン間に流れる超
電導電流を制御し、トランジスタとして動作させてい
た。その特性曲線は図４（ｂ）に示すとおりである。
た状態で、ゲート電極３に電圧を印加すると、ゲート電
極３の直下の酸化物超電導体１中に空乏層や蓄積層が形
成される。これにより、ソース・ドレイン間に流れる超
電導電流を制御し、トランジスタとして動作させてい
た。その特性曲線は図４（ｂ）に示すとおりである。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の電界効果型超電導トランジスタでは以下の問題点が
ある。従来技術に示した電界効果型トランジスタは、酸
化物超電導体１の内部に広がる空乏層によって、その内
部を流れる超電導電流を制御している。一般に、酸化物
超電導体のキャリア濃度は１０20〜１０21cm -3 程度で
あるため、該空乏層の広がりは数ｎｍ程度でしかない。
従って、膜厚の厚い酸化物超電導体を用いた場合には十
分に空乏層が広がりきらず、電流の制御が十分にできな
くなる。このため、酸化物超電導体を用いて素子を形成
するためには、膜厚が数ｎｍ程度の薄い酸化物超電導体
膜を用いなければならず、その機械的な強度が弱くなる
といった問題がある。
来の電界効果型超電導トランジスタでは以下の問題点が
ある。従来技術に示した電界効果型トランジスタは、酸
化物超電導体１の内部に広がる空乏層によって、その内
部を流れる超電導電流を制御している。一般に、酸化物
超電導体のキャリア濃度は１０20〜１０21cm -3 程度で
あるため、該空乏層の広がりは数ｎｍ程度でしかない。
従って、膜厚の厚い酸化物超電導体を用いた場合には十
分に空乏層が広がりきらず、電流の制御が十分にできな
くなる。このため、酸化物超電導体を用いて素子を形成
するためには、膜厚が数ｎｍ程度の薄い酸化物超電導体
膜を用いなければならず、その機械的な強度が弱くなる
といった問題がある。
【０００５】また、より厚い酸化物超電導体膜を用いた
場合、酸化物超電導体内部に十分に空乏層を広がらせる
ためには、最初から存在するキャリア濃度を打ち消すだ
けの多くの電荷を誘起する必要があり、従って、ゲート
絶縁膜の膜厚を薄くする等によりゲート容量を大きくす
る必要がある。このため、当該超電導トランジスタのス
イッチング動作が遅くなってしまうといった問題もあ
る。
場合、酸化物超電導体内部に十分に空乏層を広がらせる
ためには、最初から存在するキャリア濃度を打ち消すだ
けの多くの電荷を誘起する必要があり、従って、ゲート
絶縁膜の膜厚を薄くする等によりゲート容量を大きくす
る必要がある。このため、当該超電導トランジスタのス
イッチング動作が遅くなってしまうといった問題もあ
る。
【０００６】そこで、本発明は上記問題点を解決するも
のであり、その課題は、酸化物超電導体の膜厚に関わり
なく電流を十分に制御し、かつ高速動作が可能な電界効
果型超電導トランジスタを提供することにある。
のであり、その課題は、酸化物超電導体の膜厚に関わり
なく電流を十分に制御し、かつ高速動作が可能な電界効
果型超電導トランジスタを提供することにある。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明が講じた手段は、基板上にゲート領域層が
形成され、該ゲート領域層の両側にソース領域層及びド
レイン領域層が形成され、ゲート領域層上に絶縁膜を介
してゲート電極が形成された電界効果型超電導トランジ
スタにおいて、ソース領域層とドレイン領域層との何れ
か一方又は両方が第１導電型の酸化物超電導体から成
り、かつゲート領域層が第２導電型の半導電性物質から
成るものである。ここで、ゲート領域層としては１０18
〜１０20cm-3のキャリア濃度を持つ半導電性物質から成
るもの、例えば、Ｎｂが注入されたＳｒＴｉＯ3 からな
るものを用いることができ、更にソース領域層とドレイ
ン領域層との両方か、あるいは、何れか一方の領域層は
ＹＢａ2 Ｃｕ3 Ｏ7 からなるものを用いることが出来る
場合がある。
めに、本発明が講じた手段は、基板上にゲート領域層が
形成され、該ゲート領域層の両側にソース領域層及びド
レイン領域層が形成され、ゲート領域層上に絶縁膜を介
してゲート電極が形成された電界効果型超電導トランジ
スタにおいて、ソース領域層とドレイン領域層との何れ
か一方又は両方が第１導電型の酸化物超電導体から成
り、かつゲート領域層が第２導電型の半導電性物質から
成るものである。ここで、ゲート領域層としては１０18
〜１０20cm-3のキャリア濃度を持つ半導電性物質から成
るもの、例えば、Ｎｂが注入されたＳｒＴｉＯ3 からな
るものを用いることができ、更にソース領域層とドレイ
ン領域層との両方か、あるいは、何れか一方の領域層は
ＹＢａ2 Ｃｕ3 Ｏ7 からなるものを用いることが出来る
場合がある。
【０００８】
【作用】一般に、第１導電型の酸化物超電導体と、第２
導電型の酸化物超電導体又は半導体性物質を接合する
と、その接合部分に障壁が形成される。このとき、電子
がこの障壁をトンネルする場合のトンネル抵抗Ｒｎｎは
次式で与えられる。
導電型の酸化物超電導体又は半導体性物質を接合する
と、その接合部分に障壁が形成される。このとき、電子
がこの障壁をトンネルする場合のトンネル抵抗Ｒｎｎは
次式で与えられる。
【０００９】
【数１】
【００１０】なお、上式でｄ，ＥB はそれぞれ障壁の膜
厚と高さであり、Ｓは接合部の接合面積である。
厚と高さであり、Ｓは接合部の接合面積である。
【００１１】ここで、本発明は、基板上にゲート領域層
が形成され、該ゲート領域層の両側にソース領域層及び
ドレイン領域層が形成され、ゲート領域層上に絶縁膜を
介してゲート電極が形成された電界効果型超電導トラン
ジスタにおいて、ソース領域層とドレイン領域層との少
なくとも一方が第１導電型の酸化物超電導体から成り、
かつゲート領域層が第２導電型の半導体性物質から成
る。このため、ソース領域層とゲート領域層との境界層
に空乏層が形成されており、逆方向バイアスを印加した
場合、その印加電圧により障壁の高さや厚さを制御する
ことができるので、上式により、ソース領域層とゲート
領域層との間のトンネル抵抗Ｒｎｎを変化させることが
できる。例えば、ゲート領域層の材料としてキャリア密
度１０18cm-3 程度の半導体性物質を使った場合には、
障壁の高さを１Ｖ程度とすると、障壁の厚さが数十ｎｍ
になるので、高抵抗状態になり、トンネル電流は流れな
い。
が形成され、該ゲート領域層の両側にソース領域層及び
ドレイン領域層が形成され、ゲート領域層上に絶縁膜を
介してゲート電極が形成された電界効果型超電導トラン
ジスタにおいて、ソース領域層とドレイン領域層との少
なくとも一方が第１導電型の酸化物超電導体から成り、
かつゲート領域層が第２導電型の半導体性物質から成
る。このため、ソース領域層とゲート領域層との境界層
に空乏層が形成されており、逆方向バイアスを印加した
場合、その印加電圧により障壁の高さや厚さを制御する
ことができるので、上式により、ソース領域層とゲート
領域層との間のトンネル抵抗Ｒｎｎを変化させることが
できる。例えば、ゲート領域層の材料としてキャリア密
度１０18cm-3 程度の半導体性物質を使った場合には、
障壁の高さを１Ｖ程度とすると、障壁の厚さが数十ｎｍ
になるので、高抵抗状態になり、トンネル電流は流れな
い。
【００１２】しかし、半導体性物質からなるゲート領域
層に絶縁体を介してゲート電極を設け、それに電圧を印
加することで、障壁の高さは増加し、かつその厚さは薄
くなるので、ソース領域層とゲート領域層との間にトン
ネル電流が流れる。更に、この電流は、高い導電率を有
するゲート領域層を経て、より低い電位を有するドレイ
ン領域層に流れ込む。従って、ゲート電極に印加する電
圧を変化させることによってソース領域層とドレイン領
域層との間に流れるトンネル電流を制御することができ
るので、当該装置をトランジスタとして動作させること
が可能になる。
層に絶縁体を介してゲート電極を設け、それに電圧を印
加することで、障壁の高さは増加し、かつその厚さは薄
くなるので、ソース領域層とゲート領域層との間にトン
ネル電流が流れる。更に、この電流は、高い導電率を有
するゲート領域層を経て、より低い電位を有するドレイ
ン領域層に流れ込む。従って、ゲート電極に印加する電
圧を変化させることによってソース領域層とドレイン領
域層との間に流れるトンネル電流を制御することができ
るので、当該装置をトランジスタとして動作させること
が可能になる。
【００１３】また、上記のように、空乏層の広がりによ
り電流を制御する従来の場合と異なり、電流の流れる方
向に対して垂直方向のゲート領域層の膜厚によらず電流
を十分制御することができる。
り電流を制御する従来の場合と異なり、電流の流れる方
向に対して垂直方向のゲート領域層の膜厚によらず電流
を十分制御することができる。
【００１４】更に、ゲート領域層に電位を伝達できる程
度の膜厚のゲート絶縁膜でよいため、そのゲート容量を
小さく保持できるので、高速動作可能な電界効果型トラ
ンジスタを提供することが可能になる。
度の膜厚のゲート絶縁膜でよいため、そのゲート容量を
小さく保持できるので、高速動作可能な電界効果型トラ
ンジスタを提供することが可能になる。
【００１５】
【実施例】次に、図面を参照して、本発明の実施例を説
明する。図１は本発明の実施例に係る電界効果型超電導
トランジスタの構造を示す断面図である。
明する。図１は本発明の実施例に係る電界効果型超電導
トランジスタの構造を示す断面図である。
【００１６】この電界効果型超電導トランジスタは、図
１に示すように、シリコンからなる基板１２上の中央領
域にＮｂ（ニオブ）をドープしたＳｒＴｉＯ3 （以下Ｓ
ＴＯと称する）からなるゲート領域層１５（ｎ型半導
体）が形成され、その両側にＹＢａ2 Ｃｕ3 Ｏ7 （以下
ＹＢＣＯと称する）からなるソース領域層１０と、ＹＢ
ＣＯからなるドレイン領域層１１とがゲート領域層１５
に接続されるように形成され、ゲート領域層１５上に、
SiO2膜からなるゲート絶縁膜１３を介してポリシリコン
からなるゲート電極１４が形成されている。
１に示すように、シリコンからなる基板１２上の中央領
域にＮｂ（ニオブ）をドープしたＳｒＴｉＯ3 （以下Ｓ
ＴＯと称する）からなるゲート領域層１５（ｎ型半導
体）が形成され、その両側にＹＢａ2 Ｃｕ3 Ｏ7 （以下
ＹＢＣＯと称する）からなるソース領域層１０と、ＹＢ
ＣＯからなるドレイン領域層１１とがゲート領域層１５
に接続されるように形成され、ゲート領域層１５上に、
SiO2膜からなるゲート絶縁膜１３を介してポリシリコン
からなるゲート電極１４が形成されている。
【００１７】なお、ゲート領域層１５のキャリア密度は
ホール測定の結果、１０18cm -3 であり、ゲート領域層
１５の幅は５００ｎｍであった。当該装置を用いての実
験の結果、ソース領域層１０とゲート領域層１５との間
には、ゲート電圧ＶG ＝０Ｖの状態で、厚さ２０ｎｍ、
高さ１Ｖの障壁が形成されることが確認された。
ホール測定の結果、１０18cm -3 であり、ゲート領域層
１５の幅は５００ｎｍであった。当該装置を用いての実
験の結果、ソース領域層１０とゲート領域層１５との間
には、ゲート電圧ＶG ＝０Ｖの状態で、厚さ２０ｎｍ、
高さ１Ｖの障壁が形成されることが確認された。
【００１８】図２に同実施例に係る電界効果型超電導ト
ランジスタにおける動作時のバンドモデルを示す。ま
た、図３に同実施例に係る電界効果型超電導トランジス
タのソース・ドレイン間の電圧−電流特性を示す。
ランジスタにおける動作時のバンドモデルを示す。ま
た、図３に同実施例に係る電界効果型超電導トランジス
タのソース・ドレイン間の電圧−電流特性を示す。
【００１９】ゲート電圧ＶG ＝０の場合には、図２
（ａ），（ｂ）に示すように、キャリアはソース・ゲー
ト間にある空乏層をトンネルできない。このとき、図３
に示すＶG ＝０Ｖのグラフのように、通常のダイオード
で見られる逆方向特性が観測された。しかし、図２
（ｃ）に示すように、ゲートバイアスを例えばＶG ＝
０．４Ｖ，０．６Ｖとなるように印加し、キャリアが空
乏層をトンネルできる程度に薄くすることで、図３に示
すように、ソース・ドレイン間にＶG に対応したトンネ
ル電流が流れ、トランジスタとして動作するようになる
ことがわかる。
（ａ），（ｂ）に示すように、キャリアはソース・ゲー
ト間にある空乏層をトンネルできない。このとき、図３
に示すＶG ＝０Ｖのグラフのように、通常のダイオード
で見られる逆方向特性が観測された。しかし、図２
（ｃ）に示すように、ゲートバイアスを例えばＶG ＝
０．４Ｖ，０．６Ｖとなるように印加し、キャリアが空
乏層をトンネルできる程度に薄くすることで、図３に示
すように、ソース・ドレイン間にＶG に対応したトンネ
ル電流が流れ、トランジスタとして動作するようになる
ことがわかる。
【００２０】従って、ゲート電極直下の空乏層の広がり
により電流を制御する従来の場合と異なり、電流の流れ
る方向に対して垂直方向のゲート領域層１５の膜厚によ
らず電流を十分制御することができる。
により電流を制御する従来の場合と異なり、電流の流れ
る方向に対して垂直方向のゲート領域層１５の膜厚によ
らず電流を十分制御することができる。
【００２１】更に、ゲート領域層１５に電位を伝達でき
る程度の膜厚のゲート絶縁膜１３でよいため、そのゲー
ト容量を小さく保持できるので、高速動作可能な電界効
果型トランジスタを提供することが可能になる。
る程度の膜厚のゲート絶縁膜１３でよいため、そのゲー
ト容量を小さく保持できるので、高速動作可能な電界効
果型トランジスタを提供することが可能になる。
【００２２】
【発明の効果】以上説明したように、本発明は、基板上
にゲート領域層が形成され、該ゲート領域層の両側にソ
ース領域層及びドレイン領域層が形成され、ゲート領域
層上に絶縁膜を介してゲート電極が形成された電界効果
型超電導トランジスタにおいて、ソース領域層とドレイ
ン領域層との少なくとも一方が第１導電型の酸化物超電
導体から成り、かつゲート領域層が第２導電型の半導体
性物質から成るので、以下の効果を奏する。
にゲート領域層が形成され、該ゲート領域層の両側にソ
ース領域層及びドレイン領域層が形成され、ゲート領域
層上に絶縁膜を介してゲート電極が形成された電界効果
型超電導トランジスタにおいて、ソース領域層とドレイ
ン領域層との少なくとも一方が第１導電型の酸化物超電
導体から成り、かつゲート領域層が第２導電型の半導体
性物質から成るので、以下の効果を奏する。
【００２３】すなわち、ゲート電極に印加する電圧を変
化させることによってソース領域層とドレイン領域層と
の間に流れるトンネル電流を制御することができるの
で、本発明の装置をトランジスタとして動作させること
が可能になる。
化させることによってソース領域層とドレイン領域層と
の間に流れるトンネル電流を制御することができるの
で、本発明の装置をトランジスタとして動作させること
が可能になる。
【００２４】また、上記のように、空乏層の広がりによ
り電流を制御する従来の場合と異なり、電流の流れる方
向に対して垂直方向のゲート領域層の膜厚によらず電流
を十分制御することができる。
り電流を制御する従来の場合と異なり、電流の流れる方
向に対して垂直方向のゲート領域層の膜厚によらず電流
を十分制御することができる。
【００２５】更に、ゲート容量を小さく保持できるの
で、高速動作可能な電界効果型トランジスタを提供する
ことが可能になる。
で、高速動作可能な電界効果型トランジスタを提供する
ことが可能になる。
【図１】本発明の実施例に係る電界効果型超電導トラン
ジスタの構造を示す断面図である。
ジスタの構造を示す断面図である。
【図２】同実施例に係る電界効果型超電導トランジスタ
の作用効果の説明図である。
の作用効果の説明図である。
【図３】同実施例に係る電界効果型超電導トランジスタ
の実施例の動作特性を示すグラフである。
の実施例の動作特性を示すグラフである。
【図４】従来例に係る電界効果型超電導トランジスタを
説明する図である。
説明する図である。
１ 酸化物超電導体、 ２，１３ ゲート絶縁膜、 ３，１４，１８ ゲート電極、 ４ 基板、 ５，１６ ソース電極、 ６，１７ ドレイン電極、 １０ ソース領域層、 １１ ドレイン領域層、 １２ 基板、 １５ ゲート領域層、 Ｅｆ フェルミ準位、 ＶG ゲート電圧、 ＶSD ソース・ドレイン間電圧。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大井 明彦 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 向江 和郎 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内
Claims (3)
- 【請求項１】 基板上にゲート領域層が形成され、該ゲ
ート領域層の両側にソース領域層及びドレイン領域層が
形成され、前記ゲート領域層上に絶縁膜を介してゲート
電極が形成された電界効果型超電導トランジスタにおい
て、 前記ソース領域層と前記ドレイン領域層との少なくとも
一方が第１導電型の酸化物超電導体から成り、かつ前記
ゲート領域層が第２導電型の半導電性物質から成ること
を特徴とする電界効果型超電導トランジスタ。 - 【請求項２】 前記ゲート領域層は１０18〜１０20cm-3
のキャリア濃度を持つ半導電性物質から成ることを特徴
とする請求項１記載の電界効果型超電導トランジスタ。 - 【請求項３】 前記ゲート領域層はＮｂが注入されたＳ
ｒＴｉＯ3 からなり、前記ソース領域層と前記ドレイン
領域層との少なくとも一方はＹＢａ2 Ｃｕ3Ｏ7 からな
ることを特徴とする請求項２記載の電界効果型超電導ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06244471A (ja) | 1993-02-16 | 1993-02-16 | 電界効果型超電導トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06244471A (ja) | 1993-02-16 | 1993-02-16 | 電界効果型超電導トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244471A true JPH06244471A (ja) | 1994-09-02 |
Family
ID=12193601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Pending JPH06244471A (ja) | 1993-02-16 | 1993-02-16 | 電界効果型超電導トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244471A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102664153A (zh) * | 2012-05-08 | 2012-09-12 | 肖德元 | 一种超导场效应晶体管、其制作方法及应用方法 |
-
1993
- 1993-02-16 JP JP50A patent/JPH06244471A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102664153A (zh) * | 2012-05-08 | 2012-09-12 | 肖德元 | 一种超导场效应晶体管、其制作方法及应用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4717855B2 (ja) | 静電的に制御されるトンネリング・トランジスタ | |
| EP0160456A2 (en) | Superconducting device | |
| EP0472740B1 (en) | Electron device having a current channel of dielectric material | |
| US5751036A (en) | Floating gate type non-volatile semiconductor memory device | |
| US5140299A (en) | Article comprising a high value resistor | |
| US3500137A (en) | Cryogenic semiconductor devices | |
| JP2591559B2 (ja) | 超電導性電界効果トランジスタ | |
| EP0571976B1 (en) | Static RAM with thin film transistor | |
| JPH06244471A (ja) | 電界効果型超電導トランジスタ | |
| JPH0562474B2 (ja) | ||
| JPH06112538A (ja) | 超電導素子 | |
| JPH06151989A (ja) | 超電導素子 | |
| JPH06260691A (ja) | 電界効果型トランジスタ | |
| JPH0214579A (ja) | 電界効果トランジスタ | |
| JPH07211948A (ja) | 微小トンネル接合超伝導トランジスタ | |
| JP3126410B2 (ja) | 半導体装置 | |
| JP2977946B2 (ja) | 誘電体ベーストランジスタ | |
| EP0523279A1 (en) | Electric field-effect devices having a superconducting channel | |
| JPH065935A (ja) | 超電導体装置 | |
| JPH01276680A (ja) | 超電導トランジスタ | |
| JPH0774403A (ja) | 電子素子 | |
| Takayanagi et al. | Planar-type InAs-coupled three-terminal superconducting devices | |
| JPH0661501A (ja) | 電界効果型半導体装置 | |
| JPS62232978A (ja) | 半導体素子 | |
| JPH05198854A (ja) | 絶縁チャネル型誘電体ベーストランジスタ |