JPH06204577A

JPH06204577A - 超電導素子

Info

Publication number: JPH06204577A
Application number: JP43A
Authority: JP
Inventors: Hiroshi Kimura; 浩木村; Toshiyuki Matsui; 俊之松井; Takeshi Suzuki; 健鈴木; Kazuo Koe; 和郎向江; Akihiko Oi; 明彦大井
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1992-12-29
Filing date: 1992-12-29
Publication date: 1994-07-22
Also published as: US5441926A

Abstract

(57)【要約】【目的】ゲート電圧から有効にキャリアを引き出し
て、電流出力特性に優れた超電導トランジスタを実現す
ること。【構成】ＳＴＯ基板１上に形成されたＰＢＣＯ膜から
なる障壁層３上には、ＹＢＣＯ膜２によってソース領域
部２ａとドレイン領域部２ｂが形成されている。一方、
ＳＴＯ基板１の裏面側の薄肉部１ａには、ゲート電極６
が設置されている。かかる構成の超電導トランジスタに
おいては、ゲート電圧による電界が有効に障壁層３界面
に作用し、印加されるゲート電圧に対してより多くのキ
ャリアが引き出され、大きな超電導電流を流すことがで
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、超電導素子に関し、特
に、酸化物高温超電導体を用いた電圧駆動型の超電導素
子に関するものである。

【０００２】

【従来の技術】超電導現象は、電気抵抗がゼロにな
る、反磁性を示すなどの特性があり、電力損失の大幅
な削減が図られることから、長年その実用化が待たれて
いる。従来、超電導現象は極低温環境化において発現す
る現象と見られていたが、金属間化合物からなる新たな
超電導体の開発に追随して、超電導現象の実用化の指標
となる臨界温度（電気抵抗が大幅にダウンする常電導と
超電導との境界温度）が年々上昇し、近年では常温で超
電導現象が確認されるに至っている。

【０００３】このような超電導現象は、半導体デバイス
の分野においても実用化の期待が大きく、低電力損失を
利用した高速かつ低消費電力の超電導トランジスタに関
するいくつかの構造が提案されている。その中で、電圧
駆動型の超電導トランジスタは、入力インピーダンスが
大きいために駆動し易く、また、入力ロスも少ないた
め、その開発が期待されている。

【０００４】図５は、従来の電圧駆動型の超電導トラン
ジスタの構造を示す断面図である。

【０００５】図において、超電導トランジスタはＳｉの
単結晶を基板１４とし、この単結晶基板１４上には砒素
イオンの打ち込みによって形成されたｎ型の半導体領域
１５を有している。この半導体領域１５には、超電導電
極であるソース１１とドレイン１２が接続されており、
また、これらソース１１とドレイン１２の間にはゲート
酸化膜１８によって絶縁されたゲート１３が設置され、
このゲート１３は、側面絶縁膜１７とオーバーハング１
６によって被覆されている。ここで、例えば、上記ソー
ス１１とドレイン１２はＮｂ（ニオブ）から形成され、
ゲート１３は多結晶Ｓｉから形成され、オーバーハング
１６と側面絶縁膜１７はＳｉ_３Ｎ_４から形成され、さら
に、ゲート酸化膜１８はＳｉＯ_２から形成される。

【０００６】このような構成の超電導トランジスタにお
いては、ソース１１とドレイン１２からコヒーレンス長
程度クーパー対が染みだし、このコヒーレンス長をゲー
ト１３に印加する電圧の大きさによって変調し、ソース
１１とドレイン１２との間をクーパー対でつなごうとす
るものである。コヒーレンス長は、従来の超電導体で
は、数１０ｎｍ程度であるため、上記構成の超電導トラ
ンジスタでは、ゲート１３とドレイン１２との間隔を
０．１μｍ程度に近接させる必要があった。

【０００７】ここで、超電導体を用いた超電導トランジ
スタとしては、上記した電圧駆動型の他に、電流注入型
の超電導トランジスタも提案されているが、電流注入に
よる発熱や電流利得が小さいなどの問題があり、これま
でに良好な特性が得られたという報告はない。

【０００８】

【発明が解決しようとする課題】上述したように、従来
の電圧駆動型の超電導トランジスタにおいては、コヒー
レンス長が短いために、ゲート長（ソース−ドレイン間
隔）を０．１μｍ以下にする必要があった。ここで、電
圧駆動型の超電導トランジスタにおいて、コヒーレンス
長λと超電導ギャップφとの関係は、ＢＣＳ理論により
概略次式（１）のように表される。

【０００９】λ∝（１／φ）・・・（１）また、上記の超電導ギャップφは超電導体の臨界温度Ｔ
_Ｃに比例するので、結局コヒーレンス長λは超電導体の
臨界温度Ｔ_Ｃが高い程短いことになる。このため、超電
導体に酸化物を利用する超電導トランジスタにおいて、
臨界温度Ｔ_Ｃが４０Ｋ以上の酸化物超電導体のコヒーレ
ンス長λは数ｎｍ以下であり、ゲート長をさらに短くす
る必要がある。このような短いゲート長を持つデバイス
を製造することは極めて困難であり、また、ソース−ド
レイン間が更に近接してしまうため、素子耐圧が低下す
るという問題があった。

【００１０】そこで、本願出願人は、かかる問題を解決
するために、図６に示す構造の超電導素子を提案してい
る。図６（ａ）に示す超電導トランジスタは、基板１と
してＳｒＴｉＯ_３（以下、ＳＴＯと称す。）を用い、こ
のＳＴＯ基板１上にＰｒＢａ_２Ｃｕ_３Ｏ_７−Ｘ（以下、
ＰＢＣＯと称す。）からなる障壁層３を成膜してある。

【００１１】そして、障壁層３上に、酸化物超電導体で
あるＹＢａ_２Ｃｕ_３Ｏ_７−Ｘ（以下、ＹＢＣＯと称
す。）を成膜した後、サブミクロン程度のギャップ４を
形成し、ソース領域部２ａおよびドレイン領域部２ｂと
している。また、ギャップ４上にはＳＴＯ膜からなる絶
縁層５を介してゲート電極６が設置されている。なお、
ソース領域部２ａの表面には、Ａｕによってソース電極
７が、そして、ドレイン領域部２ｂの表面にもＡｕによ
って構成されるドレイン電極８が設けられている。

【００１２】このような構成の超電導トランジスタは、
酸化物超電導体であるＹＢＣＯ膜の結晶構造に類似する
構造のＰＢＣＯ膜を、ソース領域部２ａとドレイン領域
部２ｂとを接続する障壁層３として用いることにより、
コヒーレンス長によるゲート長の制限を解消して、ソー
ス−ドレイン間距離の広い、耐圧に優れる超電導トラン
ジスタを実現したものである。すなわち、ＹＢＣＯ膜と
類似の結晶構造を持ちながらキャリア濃度が低いために
半導体となっているＰＢＣＯ膜に対し、ＹＢＣＯ膜から
キャリアを注入し、これらのキャリアをソース領域部２
ａとドレイン領域部２ｂとのギャップ４に対応する障壁
層３の界面に蓄積させることにより、ソース領域部２ａ
とドレイン領域部２ｂとが接続され、超電導電流が流れ
る。

【００１３】しかしながら、上記の超電導トランジスタ
においては、図６（ｂ）に示すように、ゲート電圧によ
る電気力線ｇの内、ＹＢＣＯ膜（ソース領域部２ａ，ド
レイン領域部２ｂ）の近傍の電気力線ｇは、ゲート電極
６から垂直に照射されず、等電位面となるＹＢＣＯ膜の
側に引きつけられてしまう。このため、ソース領域部２
ａとドレイン領域部２ｂとのギャップ４に対応する障壁
層３の界面において、ソース領域部２ａ側およびドレイ
ン領域部２ｂ側の電界が減少し、この部分に引き寄せら
れるキャリアもこれに伴って減少するので、ソース領域
部２ａとドレイン領域部２ｂとがスムーズに結合され難
い。それ故、ソース−ドレイン間に超電導電流を流すた
めには、ＹＢＣＯ膜に吸収される電気力線ｇの損失分を
考慮した大きなゲート電圧を印加する必要があり、ソー
ス−ドレイン間電圧、およびゲート電圧に対する電流利
得が小さい等の問題がある。

【００１４】そこで、本発明においては、以上の問題点
に鑑みて、ゲート電圧による電気力線（電界）を損なう
ことなく、障壁層の界面に、ゲート電圧に応じて均一に
キャリアを引き出すことのできる、電流出力特性に優れ
た超電導トランジスタ（超電導素子）を提供することを
目的としている。

【００１５】

【課題を解決するための手段】上記課題を解決するため
に、本発明において講じた第１の手段は、酸化物超電導
体からなるソース領域およびドレイン領域と、酸化物超
電導体と類似の結晶構造を有する障壁層と、ソース領域
およびドレイン領域に跨がって形成され、障壁層に対し
て電界を印加可能なゲート電極とを有する超電導素子で
あって、ソース領域およびドレイン領域を障壁層の上層
側に形成する一方、ゲート電極を絶縁層を介して障壁層
の下層側に形成することである。ここで、ゲート電極
は、絶縁層としての絶縁性基板の裏面側に形成されてい
ることが好ましく、この基板の薄肉部に形成されている
場合には更に好ましい。また、絶縁層とゲート電極との
間には、半導体基板が介在している構成であっても良
い。

【００１６】一方、前述の課題を解決するために、本発
明において講じた第２の手段は、酸化物超電導体からな
るソース領域およびドレイン領域と、酸化物超電導体と
類似の結晶構造を有する障壁層と、ソース領域およびド
レイン領域に跨がって形成され、障壁層に対して電界を
印加可能なゲート電極とを有する超電導素子であって、
ソース領域とドレイン領域とが障壁層を挟んだ積層構造
を有しており、ゲート電極は、これらのソース領域，障
壁層およびドレイン領域に亘る一側面に対して絶縁層を
介して面していることを特徴としている。

【００１７】

【作用】上記第１の手段を講じた本発明に係る超電導素
子においては、ソース領域およびドレイン領域を障壁層
の上層側に形成する一方、ゲート電極を障壁層の下層側
に形成することを特徴としている。このため、本発明に
係る超電導素子においては、障壁層およびゲート電極に
よって平行平板コンデンサが構成され、ゲート電極から
の電気力線はソース領域およびドレイン領域の側に直接
的に印加されることなく、障壁層の界面に均一且つ有効
に印加されるので、障壁層の界面にゲート電圧に応じた
電界をかけることが可能となる。

【００１８】ここで、平行平板コンデンサに蓄えられる
電荷Ｑは、次式（２）で与えられる。

【００１９】Ｑ＝Ｃ×Ｖ・・・・・（２）但し、Ｃはコンデンサの容量、Ｖは電位差である。

【００２０】また、コンデンサの容量Ｃは、次式（３）
で表すことができる。

【００２１】Ｃ＝ε×Ｓ／ｄ・・・・・（３）但し、εは誘電率、Ｓはコンデンサ平板の面積、ｄは平
板の距離である。

【００２２】上記、式（２）および式（３）より、Ｑ＝ε×Ｓ×Ｖ／ｄ・・・・・（４）従って、式（４）より、単位面積当たりに蓄えられる電
荷量ｑは、次式（５）で表すことができる。

【００２３】ｑ＝Ｑ／Ｓ＝ε×Ｖ／ｄ＝ε×Ｅ・・・（５）但し、Ｅは電界の大きさである。

【００２４】このように、単位面積当たりに蓄えられる
電荷量ｑは、かけられる電界の大きさＥに比例すること
になる。

【００２５】本発明においては、上述したように、障壁
層とゲート電極によって平行平板コンデンサが構成さ
れ、ソース領域およびドレイン領域に亘る障壁層の界面
に、ゲート電圧に応じた電界を均一にかけることができ
る。従って、障壁層の界面の電荷量は、ソース領域から
ドレイン領域に亘って均一に、且つ、ゲート電圧に応じ
て増加するので、この部分に多くのキャリア（準粒子）
が蓄積してソース領域とドレイン領域が接続され、ソー
ス−ドレイン間に超電導電流が流れる。このように、本
発明に係る超電導素子においては、ゲート電圧による電
界が障壁層の界面に均一に印加されるので、障壁層の界
面に、有効にキャリアを引き出すことができる。すなわ
ち、ソース領域からドレイン領域に亘る障壁層の界面に
おいて、電界のバラツキからキャリアが偏って蓄積する
ことなく、均一に蓄積するので、小さなゲート電圧でソ
ース−ドレイン間を接続することが可能となり、ゲート
電圧を省力化でき、電圧ロスの少ない、良好な電流出力
を得ることが可能となる。従って、従来装置に比して、
同等のゲート電圧で大きなソース−ドレイン間電流（超
電導電流）を得ることができる。

【００２６】ここで、ゲート電極を絶縁性基板の裏面側
に形成した場合には、この基板を絶縁層として代替する
ことができる。さらに、ゲート電極が基板の裏面側に形
成された薄肉部に形成されている場合には、ゲート電極
と障壁層（障壁層の界面）との距離が短縮されるため、
障壁層の界面における電荷量が大きく、キャリアをより
有効に引き出すことができるので、電流の出力特性の向
上を図ることができる。

【００２７】一方、第２の手段を講じた本発明に係る超
電導素子においては、ソース領域とドレイン領域とが障
壁層を挟んだ積層構造を有しており、ゲート電極が絶縁
層を介して、これらソース領域，障壁層およびドレイン
領域に亘る一側面に対して設けられていることを特徴と
している。このため、ゲート電圧による電界が、ソース
領域，障壁層およびドレイン領域に亘る側面に印加さ
れ、この部分にはゲート電圧の上昇に応じて多くのキャ
リアが均一に蓄積する。従って、ソース領域とドレイン
領域とが接続され、ソース−ドレイン間にゲート電圧に
応じた超電導電流を得ることができる。

【００２８】

【実施例】以下に、添付図面を参照して本発明の実施例
を説明する。

【００２９】〔実施例１〕図１は、本発明の実施例１に
係る超電導トランジスタ（超電導素子）の構造を示す断
面図である。なお、図１に示す超電導トランジスタにお
いて、先に図６を用いて説明した超電導トランジスタに
対応する部分には、同一参照符号を付してある。

【００３０】図において、本例の超電導トランジスタ
は、面方位（１００）のＳｒＴｉＯ_３｛以下、ＳＴＯ
（１００）と称す。｝を基板１として、この基板１上
に、ＰｒＢａ_２Ｃｕ_３Ｏ_７−Ｘ（以下、ＰＢＣＯと称
す。）からなる障壁層３を成膜してある。障壁層３の表
面側には、酸化物高温超電導体であるＹＢａ_２Ｃｕ_３Ｏ
_７−Ｘ（以下、ＹＢＣＯと称す。）の薄膜２が成膜され
ており、このＹＢＣＯ膜２は、表面側から障壁層３にま
で達するギャップ４によってソース電極７が導電接続す
るソース領域部２ａと、ドレイン電極８が導電接続する
ドレイン領域部２ｂとに分離されている。一方、基板１
の裏面側には、障壁層３およびＹＢＣＯ膜２の成膜前
に、ディンプルグラインダによって形成された薄肉部１
ａを有しており、この薄肉部１ａにゲート電極６が設置
されている。

【００３１】ここで、障壁層３を構成するＰＢＣＯ膜
は、その結晶構造が酸化物超電導体であるＹＢＣＯ膜２
に類似している。すなわち、ＰｒＢａ_２Ｃｕ_３Ｏ_７−Ｘ
（ＰＢＣＯ）は、ＹＢａ_２Ｃｕ_３Ｏ_７−Ｘ（ＹＢＣＯ）
のＹ（イットリウム）をＰｒ（プラセオジム）に置換し
た化合物であるため、ＰＢＣＯ膜の結晶構造は、ＹＢＣ
Ｏ膜２と同じくＣｕＯ_２面を有し、ペロブスカイト型の
構造をとっている。但し、ＰＢＣＯ膜はキャリア濃度
（ホール濃度、またはエレクトロン濃度）が不足してい
るために、超電導現象を発現することがなく、半導体と
なっている。なお、本例の超電導トランジスタにおいて
は、ＰＢＣＯ膜およびＹＢＣＯ膜２のいずれも、ｃ軸配
向されている。

【００３２】上記構成の本例の超電導トランジスタにお
いて着目すべき点は、ゲート電極６が基板１の裏面側に
設置されている点にある。このため、ゲート電極６と、
このゲート電極６に対応する障壁層３のＹＢＣＯ膜２側
の界面とによって平行平板コンデンサが構成され、この
コンデンサにはソース−ドレイン間電圧およびゲート電
圧に応じた電荷が蓄えられる。よって、ギャップ４に対
応するソース領域部２ａからドレイン領域部２ｂに亘る
障壁層３の界面（ＹＢＣＯ膜２側の界面）には、ゲート
電圧に応じた電界が均一に加わり、ソース領域部２ａお
よびドレイン領域部２ｂから注入されたキャリア（準粒
子）が、ソース領域部２ａからドレイン領域部２ｂへか
けて一様に蓄積する。この結果、障壁層３のキャリア蓄
積領域が局部的に超電導体（超電導電流の経路）とな
り、ソース領域部２ａとドレイン領域部２ｂとが接続さ
れ、ソース−ドレイン間に超電導電流が流れる。

【００３３】図２に、上記構成の超電導トランジスタに
おいて、ゲート電圧Ｖ_Ｇの変化に伴うソース−ドレイン
間電圧Ｖ_ＤＳと、ソース−ドレイン間電流Ｉ_ＤＳとの関
係を示してある。図において、実線Ａ（Ａ_０〜Ａ_２）は
本例の超電導トランジスタの電流出力特性を示し、破線
Ｂ（Ｂ_０〜Ｂ_２）は比較例として示す従来の超電導トラ
ンジスタ（図６に示す超電導トランジスタ）の電流出力
特性を示している。

【００３４】ゲート電極６に電圧が印加されていない状
態（Ｖ_Ｇ＝０）のとき、およびソース−ドレイン間電圧
Ｖ_ＤＳがゼロのとき、線Ａ_０，Ｂ_０で示すように、超電
導トランジスタのソース−ドレイン間に電流は流れな
い。ソース電極７およびドレイン電極８に所定の電位を
印加した状態で、ゲート電圧Ｖ_Ｇを上昇させると、障壁
層３の界面に、ソース領域部２ａおよびドレイン領域部
２ｂから注入されたキャリアが蓄積し、ソース−ドレイ
ン間が結合されるので、ソース−ドレイン間電流
Ｉ_ＤＳ、すなわち、超電導電流が流れる。このソース−
ドレイン間電流Ｉ_ＤＳは、ゲ−ト電極６に印加されるゲ
ート電圧Ｖ_Ｇの上昇に倣って増加し、ソース−ドレイン
間電圧Ｖ_ＤＳが同一であれば、実線Ａ_１（Ｖ_Ｇ＝Ｖ_１）
と、実線Ａ_２（Ｖ_Ｇ＝Ｖ_２）との差で示されるように、
より大きなゲート電圧Ｖ_Ｇを印加した場合に、高出力を
得ることができる。また、ゲート電圧Ｖ_Ｇが同一である
場合には、ソース−ドレイン間電圧Ｖ_ＤＳが大きい程高
出力を得ることができる。そして、実線Ａで示される本
例の超電導トランジスタの特性と、破線Ｂで示される従
来の超電導トランジスタの特性とを比較した場合、図に
明らかなように、ゲート電圧Ｖ_Ｇの大きさに拘らず本例
の超電導トランジスタに多くのソース−ドレイン間電流
Ｉ_ＤＳが流れており、超電導電流密度が大きく、電流出
力特性に優れた超電導トランジスタを実現していること
が判る。

【００３５】このように、本例の超電導トランジスタに
おいては、ゲート電極６をＳＴＯ基板１の裏面側に設置
することにより、ゲート電圧による電界を有効に障壁層
３の界面にかけることができ、印加されるゲート電圧に
対してより多くのキャリアを引き出すことができる。そ
れ故、ソース−ドレイン間が障壁層３の界面に蓄積した
キャリアによってスムーズに結合されるので、同じゲー
ト電圧を印加した場合にも、従来の超電導トランジスタ
に比して大きな超電導電流を得ることができ、出力特性
の向上が可能となる。また、ソース領域部２ａとドレイ
ン領域部２ｂとのギャップ４部分が、絶縁層などで充填
されることがないので、ギャップ４（ソース領域部２ａ
およびドレイン領域部２ｂの端面）と充填部材（絶縁
層）との接合性を配慮する必要がなく、ギャップ４の形
成等の加工が容易となる。そして、本例の超電導トラン
ジスタにおいては、ソース領域部２ａとドレイン領域部
２ｂとの中間領域である障壁層３に、ソース領域部２ａ
およびドレイン領域部２ｂを構成するＹＢＣＯ（超電導
体）と類似の結晶構造を持つ物質、すなわち、ＰＢＣＯ
を用いたことにより、ソース−ドレイン間距離に材料固
有の物性に起因する制限がなくなるため、ソース−ドレ
イン間距離を大きくすることが可能となる。従って、従
来の超電導トランジスタに比して、はるかに大きい耐電
圧とすることができる。

【００３６】〔実施例２〕図３は、本発明の実施例２に
係る超電導トランジスタの構造を示す断面図である。な
お、本例の超電導トランジスタにおいて、図１に示す実
施例１の超電導トランジスタに対応する部分には同一参
照符号を付して、その説明を省略する。

【００３７】本例の超電導トランジスタにおいて、実施
例１の超電導トランジスタと異なる点は、基板１０とし
て、ＮｂをドープしたＳＴＯ（１００）を用いている点
にある。ＳＴＯ（１００）は、Ｎｂのドープによりｎ型
の半導体となり、導電性を有するようになるため、本例
の超電導トランジスタにおいては、基板１０上に、ＳＴ
Ｏ膜をスパッタリング法により成膜し、ゲート電極６と
障壁層３との間の絶縁層９としている。

【００３８】このような構成の超電導トランジスタにお
いては、ゲート電極６に印加されるゲート電圧が半導体
基板１０を通じて絶縁層９にかかる。これにより、障壁
層３とソース領域部２ａとの界面、および障壁層３とド
レイン領域部２ｂとの界面に広く電界がかかるので、ソ
ース領域部２ａとドレイン領域部２ｂとの結合がスムー
ズに行なわれる。従って、実施例１の超電導トランジス
タと同様な効果を得ることができる。また、上記の超電
導トランジスタは、図１に示す実施例１の超電導トラン
ジスタと異なり、基板を加工して、薄肉部を形成する必
要がないので、素子の作製が容易となり、生産性を向上
させることができる。また、基板１０自体をゲート電極
として用いることも可能である。

【００３９】〔実施例３〕図４は、本発明の実施例３に
係る超電導トランジスタの構造を示す断面図である。な
お、本例の超電導トランジスタにおいて、図１に示す実
施例１の超電導トランジスタに対応する部分には同一参
照符号を付して、その説明を省略する。

【００４０】本例の超電導トランジスタにおいて、実施
例１の超電導トランジスタと異なる点は、ＳＴＯ基板１
上に、ソース領域部２ａとドレイン領域部２ｂとが障壁
層３を挟んで積層される積層構造を有している点にあ
る。すなわち、本例の超電導トランジスタは、ＳＴＯ基
板１上に、ソース領域部２ａとなるＹＢＣＯ膜、障壁層
３となるＰＢＣＯ膜、およびドレイン領域部２ｂとなる
ＹＢＣＯ膜を、この順にスパッタリング法にて成膜す
る。そして、パタニーング後、イオンミリング装置を用
いて各膜の所定領域を除去し、素子断面が凸型を呈する
ように加工してある。この後、ソース領域部２ａ，障壁
層３およびドレイン領域部２ｂの各層の側面が露出して
いる部分（凸型の段差部分）に、ＳＴＯをスパッタリン
グ法によって成膜して絶縁層９とし、この絶縁層９上
に、Ａｕを蒸着してゲート電極６を形成してある。

【００４１】このような構成の超電導トランジスタにお
いては、ゲート電圧による電界がソース領域部２ａ，障
壁層３およびドレイン領域部２ｂに亘る側面に略均一に
印加される。このため、ソース領域部２ａおよびドレイ
ン領域部２ｂから障壁層３に染み出したキャリアは、ゲ
ート電圧による電界がかかる界面に引き出され、ソース
領域部２ａとドレイン領域部２ｂとが結合される。この
ように、本例の超電導トランジスタにおいても、上述し
た実施例１および実施例２の超電導トランジスタと同様
に、印加されるゲート電圧に応じて有効にキャリアを引
き出すことができるので、ソース−ドレイン間の超電導
電流密度を大きくすることができる。また、本例の超電
導トランジスタにおいては、ソース領域部２ａとドレイ
ン領域部２ｂとが、障壁層３を挟んだ積層構造を有して
いるため、ソース領域部２ａとドレイン領域部２ｂとの
ギャップ幅、すなわち、障壁層３の厚みを厳密に管理す
ることが可能となる。また、ソース領域部２ａと障壁層
３との接合、および障壁層３とドレイン領域部２ｂとの
接合が良好に行なわれるため、かかる高性能な超電導ト
ランジスタの再現性を向上させることができる。

【００４２】なお、実施例１ないし実施例３において
は、酸化物超電導体としてＹＢａ_２Ｃｕ_３Ｏ_７−Ｘを用
いたが、これに限定されるものではなく、Ｌａ−Ｓｒ−
Ｃｕ−Ｏ系，Ｌｎ−Ｂａ−Ｃｕ−Ｏ（Ｌｎ＝Ｌａ，Ｎ
ｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｙｂ，Ｌｕ）系，Ｂｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ系，
Ｔｌ−Ｂａ−Ｃｕ−Ｏ系およびＳｒ−Ｃａ−Ｃｕ−Ｏ系
にも同様に適用することができる。また、障壁層に用い
られる酸化物超電導体と類似の結晶構造を有する化合物
においても、ＰｒＢａ_２Ｃｕ_３Ｏ_７−Ｘに限定されるも
のではない。例えば、ＹＢａ_２Ｃｕ_３Ｏ_７−Ｘを含むＬ
ｎ−Ｂａ−Ｃｕ−Ｏ（Ｌｎ＝Ｌａ，Ｎｄ，Ｓｍ，Ｅｕ，
Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ）系
の超電導体に対しては、ＰｒＢａ_２Ｃｕ_３Ｏ_７−Ｘの
他、ＳｃＢａ_２Ｃｕ_３Ｏ_７−Ｘを適用することができ
る。また、超電導体ＹＢａ_２Ｃｕ_３Ｏ_ｙ（ｙ＞６．５）
に対する障壁層としてはＹ_１−ＸＰｒ_ＸＢａ_２Ｃｕ_３Ｏ
_ｙ（ｘ＝０．６〜１．０）、Ｂｉ−Ｓｒ−Ｃａ−Ｃｕ−
Ｏ系のＢｉ_２Ｓｒ_２ＣａＣｕ_２Ｏ_Ｘに対する障壁層とし
てはＢｉ_２Ｓｒ_２Ｃｕ_２Ｏ_Ｘ、またはＢｉ_２Ｓｒ_２Ｃａ
_１−ｙ，Ｙ_ｙＣｕ_２Ｏ_Ｘ（ｙ＝０．５〜１．０）を適用
することができる。さらに、Ｔｌ−Ｂａ−Ｃｕ−Ｏ系の
超電導体に対する障壁層としてはＣａＢａＣｕ_２Ｏ_Ｘ、
Ｌａ−Ｂａ−Ｃｕ−Ｏ系のＬａ_２−ＸＢａ_ＸＣｕＯ_４お
よびＬａ−Ｓｒ−Ｃｕ−Ｏ系のＬａ_２−ＸＳｒ_ＸＣｕＯ
_４に対する障壁層としてはＬａ_２ＣｕＯ_４を適用するこ
とが可能である。

【００４３】

【発明の効果】以上に説明したとおり、本発明に係る超
電導素子においては、ソース領域およびドレイン領域を
障壁層の上層側に形成する一方、ゲート電極を障壁層の
下層側に形成することを特徴としている。このため、ゲ
ート電圧による電界は障壁層の界面に均一且つ有効に印
加されるので、障壁層の界面にゲート電圧に応じた電界
をかけることが可能となり、ソース領域からドレイン領
域に亘る障壁層の界面に均一にキャリアを蓄積させるこ
とができる。従って、小さなゲート電圧でソース−ドレ
イン間を接続することが可能となり、電圧ロスの少な
い、良好な電流出力を得ることが可能となる。

【００４４】また、本発明においては、ソース領域とド
レイン領域とが障壁層を挟んだ積層構造を有しており、
ゲート電極が絶縁層を介して、これらソース領域，障壁
層およびドレイン領域に亘る一側面に対して設けられて
いることを特徴としている。

【００４５】このため、ソース領域，障壁層およびドレ
イン領域に亘る側面の電界をゲート電圧に応じて大きく
することができ、より多くのキャリアを引き出し、蓄積
させることができるので、従来装置に比して、同等のゲ
ート電圧で大きなソース−ドレイン間電流を得ることが
でき、電流出力特性の向上が可能となる。

【図面の簡単な説明】

【図１】本発明の実施例１に係る超電導トランジスタの
構造を示す断面図である。

【図２】図１に示す超電導トランジスタにおける電流出
力特性を示すグラフ図である。

【図３】本発明の実施例２に係る超電導トランジスタの
構造を示す断面図である。

【図４】本発明の実施例３に係る超電導トランジスタの
構造を示す断面図である。

【図５】従来の超電導トランジスタの構造を示す断面図
である。

【図６】（ａ）は従来の超電導トランジスタの構造を示
す断面図、（ｂ）はその一部分を拡大して示す説明図で
ある。

【符号の説明】

１・・・ＳＴＯ基板２・・・ＹＢＣＯ膜２ａ・・・ソース領域部２ｂ・・・ドレイン領域部３・・・障壁層（ＰＢＣＯ膜）４・・・ギャップ５・・・絶縁層（ＳＴＯ膜）６・・・ゲート電極７・・・ソース電極８・・・ドレイン電極９・・・絶縁層（ＳＴＯ膜）１０・・・半導体基板ｇ・・・電気力線

フロントページの続き (72)発明者向江和郎神奈川県川崎市川崎区田辺新田１番１号富士電機株式会社内 (72)発明者大井明彦神奈川県川崎市川崎区田辺新田１番１号富士電機株式会社内

Claims

【特許請求の範囲】

【請求項１】酸化物超電導体からなるソース領域およ
びドレイン領域と、前記酸化物超電導体と類似の結晶構
造を有する障壁層と、前記ソース領域および前記ドレイ
ン領域に跨がって形成され、前記障壁層に対して電界を
印加可能なゲート電極と、を有する超電導素子であっ
て、前記ソース領域および前記ドレイン領域は前記障壁層の
上層側に形成されており、前記ゲート電極は絶縁層を介
して前記障壁層の下層側に形成されていることを特徴と
する超電導素子。
【請求項２】請求項１において、前記絶縁層は絶縁性
基板であり、前記ゲート電極は、前記基板の薄肉部に形
成されていることを特徴とする超電導素子。
【請求項３】請求項１において、前記絶縁層と前記ゲ
ート電極との間には、半導体基板が介在していることを
特徴とする超電導素子。
【請求項４】酸化物超電導体からなるソース領域およ
びドレイン領域と、前記酸化物超電導体と類似の結晶構
造を有する障壁層と、前記ソース領域および前記ドレイ
ン領域に跨がって形成され、前記障壁層に対して電界を
印加可能なゲート電極と、を有する超電導素子であっ
て、前記ソース領域と前記ドレイン領域とが前記障壁層を挟
んだ積層構造を有しており、前記ゲート電極は、前記ソ
ース領域，前記障壁層および前記ドレイン領域に亘る一
側面に対して絶縁層を介して面していることを特徴とす
る超電導素子。