CN108231901A - 基于负电容的场效应晶体管、生物传感器及其制备方法 - Google Patents

基于负电容的场效应晶体管、生物传感器及其制备方法 Download PDF

Info

Publication number
CN108231901A
CN108231901A CN201810007579.2A CN201810007579A CN108231901A CN 108231901 A CN108231901 A CN 108231901A CN 201810007579 A CN201810007579 A CN 201810007579A CN 108231901 A CN108231901 A CN 108231901A
Authority
CN
China
Prior art keywords
layer
effect transistor
field
negative capacitance
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810007579.2A
Other languages
English (en)
Inventor
高安然
韩清华
赵兰天
赵清太
李铁
王跃林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201810007579.2A priority Critical patent/CN108231901A/zh
Publication of CN108231901A publication Critical patent/CN108231901A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403Cells and electrode assemblies
    • G01N27/414Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4145Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for biomolecules, e.g. gate electrode with immobilised receptors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Molecular Biology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种基于负电容的场效应晶体管、生物传感器及制备方法,场效应晶体管的制备包括:提供半导体衬底,包括底层硅、埋氧层以及顶层硅;定义出沟道图形及连接于两端的源区图形和漏区图形;向所述源区图形及所述漏区图形对应的位置进行性离子注入,形成沟道区以及源区和漏区;于沟道区的表面形成介质层;于介质层表面形成导电层,于导电层表面形成铁电掺杂的铁电性材料层;制作源电极、漏电极以及栅电极。通过上述方案,本发明将传统的场效应晶体管与铁电负电容集成,降低器件的亚阈值摆幅,提高传感灵敏度和响应速度,利于器件功率的降低,另外,本发明采用铁电掺杂的氧化铪作为铁电负电容介质,解决了无机铁电材料难以与CMOS工艺兼容的问题。

Description

基于负电容的场效应晶体管、生物传感器及其制备方法
技术领域
本发明属于半导体器件制造技术领域,特别是涉及一种基于负电容的场效应晶体管、生物传感器及制备方法。
背景技术
21世纪的今天,科学技术已有了长足的发展,但是环境污染、食品污染、恶性疾病等依然严重威胁着人类的健康和生存。生化分子传感技术能够捕捉环境、食品和生物体内的信息,为环境监测、食品分析、临床医学诊断、生物医学研究等提供技术支持。
半导体场效应晶体管作为一种新型的半导体传感技术,具有灵敏度高、易于集成、成本低等优势,为生化分子的快速灵敏检测开辟一个全的途径。亚阈值摆幅(Sub-threshold Swing,SS)是半导体场效应晶体管传感器的一项重要指标,与器件的灵敏度,响应速度和功率直接相关,希望其越小越好。传统的MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor)的SS受基本的物理原理限制,开关速率被限制在栅电压每变化60mV电流变化一个数量级,即普遍所说的60mV/dec的亚阈值摆幅限制。
为解决上述问题,研究人员提出了基于不同工作原理的多种新型器件,一种是电流机制与温度没有直接依赖特性的器件,另外一种是通过反馈或增益机制方法增强放大特性的器件。这两类器件可以分别称为以隧穿效应为基础的器件和以放大机制为基础的器件。
但是,目前它们大多存在一定的应用性问题:以隧穿机制为基础的器件有肖特基势垒MOSFET、FN隧穿晶体管和直接隧穿晶体管,肖特基势垒MOSFET和FN隧穿晶体管有非常差的漏电流特性;而直接隧穿晶体管由于需要足够薄的介质层以使源漏之间发生载流子隧穿,目前还无法实现实物器件的制备;以放大机制为基础的器件主要有部分耗尽的SOI晶体管,碰撞电离晶体管等,部分耗尽的SOI晶体管有回滞效应,即体内积累的空穴降低了器件的阈值电压,需要很长的时间才能复合掉这些空穴使器件回复到原来的阈值电压,碰撞电离晶体管的阈值电压不稳定,可靠性差,且需要很高的漏源电压。
因此,如何提供一种基于负电容的场效应晶体管结构、生物传感器及其制备方法,以解决现有技术中所存在的上述问题以及亚阈值摆幅高、灵敏度及响应速度低以及器件功率高的问题实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种基于负电容的场效应晶体管结构、生物传感器及其制备方法,用于解决现有技术中亚阈值摆幅高、灵敏度及响应速度低以及器件功率高等问题。
为实现上述目的及其他相关目的,本发明提供一种基于负电容的场效应晶体管的制备方法,包括如下步骤:
1)提供一半导体衬底,所述半导体衬底包括底层硅、埋氧层以及顶层硅;
2)采用光刻工艺定义出沟道图形及连接于所述沟道图形两端的源区图形和漏区图形;
3)将所述沟道图形、源区图形以及漏区图形转移至所述顶层硅上,并向所述源区图形及所述漏区图形对应的位置进行性离子注入,以形成沟道区以及分别连接于所述沟道区两端的源区和漏区;
4)于所述沟道区的表面形成介质层;
5)于所述介质层表面形成导电层,于所述导电层表面形成铁电掺杂的铁电性材料层;
6)于所述源区表面制作源电极,于所述漏区表面制作漏电极,以及于所述底层硅远离所述埋氧层一侧的表面或所述沟道区周围显露的所述埋氧层上制作栅电极。
作为本发明的一种优选方案,步骤5)中,所述铁电性材料层包括氧化铪层。
作为本发明的一种优选方案,步骤5)中,采用原子层沉积工艺形成所述铁电性材料层。
作为本发明的一种优选方案,步骤5)中,采用溅射及原子气相沉积工艺中的任意一种形成所述导电层;所述导电层的材料包括氮化钛;所述导电层的厚度介于10~60nm之间。
作为本发明的一种优选方案,步骤1)中,所述顶层硅的厚度介于20~100nm之间;步骤3)中,形成的所述沟道区的宽度介于20~50nm之间。
作为本发明的一种优选方案,步骤3)中,所述离子注入工艺中的注入离子类型包括N型注入离子或P型注入离子;进行所述离子注入工艺后,形成的所述源区的离子掺杂浓度介于1e19cm-3~1e21cm-3之间,形成的所述漏区的离子掺杂浓度介于1e19cm-3~1e21cm-3之间。
作为本发明的一种优选方案,步骤4)中,通过热氧化及沉积工艺中的任意一种形成所述介质层;所述介质层选自氧化硅层、氧化铝层以及氧化铪层中的任意一种或者任意两种及以上形成的叠层结构;所述介质层的厚度介于5~20nm之间。
作为本发明的一种优选方案,步骤5)中,所述铁电掺杂的铁电性材料层中的掺杂粒子包括Si、Zr、Y、A1、Gd、Sr以及La中的至少一种;所述铁电掺杂的铁电性材料层的厚度介于5~10nm。
本发明还提供一种生物传感器的制备方法,包括如下步骤:
1)采用如上述任一项方案所述的制备方法制备基于负电容的场效应晶体管;
2)采用试剂对所述场效应晶体管的沟道区的表面进行修饰,以形成一层以活性基团结尾的活性薄膜;以及
3)于所述活性薄膜表面形成捕获探针,其中,所述捕获探针与所述活性薄膜上的活性基团通过化学键相结合,以将所述捕获探针修饰在所述硅纳米线沟道的表面。
本发明还提供一种基于负电容的场效应晶体管,包括:
底层硅,以及位于所述底层硅表面的埋氧层;
沟道区、源区及漏区,均位于所述埋氧层的表面,且所述源区及所述漏区分别连接于所述沟道区的两端;
介质层,位于所述沟道区的表面;
导电层,位于所述介质层的表面;
铁电掺杂的铁电性材料层,位于所述导电层的表面;以及
源电极、漏电极及栅电极,所述源电极位于所述源区的表面,所述漏电极位于所述漏区的表面,所述栅电极位于所述底层硅远离所述埋氧层一侧的表面或所述沟道区周围裸露的所述埋氧层上。
作为本发明的一种优选方案,所述铁电性材料层包括氧化铪层;所述导电层的材料包括氮化钛;所述导电层的厚度介于10~60nm之间。
作为本发明的一种优选方案,所述源区的厚度介于20~100nm之间,所述漏区的厚度介于20~100nm之间;所述沟道区的宽度介于20~50nm之间。
作为本发明的一种优选方案,所述离子注入工艺中的注入离子类型包括N型注入离子或P型注入离子;进行所述离子注入工艺后,形成的所述源区的离子掺杂浓度介于1e19cm-3~1e21cm-3之间,形成的所述漏区的离子掺杂浓度介于1e19cm-3~1e21cm-3之间。
作为本发明的一种优选方案,所述介质层选自氧化硅层、氧化铝层以及氧化铪层中的任意一种或者任意两种及以上的组合;所述介质层的厚度介于5~20nm之间。
作为本发明的一种优选方案,所述铁电掺杂的铁电性材料层中的掺杂粒子包括Si、Zr、Y、A1、Gd、Sr以及La中的至少一种;所述铁电掺杂的铁电性材料层的厚度介于5~10nm。
本发明还提供一种生物传感器,包括:
如上述任意一项方案所述的基于负电容的场效应晶体管;
活性薄膜,位于所述场效应晶体管的沟道区的表面,所述活性薄膜以活性基团结尾;
捕获探针,位于所述活性薄膜表面,且所述捕获探针与所述活性薄膜上的活性基团通过化学键相结合,以将所述捕获探针修饰在所述沟道区的表面。
作为本发明的一种优选方案,所述活性基团包括氨基、羧基、羟基及醛基中的一种或两种及以上的组合。
如上所述,本发明的基于负电容的场效应晶体管结构、生物传感器及其制备方法,具有以下有益效果:
本发明将传统的场效应晶体管与铁电负电容集成,可降低器件的亚阈值摆幅,提高传感灵敏度和响应速度,并利于器件功率的降低,另外,本发明采用铁电掺杂的氧化铪作为铁电负电容介质,其中,氧化铪晶格空间电荷的中心不重叠,作为铁电性材料掺杂后具有优异的铁电性能,且无机铁电材料相对于有机铁电材料具有较快的相应速度,但无机铁电材料大多又难以与CMOS工艺兼容,本申请采用氧化铪解决了无机铁电材料难以与CMOS工艺兼容的问题,同时提高了器件的相应速度。本发明工艺过程简单,可控性强,与现有半导体工艺完全兼容,成本较低,适于工业生产。
附图说明
图1显示为本发明的基于负电容的场效应晶体管的制备工艺流程图。
图2显示为本发明的场效应晶体管制备中提供半导体衬底的结构示意图。
图3显示为本发明的场效应晶体管制备中形成源区图形、漏区图形及沟道区图形的图示。
图4显示为本发明的场效应晶体管制备中形成源区、漏区及沟道区的示意图。
图5显示为本发明的场效应晶体管制备中形成介质层的示意图。
图6显示为本发明的场效应晶体管制备中形成导电层的结构示意图。
图7显示为本发明的场效应晶体管制备中形成铁电掺杂的铁电性材料层的示意图。
图8显示为本发明的场效应晶体管制备中形成源电极、漏电极及栅电极的示意图。
图9显示为图8中A-B位置的截面图。
图10显示为本发明提供的传感器的工作原理示意图。
元件标号说明
100 半导体衬底
101 底层硅
102 埋氧层
103 顶层硅
104 源区图形
105 沟道区图形
106 漏区图形
107 源区
108 沟道区
109 漏区
110 介质层
111 导电层
112 铁电掺杂的铁电性材料层
113 源电极
114 漏电极
115 栅电极
S1~S4 步骤1)~步骤4)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图10。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
实施例一:
如图1~9所示,本发明提供一种基于负电容的场效应晶体管的制备方法,包括如下步骤:
1)提供一半导体衬底,所述半导体衬底包括底层硅、埋氧层以及顶层硅;
2)采用光刻工艺定义出沟道图形及连接于所述沟道图形两端的源区图形和漏区图形;
3)将所述沟道图形、源区图形以及漏区图形转移至所述顶层硅上,并向所述源区图形及所述漏区图形对应的位置进行性离子注入,以形成沟道区以及分别连接于所述沟道区两端的源区和漏区;
4)于所述沟道区的表面形成介质层;
5)于所述介质层表面形成导电层,于所述导电层表面形成铁电掺杂的铁电性材料层;
6)于所述源区表面制作源电极,于所述漏区表面制作漏电极,以及于所述底层硅远离所述埋氧层一侧的表面或所述沟道区周围显露的所述埋氧层上制作栅电极。
下面将结合附图详细说明本发明的基于负电容的场效应晶体管制备方法。
首先,如图1中的S1及图2所示,进行步骤1),提供一半导体衬底100,所述半导体衬底100包括底层硅101、埋氧层102以及顶层硅103。
作为示例,步骤1)中,所述顶层硅103的厚度介于20~100nm之间。
具体的,所述顶层硅103后续用于制备沟道、源区以及漏区,优选地,所述底层硅101选择为本征硅,所述顶层硅103可以为本征硅,也可以为轻掺杂的硅材料,掺杂类型以实际情况选定。其中,所述顶层硅103的厚度介于20~100nm之间,优选介于45~85nm之间,本示例中选择为60nm,另外,还可以包括对所述顶层硅103进行减薄的工艺,这依据实际的器件结构选定。
其次,如图1中的S2及图3所示,进行步骤2),采用光刻工艺定义出沟道图形105及连接于所述沟道图形两端的源区图形104和漏区图形106。
具体的,可以通过曝光-显影的工艺于所述顶层硅103的表面形成所述沟道图形105、源区图形104以及漏区图形106,具体包括在所述顶层硅表面形成一层光刻胶层,然后依据实际需求定义出需要的沟道以及源区和漏区的图形。
接着,如图1中的S3及图4所示,进行步骤3),将所述沟道图形105、源区图形104以及漏区图形106转移至所述顶层硅103上,并向所述源区图形104及所述漏区图形106对应的位置进行性离子注入,以形成沟道区108以及分别连接于所述沟道区108两端的源区107和漏区109。
作为示例,步骤3)中,形成的所述沟道区108的宽度介于20~50nm之间。
具体的,可以采用刻蚀的工艺,如反应离子刻蚀(RIE),将上一步骤的形成的图形直接转移到所述顶层硅103中,以待后续形成晶体管结构。其中,向源区图形以及漏区图形对应的位置进行离子注入以及退火的工艺,以分别形成源区和漏区,其中,可以对所述源区图形以及所述漏区图形进行同种类型的离子掺杂,如均为n型掺杂或均为p型掺杂,以形成不同类型的基于负电容的场效应晶体管结构,另外,除进行离子注入外,形成所述源区及所述漏区的工艺还包括快速退火工艺(RTP)。
作为示例,步骤3)中,所述离子注入工艺中的注入离子类型包括N型注入离子或P型注入离子;进行所述离子注入工艺后,形成的所述源区107的离子掺杂浓度介于1e19cm-3~1e21cm-3之间,优选为1e19cm-3~1e20cm-3,本示例中选择为5e19cm-3;形成的所述漏区108的离子掺杂浓度介于1e19cm-3~1e21cm-3之间,优选为1e19cm-3~1e20cm-3,本示例中选择为5e19cm-3
另外,所述沟道区108的宽度优选介于25~35nm之间,本示例中选择为30nm。
接着,如图1中的S4及图5所示,进行步骤4),于所述沟道区的表面形成介质层110。
作为示例,步骤4)中,通过热氧化及沉积工艺中的任意一种形成所述介质层110;所述介质层110选自氧化硅层、氧化铝层以及氧化铪层中的任意一种或者任意两种及以上形成的叠层结构;所述介质层110的厚度介于5~20nm之间。
具体的,可以采用表面热氧化的工艺于所述沟道区表面形成介质层110,当然,也可以采用沉积工艺,本示例中选择为表面热氧化工艺,提高介质层的稳定性。所述介质层110还可以包括高K介质层,所述高K介质层的材料包括氧化铝及氧化铪中的至少一种,所述介质层110也可以为氧化硅层、氧化铝层以及氧化铪层中任意两层或三层构成的叠层结构层。其中,所述介质层110的厚度优选介于8~15nm,本示例中所述介质层的厚度选择为10nm。
继续,如图1中的S5及图6~7所示,于所述介质层110表面形成导电层111,于所述导电层111表面形成铁电掺杂的铁电性材料层112。
作为示例,步骤5)中,所述铁电性材料层112包括氧化铪层。
作为示例,步骤5)中,采用原子层沉积工艺形成所述铁电性材料层112。
作为示例,步骤5)中,采用溅射及原子气相沉积工艺中的任意一种形成所述导电层111;所述导电层111的材料包括氮化钛;所述导电层111的厚度介于10~60nm。
作为示例,步骤5)中,所述铁电掺杂的铁电性材料层中的掺杂粒子包括Si、Zr、Y、A1、Gd、Sr以及La中的至少一种。
具体的,所述导电层111作为负电容结构的下电极,所述铁电掺杂的铁电性材料层作为介质层,上表面的液体作为负电容的上电极,从而构成负电容结构,从而降低器件的亚阈值摆幅,提高传感灵敏度和响应速度,并利于器件功率的降低。
其中,所述铁电性材料层112是指掺杂后可以具有铁电特性的材料,这里优选为铁电掺杂的氧化铪,其中,氧化铪晶格空间电荷的中心不重叠,作为铁电性材料掺杂后具有优异的铁电性能,且无机铁电材料相对于有机铁电材料具有较快的相应速度,但无机铁电材料大多又难以与CMOS工艺兼容,本申请采用氧化铪解决了无机铁电材料难以与CMOS工艺兼容的问题,同时提高了器件的相应速度;另外,所述导电层111的材料可以选择为TiN,氮化钛与铁电掺杂的氧化铪共同形成的负电容场效应晶体管可以极大地提高器件性能。
具体的,可以采用溅射或原子气相沉积(AVD)工艺形成所述导电层,然后采用原子层沉积(ALD)工艺形成所述铁电掺杂的铁电性材料层,基于此,所述铁电掺杂的铁电性材料层112的厚度介于5~10nm,优选为6~9nm,本示例中选择为8nm;所述导电层111的厚度介于10~60nm,优选为20~50nm,本示例中选择为30nm。通过上述工艺配合,可以通过简单优化的工艺得到需要厚度的所述导电层及所述介质层,在该厚度下,所述导电层及所述铁电掺杂的铁电性材料层以外围作为上电极的材料(如周围液体)才可以得到性能优良的器件性能,并且在此厚度下,氧化铪可以有效的实现铁电特性。当然,铁电掺杂的掺杂元素可以选择为上述元素中的任意一种,或者其中的两个或两个以上的组合掺杂。
最后,如图1中的S6及图8~9所示,进行步骤6),于所述源区107表面制作源电极113,于所述漏区109表面制作漏电极114,以及于所述底层硅101远离所述埋氧层102一侧的表面或所述沟道区108周围显露的所述埋氧层102上制作栅电极115。
具体的,所述源电极113、漏电极114及栅电极115的材料为Al、Cu等金属材料,在此不做具体限制,本发明的液体栅极优选环绕于沟道表面,从而可以将栅电极制备在沟道周围的埋氧层上,以实现良好的器件控制特性。
本发明还提供一种基于负电容的场效应晶体管,其中,所述场效应晶体管优选采用本发明提供的制备方法制备,当然,并不局限于此方法,所述场效应晶体管包括:
底层硅101,以及位于所述底层硅101表面的埋氧层102;
沟道区108、源区107及漏区109,均位于所述埋氧层102的表面,且所述源区107及所述漏区109分别连接于所述沟道区108的两端;
介质层110,位于所述沟道区108的表面;
导电层111,位于所述介质层110的表面;
铁电掺杂的铁电性材料层112,位于所述导电层111的表面;以及
源电极113、漏电极114及栅电极115,所述源电极113位于所述源区107的表面,所述漏电极114位于所述漏区109的表面,所述栅电极115位于所述底层硅101远离所述埋氧层102一侧的表面或所述沟道区107周围裸露的所述埋氧层102上。
作为示例,所述源区107的厚度介于20~100nm之间,优选介于45~85nm之间,本示例中选择为60nm;所述漏区109的厚度介于20~100nm之间,优选介于45~85nm之间,本示例中选择为60nm;所述沟道区108的宽度介于20~50nm之间,优选介于25~35nm之间,本示例中选择为30nm。
具体的,所述源区107以及所述漏区109可以通过进行同种类型的离子掺杂制备得到,如均为n型掺杂或均为p型掺杂,以形成不同类型的基于负电容的场效应晶体管结构。
作为示例,所述离子注入工艺中的注入离子类型包括N型注入离子或P型注入离子;进行所述离子注入工艺后,形成的所述源区的离子掺杂浓度介于1e19cm-3~1e21cm-3之间,优选为1e19cm-3~1e20cm-3,本示例中选择为5e19cm-3;形成的所述漏区的离子掺杂浓度介于1e19cm-3~1e21cm-3之间,优选为1e19cm-3~1e20cm-3,本示例中选择为5e19cm-3
作为示例,所述铁电性材料层112包括氧化铪层,所述铁电掺杂的铁电性材料层112的厚度介于5~10nm之间;所述导电层111的材料包括氮化钛,所述导电层111的厚度介于10~60nm之间。
作为示例,所述铁电掺杂的铁电性材料层112中的掺杂粒子包括Si、Zr、Y、A1、Gd、Sr以及La中的至少一种。
具体的,所述导电层111作为负电容结构的下电极,所述铁电掺杂的铁电性材料层作为介质层,上表面的液体作为负电容的上电极,从而构成负电容结构,从而降低器件的亚阈值摆幅,提高传感灵敏度和响应速度,并利于器件功率的降低。
其中,所述铁电性材料层112是指掺杂后可以具有铁电特性的材料,这里优选为铁电掺杂的氧化铪,其中,氧化铪晶格空间电荷的中心不重叠,作为铁电性材料掺杂后具有优异的铁电性能,且无机铁电材料相对于有机铁电材料具有较快的相应速度,但无机铁电材料大多又难以与CMOS工艺兼容,本申请采用氧化铪解决了无机铁电材料难以与CMOS工艺兼容的问题,同时提高了器件的相应速度;另外,所述导电层111的材料可以选择为TiN,氮化钛与铁电掺杂的氧化铪共同形成的负电容场效应晶体管可以极大地提高器件性能。
另外,所述铁电掺杂的铁电性材料层112的厚度介于5~10nm,优选为6~9nm,本示例中选择为8nm;所述导电层111的厚度介于10~60nm,优选为20~50nm,本示例中选择为30nm。在该厚度下,所述导电层及所述铁电掺杂的铁电性材料层以外围作为上电极的材料(如周围液体)才可以得到性能优良的器件性能,并且在此厚度下,氧化铪可以有效的实现铁电特性。当然,铁电掺杂的掺杂元素可以选择为上述元素中的任意一种,或者其中的两个或两个以上的组合掺杂。
作为示例,所述介质层110选自氧化硅层、氧化铝层以及氧化铪层中的任意一种或者任意两种及以上的组合;所述介质层110的厚度介于5~20nm之间。
具体的,所述介质层110还可以包括高K介质层,所述高K介质层的材料包括氧化铝及氧化铪中的至少一种,所述介质层110也可以为氧化硅层、氧化铝层以及氧化铪层中任意两层或三层构成的叠层结构层。其中,所述介质层110的厚度优选介于8~15nm,本示例中所述介质层的厚度选择为10nm。
另外,具体的,所述源电极113、漏电极114及栅电极115的材料为Al、Cu等金属材料,在此不做具体限制,本发明的液体栅极优选环绕于沟道表面,从而可以将栅电极制备在沟道周围的埋氧层上,以实现良好的器件控制特性。
实施例二:
如图10所示,本发明还提供一种生物传感器的制备方法,包括如下步骤:
1)采用如实施例一中任一项方案所述的制备方法制备基于负电容的场效应晶体管;
2)采用试剂对所述场效应晶体管的沟道区的表面进行修饰,以形成一层以活性基团结尾的活性薄膜;以及
3)于所述活性薄膜表面形成捕获探针,其中,所述捕获探针与所述活性薄膜上的活性基团通过化学键相结合,以将所述捕获探针修饰在所述硅纳米线沟道的表面。
作为示例,所述活性基团包括氨基、羧基、羟基及醛基中的一种或两种及以上的组合,依据实际需求而设定。
具体的,本发明还提供一种基于负电容场效应晶体管的生物传感器,其中,本实施例中,选择为采用试剂在纳米线沟道单元的表面进行修饰,以自组装形成一层以活性基团结尾的活性薄膜,以提高传感器的灵敏度以及可选择型。
需要说明的是,当生物传感器器件结构制备完成后,进行电气连接,以最终完成传感器的制备,从而提高了生物传感器的检测性能。
本发明还提供一种生物传感器,其中,所述生物传感器优选采用本发明提供的制备方法制备,当然,并不局限于此方法,所述生物传感器包括:
如实施例一中任意一项方案所述的基于负电容的场效应晶体管;
活性薄膜,位于所述场效应晶体管的沟道区的表面,所述活性薄膜以活性基团结尾;
捕获探针,位于所述活性薄膜表面,且所述捕获探针与所述活性薄膜上的活性基团通过化学键相结合,以将所述捕获探针修饰在所述沟道区的表面。
作为示例,所述活性基团包括氨基、羧基、羟基及醛基中的一种或两种及以上的组合。
综上所述,本发明提供一种基于负电容的场效应晶体管、基于所述晶体管的生物传感器及各自的制备方法,基于负电容的场效应晶体管的制备包括:提供一半导体衬底,所述半导体衬底包括底层硅、埋氧层以及顶层硅;采用光刻工艺定义出沟道图形及连接于所述沟道图形两端的源区图形和漏区图形;采用刻蚀工艺将所述沟道图形、源区图形以及漏区图形转移至所述顶层硅上,并向所述源区图形及所述漏区图形对应的位置进行性离子注入,以形成沟道区以及分别连接于所述沟道区两端的源区和漏区;于所述沟道区的表面形成介质层;于所述介质层表面形成导电层,于所述导电层表面形成铁电掺杂的铁电性材料层;于所述源区表面制作源电极,于所述漏区表面制作漏电极,以及于所述底层硅远离所述埋氧层一侧的表面或所述沟道区周围显露的所述埋氧层上制作栅电极。通过上述方案,本发明将传统的场效应晶体管与铁电负电容集成,可降低器件的亚阈值摆幅,提高传感灵敏度和响应速度,并利于器件功率的降低,另外,本发明采用铁电掺杂的氧化铪作为铁电负电容介质,其中,氧化铪晶格空间电荷的中心不重叠,作为铁电性材料掺杂后具有优异的铁电性能,且无机铁电材料相对于有机铁电材料具有较快的相应速度,但无机铁电材料大多又难以与CMOS工艺兼容,本申请采用氧化铪解决了无机铁电材料难以与CMOS工艺兼容的问题,同时提高了器件的相应速度。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (17)

1.一种基于负电容的场效应晶体管的制备方法,其特征在于,包括如下步骤:
1)提供一半导体衬底,所述半导体衬底包括底层硅、埋氧层以及顶层硅;
2)采用光刻工艺定义出沟道图形及连接于所述沟道图形两端的源区图形和漏区图形;
3)将所述沟道图形、源区图形以及漏区图形转移至所述顶层硅上,并向所述源区图形及所述漏区图形对应的位置进行性离子注入,以形成沟道区以及分别连接于所述沟道区两端的源区和漏区;
4)于所述沟道区的表面形成介质层;
5)于所述介质层表面形成导电层,于所述导电层表面形成铁电掺杂的铁电性材料层;
6)于所述源区表面制作源电极,于所述漏区表面制作漏电极,以及于所述底层硅远离所述埋氧层一侧的表面或所述沟道区周围显露的所述埋氧层上制作栅电极。
2.根据权利要求1所述的基于负电容的场效应晶体管的制备方法,其特征在于,步骤5)中,所述铁电性材料层包括氧化铪层。
3.根据权利要求1所述的基于负电容的场效应晶体管的制备方法,其特征在于,步骤5)中,采用原子层沉积工艺形成所述铁电性材料层。
4.根据权利要求1所述的基于负电容的场效应晶体管的制备方法,其特征在于,步骤5)中,采用溅射及原子气相沉积工艺中的任意一种形成所述导电层;所述导电层的材料包括氮化钛;所述导电层的厚度介于10~60nm之间。
5.根据权利要求1所述的基于负电容的场效应晶体管的制备方法,其特征在于,步骤1)中,所述顶层硅的厚度介于20~100nm之间;步骤3)中,形成的所述沟道区的宽度介于20~50nm之间。
6.根据权利要求1所述的基于负电容的场效应晶体管的制备方法,其特征在于,步骤3)中,所述离子注入工艺中的注入离子类型包括N型注入离子或P型注入离子;进行所述离子注入工艺后,形成的所述源区的离子掺杂浓度介于1e19cm-3~1e21cm-3之间,形成的所述漏区的离子掺杂浓度介于1e19cm-3~1e21cm-3之间。
7.根据权利要求1所述的基于负电容的场效应晶体管的制备方法,其特征在于,步骤4)中,通过热氧化及沉积工艺中的任意一种形成所述介质层;所述介质层选自氧化硅层、氧化铝层以及氧化铪层中的任意一种或者任意两种及以上形成的叠层结构;所述介质层的厚度介于5~20nm之间。
8.根据权利要求1~7中任意一项所述的基于负电容的场效应晶体管的制备方法,其特征在于,步骤5)中,所述铁电掺杂的铁电性材料层中的掺杂粒子包括Si、Zr、Y、A1、Gd、Sr以及La中的至少一种;所述铁电掺杂的铁电性材料层的厚度介于5~10nm之间。
9.一种生物传感器的制备方法,其特征在于,包括如下步骤:
1)采用如权利要求1~8中任一项所述的制备方法制备基于负电容的场效应晶体管;
2)采用试剂对所述场效应晶体管的沟道区的表面进行修饰,以形成一层以活性基团结尾的活性薄膜;以及
3)于所述活性薄膜表面形成捕获探针,其中,所述捕获探针与所述活性薄膜上的活性基团通过化学键相结合,以将所述捕获探针修饰在所述硅纳米线沟道的表面。
10.一种基于负电容的场效应晶体管,其特征在于,包括:
底层硅,以及位于所述底层硅表面的埋氧层;
沟道区、源区及漏区,均位于所述埋氧层的表面,且所述源区及所述漏区分别连接于所述沟道区的两端;
介质层,位于所述沟道区的表面;
导电层,位于所述介质层的表面;
铁电掺杂的铁电性材料层,位于所述导电层的表面;以及
源电极、漏电极及栅电极,所述源电极位于所述源区的表面,所述漏电极位于所述漏区的表面,所述栅电极位于所述底层硅远离所述埋氧层一侧的表面或所述沟道区周围裸露的所述埋氧层上。
11.根据权利要求10所述的基于负电容的场效应晶体管,其特征在于,所述铁电性材料层包括氧化铪层;所述导电层的材料包括氮化钛;所述导电层的厚度介于10~60nm之间。
12.根据权利要求10所述的基于负电容的场效应晶体管,其特征在于,所述源区的厚度介于20~100nm之间,所述漏区的厚度介于20~100nm之间;所述沟道区的宽度介于20~50nm之间。
13.根据权利要求10所述的基于负电容的场效应晶体管,其特征在于,所述离子注入工艺中的注入离子类型包括N型注入离子或P型注入离子;进行所述离子注入工艺后,形成的所述源区的离子掺杂浓度介于1e19cm-3~1e21cm-3之间,形成的所述漏区的离子掺杂浓度介于1e19cm-3~1e21cm-3之间。
14.根据权利要求10所述的基于负电容的场效应晶体管,其特征在于,所述介质层选自氧化硅层、氧化铝层以及氧化铪层中的任意一种或者任意两种及以上的组合;所述介质层的厚度介于5~20nm之间。
15.根据权利要求10~14中的任意一项所述的基于负电容的场效应晶体管,其特征在于,所述铁电掺杂的铁电性材料层中的掺杂粒子包括Si、Zr、Y、A1、Gd、Sr以及La中的至少一种;所述铁电掺杂的铁电性材料层的厚度介于5~10nm之间。
16.一种生物传感器,其特征在于,包括:
如权利要求10~15中任意一项所述的基于负电容的场效应晶体管;
活性薄膜,位于所述场效应晶体管的沟道区的表面,所述活性薄膜以活性基团结尾;
捕获探针,位于所述活性薄膜表面,且所述捕获探针与所述活性薄膜上的活性基团通过化学键相结合,以将所述捕获探针修饰在所述沟道区的表面。
17.根据权利要求16所述的生物传感器,其特征在于,所述活性基团包括氨基、羧基、羟基及醛基中的一种或两种及以上的组合。
CN201810007579.2A 2018-01-04 2018-01-04 基于负电容的场效应晶体管、生物传感器及其制备方法 Pending CN108231901A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810007579.2A CN108231901A (zh) 2018-01-04 2018-01-04 基于负电容的场效应晶体管、生物传感器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810007579.2A CN108231901A (zh) 2018-01-04 2018-01-04 基于负电容的场效应晶体管、生物传感器及其制备方法

Publications (1)

Publication Number Publication Date
CN108231901A true CN108231901A (zh) 2018-06-29

Family

ID=62645252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810007579.2A Pending CN108231901A (zh) 2018-01-04 2018-01-04 基于负电容的场效应晶体管、生物传感器及其制备方法

Country Status (1)

Country Link
CN (1) CN108231901A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010691A (zh) * 2019-04-11 2019-07-12 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN110034190A (zh) * 2019-04-11 2019-07-19 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN110098251A (zh) * 2019-04-15 2019-08-06 电子科技大学 一种新型isfet器件及其制备方法
CN110955066A (zh) * 2018-09-27 2020-04-03 上海新微技术研发中心有限公司 相移器及硅基电光调制器
EP3671199A1 (en) * 2018-12-18 2020-06-24 Ecole Polytechnique Federale de Lausanne (EPFL) Negative capacitance semiconductor sensor
CN111554745A (zh) * 2020-04-23 2020-08-18 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法
CN112578012A (zh) * 2020-12-08 2021-03-30 湘潭大学 碳基场效应晶体管传感器
CN112697843A (zh) * 2020-12-08 2021-04-23 湘潭大学 基于负电容效应的碳基场效应晶体管传感器
CN113097308A (zh) * 2021-03-31 2021-07-09 南京邮电大学 一种不同材料铁电层的负电容场效应晶体管及制备方法
CN113193047A (zh) * 2021-03-31 2021-07-30 南京邮电大学 一种不同厚度铁电层的负电容场效应晶体管及制备方法
CN113224170A (zh) * 2021-05-08 2021-08-06 西安电子科技大学 基于铁电掺杂的负电容场效应晶体管
CN113257913A (zh) * 2020-02-12 2021-08-13 中国科学院物理研究所 基于铁电畴反转的突触三端器件
CN113871302A (zh) * 2021-12-02 2021-12-31 上海集成电路制造创新中心有限公司 N型二硒化钨负电容场效应晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048738A (en) * 1997-03-07 2000-04-11 Sharp Laboratories Of America, Inc. Method of making ferroelectric memory cell for VLSI RAM array
CN103901085A (zh) * 2014-04-23 2014-07-02 中国科学院上海微系统与信息技术研究所 基于硅纳米线隧穿场效应晶体管的生物传感器及制作方法
CN106158934A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 半导体器件和晶体管
CN107170828A (zh) * 2017-06-08 2017-09-15 湘潭大学 一种铁电场效应晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048738A (en) * 1997-03-07 2000-04-11 Sharp Laboratories Of America, Inc. Method of making ferroelectric memory cell for VLSI RAM array
CN103901085A (zh) * 2014-04-23 2014-07-02 中国科学院上海微系统与信息技术研究所 基于硅纳米线隧穿场效应晶体管的生物传感器及制作方法
CN106158934A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 半导体器件和晶体管
CN107170828A (zh) * 2017-06-08 2017-09-15 湘潭大学 一种铁电场效应晶体管及其制备方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110955066A (zh) * 2018-09-27 2020-04-03 上海新微技术研发中心有限公司 相移器及硅基电光调制器
EP3671199A1 (en) * 2018-12-18 2020-06-24 Ecole Polytechnique Federale de Lausanne (EPFL) Negative capacitance semiconductor sensor
US11289601B2 (en) * 2018-12-18 2022-03-29 Ecole Poly Technique Federale De Lausanne (Epfl) Negative capacitance semiconductor sensor
CN110034190A (zh) * 2019-04-11 2019-07-19 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN110010691A (zh) * 2019-04-11 2019-07-12 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN110034190B (zh) * 2019-04-11 2023-02-28 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN110010691B (zh) * 2019-04-11 2022-07-12 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN110098251A (zh) * 2019-04-15 2019-08-06 电子科技大学 一种新型isfet器件及其制备方法
CN113257913A (zh) * 2020-02-12 2021-08-13 中国科学院物理研究所 基于铁电畴反转的突触三端器件
CN111554745A (zh) * 2020-04-23 2020-08-18 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法
CN111554745B (zh) * 2020-04-23 2022-03-08 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法
CN112697843A (zh) * 2020-12-08 2021-04-23 湘潭大学 基于负电容效应的碳基场效应晶体管传感器
CN112578012A (zh) * 2020-12-08 2021-03-30 湘潭大学 碳基场效应晶体管传感器
CN112578012B (zh) * 2020-12-08 2023-06-27 湘潭大学 碳基场效应晶体管传感器
CN112697843B (zh) * 2020-12-08 2023-10-03 湘潭大学 基于负电容效应的碳基场效应晶体管传感器
CN113193047A (zh) * 2021-03-31 2021-07-30 南京邮电大学 一种不同厚度铁电层的负电容场效应晶体管及制备方法
CN113097308A (zh) * 2021-03-31 2021-07-09 南京邮电大学 一种不同材料铁电层的负电容场效应晶体管及制备方法
CN113224170A (zh) * 2021-05-08 2021-08-06 西安电子科技大学 基于铁电掺杂的负电容场效应晶体管
CN113871302A (zh) * 2021-12-02 2021-12-31 上海集成电路制造创新中心有限公司 N型二硒化钨负电容场效应晶体管及其制备方法
CN113871302B (zh) * 2021-12-02 2022-03-11 上海集成电路制造创新中心有限公司 N型二硒化钨负电容场效应晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN108231901A (zh) 基于负电容的场效应晶体管、生物传感器及其制备方法
Hsiao et al. Novel poly-silicon nanowire field effect transistor for biosensing application
Chen et al. Modeling and design of ferroelectric MOSFETs
CN106356405A (zh) 一种异质结碳纳米管场效应晶体管及其制备方法
WO2017206414A1 (zh) 一种在cmos标准工艺下的生物化学传感器
CN108074979A (zh) 基于垂直隧穿的场效应晶体管、生物传感器及其制备方法
CN102751325A (zh) 一种隧穿场效应晶体管及其制造方法
Kaur et al. A comprehensive analysis of nanoscale transistor based biosensor: a review
Singh et al. Design and investigation of SiGe heterojunction based charge plasma vertical TFET for biosensing application
CN109427908A (zh) 三维硅纳米线阵列场效应晶体管、生物传感器及制备方法
Biswas et al. Sensitivity analysis of physically doped, charge plasma and electrically doped TFET biosensors
CN104157687B (zh) 一种垂直环栅隧穿晶体管及其制备方法
Panda et al. A single gate SiGe/Si tunnel FET with rectangular HfO2 dielectric pocket to improve I on/I amb current ratio
Manasawi et al. Design and analysis of charge plasma junction less TFET biosensing applications
CN104867834A (zh) 基于soi衬底的单杂质原子无结硅纳米线晶体管及制备方法
CN106558609A (zh) 隧穿场效应晶体管及其制造方法
CN104282751B (zh) 高集成度高迁移率源漏栅辅控型无结晶体管
CN105870182B (zh) 一种三明治结构双栅垂直隧穿场效应晶体管
CN104134697B (zh) 一种非对称肖特基源漏晶体管及其制备方法
Jeon et al. Operation regimes and electrical transport of steep slope Schottky Si-FinFETs
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
Peng et al. Improved carrier injection in gate-all-around Schottky barrier silicon nanowire field-effect transistors
Lin et al. Water passivation effect on polycrystalline silicon nanowires
CN110646490A (zh) 一种基于二硒化钨的离子敏场效应晶体管传感器及其制备方法
Karmakar et al. Study and Analysis of Dielectrically Modulated Vertical Tunnel FET Biosensor Considering Non-Ideal Hybridization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180629

WD01 Invention patent application deemed withdrawn after publication