CN113097308A - 一种不同材料铁电层的负电容场效应晶体管及制备方法 - Google Patents

一种不同材料铁电层的负电容场效应晶体管及制备方法 Download PDF

Info

Publication number
CN113097308A
CN113097308A CN202110351306.1A CN202110351306A CN113097308A CN 113097308 A CN113097308 A CN 113097308A CN 202110351306 A CN202110351306 A CN 202110351306A CN 113097308 A CN113097308 A CN 113097308A
Authority
CN
China
Prior art keywords
ferroelectric
layer
ferroelectric layer
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110351306.1A
Other languages
English (en)
Other versions
CN113097308B (zh
Inventor
姚佳飞
顾鸣远
郭宇锋
李曼
梁其聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University Of Posts And Telecommunications Institute At Nantong Co ltd
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University Of Posts And Telecommunications Institute At Nantong Co ltd
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University Of Posts And Telecommunications Institute At Nantong Co ltd, Nanjing University of Posts and Telecommunications filed Critical Nanjing University Of Posts And Telecommunications Institute At Nantong Co ltd
Priority to CN202110351306.1A priority Critical patent/CN113097308B/zh
Publication of CN113097308A publication Critical patent/CN113097308A/zh
Application granted granted Critical
Publication of CN113097308B publication Critical patent/CN113097308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请涉及一种不同材料铁电层的负电容场效应晶体管及制备方法。该晶体管包括：衬底、埋氧化层、基于顶层形成的源区、基于顶层形成的漏区、基于顶层形成的全耗尽或部分耗尽的沟道、侧墙，以及源区漏区之间通过侧墙隔离的栅氧化层、负电容铁电层、金属层，其特征在于：所述负电容铁电层由第一铁电层和第二铁电层拼接而成，所述第一铁电层和所述第二铁电层的铁电材料不同，使得栅极不同材料的负电容铁电层对栅极电压放大作用呈线性放大，对栅极电压放大作用具有更好的控制能力，同时不同材料铁电层的负电容场效应晶体管在相同的栅压下具有更高的饱和区电流以及更低的亚阈值斜率，亚阈值斜率可以低于理论极限值60mV/dec，因此提升了晶体管的性能。

Description

一种不同材料铁电层的负电容场效应晶体管及制备方法
技术领域
本申请涉及半导体器件技术领域，特别是涉及一种不同材料铁电层的负电容场效应晶体管及制备方法。
背景技术
摩尔定律的不断发展使得半导体器件的特征尺寸不断缩小，集成电路的功率密度也因此不断增加，芯片的工作温度越来越高，可靠性和性能大幅降低。减小晶体管亚阈值摆幅是降低集成电路电源电压和功耗的有效方法。负电容场效应晶体管(Negativecapacitance field effect transistor,NCFET)作为近年来最新型的低功耗晶体管，具有非常大的潜力。NCFET与MOSFET(金氧半场效晶体管，全称为Metal-Oxide-SemiconductorField-Effect Transistor,MOSFET)相比，仅将具有“负电容效应”的铁电薄膜材料叠加到传统栅氧上，在不改变传统场效应晶体管沟道输运机制的前提下，实现栅极电压的放大，可以将亚阈值斜率(Sub-threshold Swing,SS)减小到60mV/dec以下，且在电源电压VDD大幅减小的情况下不改变其驱动电流，这显著降低了集成电路的功耗，使得器件尺寸可以进一步减小，摩尔定律能够得到进一步发展。
为了改善晶体管的亚阈值特性和减小静态功耗，研究者们提出了各种措施。文献Salahuddin S,and Datta S.Use of Negative Capacitance to Provide VoltageAmplification for Low Power Nanoscale Devices[J].Nano Lett.,2008,8(2):405-410最早提出了负电容的结构。如图1所示，1是源区，2是沟道，3是漏区，4是铁电层，5是栅极金属层。该结构仅将具有“负电容效应”的铁电薄膜材料叠加到传统栅氧上，在不改变传统场效应晶体管沟道输运机制的前提下，就可以实现小于理论极限值60mV/decade的亚阈值摆幅。但是该结构相比于传统MOSFET，降低的亚阈值摆幅以及静态功耗有限，提升性能不明显。文献Jiang C,Liang R,Wang J,et al.Simulation-Based Study of NegativeCapacitance Double-Gate Junctionless Transistors with Ferroelectric GateDielectric[J].Solid-State Electronics,2016,126:130-135的双栅负电容晶体管。如图2所示，1是源区，2是沟道，3是漏区，4是绝缘层，5是悬浮栅，6是铁电层，7是金属栅极。该双栅负电容晶体管能够改善晶体管亚阈值摆幅，但是改善作用不明显。
因此，目前的负电容晶体管结构改善晶体管的亚阈值特性或减小静态功耗有限，并且不能线性地控制栅极电压的放大作用，其性能低。
发明内容
基于此，有必要针对上述技术问题，提供一种能够提高晶体管的性能的不同材料铁电层的负电容场效应晶体管及制备方法。
一种不同材料铁电层的负电容场效应晶体管，所述晶体管包括衬底、埋氧化层、基于顶层形成的源区、基于顶层形成的漏区、基于顶层形成的全耗尽或部分耗尽的沟道、侧墙，以及源区漏区之间通过侧墙隔离的栅氧化层、负电容铁电层、金属层，所述负电容铁电层由第一铁电层和第二铁电层拼接而成，所述第一铁电层和所述第二铁电层的铁电材料不同。
在其中一个实施例中，所述第一铁电层和所述第二铁电层的铁电材料为氧化铪基铁电体、有机铁电材料、层状铋系铁电材料、锆钛酸铅铁电材料、钙铁矿型铁电体、铌酸锂型铁电体、钨青铜型铁电体和铋层状钙铁矿结构铁电体材料中的任意两种。
在其中一个实施例中，所述第一铁电层的宽度大于、等于或小于所述第二铁电层的宽度。
在其中一个实施例中，所述衬底和顶层采用的材料为硅、锗、锗硅、砷化镓、氮化镓、碳化硅和磷化铟中的任意一种。
在其中一个实施例中，所述金属层采用的材料为铝、铜、银、金、多晶硅、氮化钛或氮化钽中的任意一种。
在其中一个实施例中，所述侧墙采用的材料为氮化硅、氮氧化硅和碳氧化硅中的任意一种。
一种不同材料铁电层的负电容场效应晶体管的制备方法，包括以下步骤：
利用智能剥离技术形成具有衬底、埋氧化层和顶层的三层结构；
在所述顶层上沉积栅氧化层，并在所述栅氧化层上沉积多晶硅作为虚拟栅；
通过淀积和刻蚀工艺形成侧墙，并在所述顶层上进行选择性外延工艺形成抬升区域，并利用离子注入工艺在两侧抬升区域形成源区和漏区，所述顶层的所述栅氧化层下方区域形成沟道；
通过湿法刻蚀去除虚拟栅；
通过沉积工艺在所述栅氧化层上形成第一种铁电材料的铁电层；
利用掩膜板保护所述铁电层的第一铁电层区域的沉积的所述第一种铁电材料，通过刻蚀工艺将所述铁电层中不属于所述第一铁电层区域的所述第一种铁电材料去除，形成第一铁电层；
通过沉积工艺在所述铁电层中不属于所述第一铁电层区域沉积上第二种铁电材料，形成第二铁电层；
通过刻蚀工艺去除所述掩膜板；
利用物理气相淀积工艺制备金属层。
上述不同材料铁电层的负电容场效应晶体管及制备方法，包括衬底、埋氧化层、基于顶层形成的源区、基于顶层形成的漏区、基于顶层形成的全耗尽或部分耗尽的沟道、侧墙，以及源区漏区之间通过侧墙隔离的栅氧化层、负电容铁电层、金属层，通过所述负电容铁电层由第一铁电层和第二铁电层拼接而成，所述第一铁电层和所述第二铁电层的铁电材料不同，使得栅极不同材料的负电容铁电层对栅极电压放大作用呈线性放大，对栅极电压放大作用具有更好的控制能力，同时不同材料铁电层的负电容场效应晶体管在相同的栅压下具有更高的饱和区电流以及更低的亚阈值斜率，亚阈值斜率可以低于理论极限值60mV/dec，因此提升了晶体管的性能。
附图说明
图1为一个背景技术中文献1采用的负电容晶体管截面结构示意图；
图2为背景技术中文献2采用的双栅负电容晶体管截面结构示意图；
图3为一个实施例中不同材料铁电层的负电容场效应晶体管的截面结构示意图；
图4为本申请的不同材料铁电层的负电容场效应晶体管的负电容铁电层电压放大效果与传统结构的铁电层电压放大效果的对比示意图；
图5为本申请的不同材料铁电层的负电容场效应晶体管相比于传统结构负电容晶体管对转移特性改善的示意图；
图6为一个实施例中不同材料铁电层的负电容场效应晶体管的制备方法中步骤2器件的截面结构示意图；
图7为一个实施例中不同材料铁电层的负电容场效应晶体管的制备方法中步骤3器件的截面结构示意图；
图8为一个实施例中不同材料铁电层的负电容场效应晶体管的制备方法中步骤4器件的截面结构示意图；
图9为一个实施例中不同材料铁电层的负电容场效应晶体管的制备方法中步骤5器件的截面结构示意图；
图10为一个实施例中不同材料铁电层的负电容场效应晶体管的制备方法中步骤6器件的截面结构示意图；
图11为一个实施例中不同材料铁电层的负电容场效应晶体管的制备方法中步骤7器件的截面结构示意图；
图12为一个实施例中不同材料铁电层的负电容场效应晶体管的制备方法中步骤8器件的截面结构示意图；
图13为一个实施例中不同材料铁电层的负电容场效应晶体管的制备方法中步骤9器件的截面结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在一个实施例中，如图3所示，提供了一种不同材料铁电层的负电容场效应晶体管，包括衬底1、埋氧化层2、基于顶层形成的源区4、基于顶层形成的漏区5、基于顶层形成的全耗尽或部分耗尽的沟道3、侧墙10，以及源区4漏区5之间通过侧墙10隔离的栅氧化层6、负电容铁电层(包括第一铁电层7和第二铁电层8)、金属层9，负电容铁电层由第一铁电层7和第二铁电层8拼接而成，第一铁电层7和第二铁电层8的铁电材料不同。
其中，衬底1、埋氧化层2、顶层、栅氧化层6、负电容铁电层和金属层9自下而上依次重叠，栅氧化层6下方的顶层形成的全耗尽或部分耗尽的沟道3，沟道3两侧的顶层进行选择性外延工艺形成抬升区域，并利用离子注入工艺在两侧抬升区域形成源区4和漏区5。侧墙10用于控制不同材料铁电层的负电容场效应晶体管的栅极与源极漏极电学隔离。栅氧化层6上设置了具有负电容性质的不同材料的铁电层，外加电场使不同材料铁电层产生极化，通过增加负电容铁电层的材料种类，利用各材料不同的铁电参数来调整“电压放大”效应。栅极电压能够得到线性放大，从而提高栅极对于沟道的控制能力。
在一个实施例中，第一铁电层7和第二铁电层8的铁电材料为氧化铪基铁电体、有机铁电材料、层状铋系铁电材料、锆钛酸铅铁电材料、钙铁矿型铁电体、铌酸锂型铁电体、钨青铜型铁电体和铋层状钙铁矿结构铁电体材料中的任意两种。
在一个实施例中，第一铁电层7的宽度大于、等于或小于第二铁电层8的宽度。
在一个实施例中，衬底1和顶层采用的材料为硅、锗、锗硅、砷化镓、氮化镓、碳化硅和磷化铟中的任意一种。
在一个实施例中，金属层9采用的材料为铝、铜、银、金、多晶硅、氮化钛或氮化钽中的任意一种。
在一个实施例中，侧墙10采用的材料为氮化硅、氮氧化硅和碳氧化硅中的任意一种。
如图4中的(a)所示的传统结构的铁电层电压放大效果图，和如图4中的(b)所示的本申请的不同材料铁电层的负电容场效应晶体管的负电容铁电层电压放大效果进行比较，本申请基于不同铁电材料负电容特性的不同材料铁电层的负电容场效应晶体管呈现出的N型电学特性中可以看出，改善了电压放大效果使栅电压得到线性变化的放大，如图5所示的本申请的不同材料铁电层的负电容场效应晶体管相比于传统结构负电容晶体管对转移特性改善的示意图，图5中的常规结构所示的曲线为传统结构负电容晶体管的转移特性改善曲线，图5中的变材料铁电层结构所示的曲线为本申请的不同材料铁电层的负电容场效应晶体管的转移特性改善曲线，本申请基于不同铁电材料负电容特性的不同材料铁电层的负电容场效应晶体管，改善了转移特性，并使亚阈值摆幅降低为理论极限值60mV/dec以下。
上述不同材料铁电层的负电容场效应晶体管，包括衬底、埋氧化层、基于顶层形成的源区、基于顶层形成的漏区、基于顶层形成的沟道、侧墙，以及源区漏区之间通过侧墙隔离的栅氧化层、负电容铁电层、金属层，通过负电容铁电层由第一铁电层和第二铁电层拼接而成，第一铁电层和第二铁电层的铁电材料不同，使得栅极不同材料的负电容铁电层对栅极电压放大作用呈线性放大，对栅极电压放大作用具有更好的控制能力，同时不同材料铁电层的负电容场效应晶体管在相同的栅压下具有更高的饱和区电流以及更低的亚阈值斜率，亚阈值斜率可以低于理论极限值60mV/dec，因此提升了晶体管的性能。
一种不同材料铁电层的负电容场效应晶体管的制备方法，包括以下步骤：
步骤1：利用智能剥离技术形成具有衬底1、埋氧化层2和顶层11的三层结构。
步骤2：在顶层11上沉积栅氧化层6，并在栅氧化层6上沉积多晶硅作为虚拟栅12，如图6所示的步骤2器件的截面结构示意图。
步骤3：通过淀积和刻蚀工艺形成侧墙10，并在顶层11上进行选择性外延工艺形成抬升区域，并利用离子注入工艺在两侧抬升区域形成源区4和漏区5，顶层11的栅氧化层6下方区域形成沟道3，如图7所示的步骤3器件的截面结构示意图。
步骤4：通过湿法刻蚀去除虚拟栅12，如图8所示的步骤4器件的截面结构示意图。
步骤5：通过沉积工艺在栅氧化层6上形成第一种铁电材料的铁电层7，如图9所示的步骤5器件的截面结构示意图。
步骤6：利用掩膜板13保护铁电层7的第一铁电层区域的沉积的第一种铁电材料，通过刻蚀工艺将铁电层7中不属于第一铁电层区域的第一种铁电材料去除，形成第一铁电层7，如图10所示的步骤6器件的截面结构示意图。
步骤7：通过沉积工艺在铁电层中不属于第一铁电层区域沉积上第二种铁电材料，形成第二铁电层8，如图11所示的步骤7器件的截面结构示意图。
步骤8：通过刻蚀工艺去除掩膜板，如图12所示的步骤8器件的截面结构示意图。
步骤9：利用物理气相淀积工艺制备金属层9，如图13所示的步骤9器件的截面结构示意图。
其中，也可以直接采用具有衬底1、埋氧化层2和顶层11的三层结构的SOI衬底，在SOI衬底的顶层11上进行制备。器件制备完毕后，通过钨插塞将不同材料铁电层的负电容场效应晶体管的栅极、漏极和源极引出，再使用化学机械平坦化使上述淀积平面平坦化。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种不同材料铁电层的负电容场效应晶体管，所述晶体管包括衬底、埋氧化层、基于顶层形成的源区、基于顶层形成的漏区、基于顶层形成的全耗尽或部分耗尽的沟道、侧墙，以及源区漏区之间通过侧墙隔离的栅氧化层、负电容铁电层、金属层，其特征在于：
所述负电容铁电层由第一铁电层和第二铁电层拼接而成，所述第一铁电层和所述第二铁电层的铁电材料不同。
2.根据权利要求1所述的晶体管，其特征在于，所述第一铁电层和所述第二铁电层的铁电材料为氧化铪基铁电体、有机铁电材料、层状铋系铁电材料、锆钛酸铅铁电材料、钙铁矿型铁电体、铌酸锂型铁电体、钨青铜型铁电体和铋层状钙铁矿结构铁电体材料中的任意两种。
3.根据权利要求1所述的晶体管，其特征在于，所述第一铁电层的宽度大于、等于或小于所述第二铁电层的宽度。
4.根据权利要求1所述的晶体管，其特征在于，所述衬底和顶层采用的材料为硅、锗、锗硅、砷化镓、氮化镓、碳化硅和磷化铟中的任意一种。
5.根据权利要求1所述的晶体管，其特征在于，所述金属层采用的材料为铝、铜、银、金、多晶硅、氮化钛或氮化钽中的任意一种。
6.根据权利要求1所述的晶体管，其特征在于，所述侧墙采用的材料为氮化硅、氮氧化硅和碳氧化硅中的任意一种。
7.一种不同材料铁电层的负电容场效应晶体管的制备方法，其特征在于，包括以下步骤：
利用智能剥离技术形成具有衬底、埋氧化层和顶层的三层结构；
在所述顶层上沉积栅氧化层，并在所述栅氧化层上沉积多晶硅作为虚拟栅；
通过淀积和刻蚀工艺形成侧墙，并在所述顶层上进行选择性外延工艺形成抬升区域，并利用离子注入工艺在两侧抬升区域形成源区和漏区，所述顶层的所述栅氧化层下方区域形成沟道；
通过湿法刻蚀去除虚拟栅；
通过沉积工艺在所述栅氧化层上形成第一种铁电材料的铁电层；
利用掩膜板保护所述铁电层的第一铁电层区域的沉积的所述第一种铁电材料，通过刻蚀工艺将所述铁电层中不属于所述第一铁电层区域的所述第一种铁电材料去除，形成第一铁电层；
通过沉积工艺在所述铁电层中不属于所述第一铁电层区域沉积上第二种铁电材料，形成第二铁电层；
通过刻蚀工艺去除所述掩膜板；
利用物理气相淀积工艺制备金属层。
CN202110351306.1A 2021-03-31 2021-03-31 一种不同材料铁电层的负电容场效应晶体管及制备方法 Active CN113097308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110351306.1A CN113097308B (zh) 2021-03-31 2021-03-31 一种不同材料铁电层的负电容场效应晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110351306.1A CN113097308B (zh) 2021-03-31 2021-03-31 一种不同材料铁电层的负电容场效应晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN113097308A true CN113097308A (zh) 2021-07-09
CN113097308B CN113097308B (zh) 2022-09-23

Family

ID=76672291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110351306.1A Active CN113097308B (zh) 2021-03-31 2021-03-31 一种不同材料铁电层的负电容场效应晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN113097308B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916782A (zh) * 2010-08-12 2010-12-15 复旦大学 使用铁电材料的凹陷沟道型晶体管及其制造方法
CN107845679A (zh) * 2016-09-20 2018-03-27 上海新昇半导体科技有限公司 一种基于负电容的环栅场效应晶体管及其制作方法
CN108231901A (zh) * 2018-01-04 2018-06-29 中国科学院上海微系统与信息技术研究所 基于负电容的场效应晶体管、生物传感器及其制备方法
CN110707152A (zh) * 2019-10-15 2020-01-17 华东师范大学 一种铁电材料可重构场效应晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916782A (zh) * 2010-08-12 2010-12-15 复旦大学 使用铁电材料的凹陷沟道型晶体管及其制造方法
CN107845679A (zh) * 2016-09-20 2018-03-27 上海新昇半导体科技有限公司 一种基于负电容的环栅场效应晶体管及其制作方法
CN108231901A (zh) * 2018-01-04 2018-06-29 中国科学院上海微系统与信息技术研究所 基于负电容的场效应晶体管、生物传感器及其制备方法
CN110707152A (zh) * 2019-10-15 2020-01-17 华东师范大学 一种铁电材料可重构场效应晶体管

Also Published As

Publication number Publication date
CN113097308B (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
CN103563085B (zh) 垂直隧穿负微分电阻器件
US20050110085A1 (en) Dual gate finfet
CN102543886B (zh) 一种栅控二极管半导体存储器器件的制造方法
CN107924941B (zh) 隧穿场效应晶体管及其制备方法
KR100420070B1 (ko) 이중-게이트 플래쉬 메모리소자 및 그 제조방법
EP2390907A1 (en) Trench structure in multilayer wafer
CN101916782A (zh) 使用铁电材料的凹陷沟道型晶体管及其制造方法
WO2016015501A1 (zh) 隧穿晶体管结构及其制造方法
KR20150086206A (ko) 터널 전계 효과 트랜지스터
CN102569066B (zh) 栅控二极管半导体器件的制备方法
CN103377946B (zh) 一种半导体结构及其制造方法
WO2021037335A1 (en) A negative quantum capacitance field effect transistor
CN112652664B (zh) 一种半导体器件及其制造方法、集成电路、电子设备
CN102097463B (zh) 半自对准双极晶体管及其制造工艺方法
CN103700631A (zh) 无结mos fet器件的制备方法
CN113097308B (zh) 一种不同材料铁电层的负电容场效应晶体管及制备方法
CN113193047B (zh) 一种不同厚度铁电层的负电容场效应晶体管及制备方法
CN114284354A (zh) 一种阶梯负电容层鳍式场效应晶体管及其制备方法
CN103594519A (zh) 一种隧穿场效应浮栅晶体管及其制造方法
US11201246B2 (en) Field-effect transistor structure and fabrication method
CN102738152B (zh) 一种双多晶的应变Si BiCMOS集成器件及制备方法
CN102800681B (zh) 一种SOI SiGe BiCMOS集成器件及制备方法
CN102738161B (zh) 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法
WO2017079928A1 (zh) 隧穿场效应晶体管及其制备方法
CN107768431B (zh) 分立双方筒形栅内嵌u形沟道晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant