KR20230041520A - 강유전체, 및 이를 포함하는 전자 소자 - Google Patents

강유전체, 및 이를 포함하는 전자 소자 Download PDF

Info

Publication number
KR20230041520A
KR20230041520A KR1020210125248A KR20210125248A KR20230041520A KR 20230041520 A KR20230041520 A KR 20230041520A KR 1020210125248 A KR1020210125248 A KR 1020210125248A KR 20210125248 A KR20210125248 A KR 20210125248A KR 20230041520 A KR20230041520 A KR 20230041520A
Authority
KR
South Korea
Prior art keywords
layer
ferroelectric
polarization
domain
metal
Prior art date
Application number
KR1020210125248A
Other languages
English (en)
Inventor
최덕현
허진성
이윤성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210125248A priority Critical patent/KR20230041520A/ko
Priority to US17/945,528 priority patent/US20230107911A1/en
Priority to EP22195832.5A priority patent/EP4151781A1/en
Priority to CN202211129909.8A priority patent/CN115832028A/zh
Publication of KR20230041520A publication Critical patent/KR20230041520A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G27/00—Compounds of hafnium
    • C01G27/02—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/30—Three-dimensional structures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/76—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by a space-group or by other symmetry indications
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

제1 방향으로 분극되는 제1 분극층 및 상기 제1 분극층에 인접하게 배치되는 스페이서층을 포함하는 제1 도메인 및 상기 제1 방향과 구분되는 제2 방향으로 분극되는 제2 분극층 및 상기 제2 분극층에 인접하게 배치되는 스페이서층을 포함하는 제2 도메인을 포함하며, 상기 제1 도메인과 상기 제2 도메인 사이의 도메인 경계(domain wall)에 배치되며 Pbcn 공간군에 속하는 구조층(structural layer)을 포함하는, 강유전체(ferroelectric material) 및 이를 포함하는 전자 소자가 제공된다.

Description

강유전체, 및 이를 포함하는 전자 소자{Ferroelectric, and Electronic device comprising ferroelectric}
강유전체, 및 이를 포함하는 전자 소자에 관한 것이다.
다양한 가정용 및 산업용 기기에 메모리, 트랜지스터와 같은 반도체 소자가 사용된다. 가정용 및 산업용 기기의 고성능화에 따라 반도체 소자의 고집적화 및 미세화가 진행된다.
이에 다양한 형태의 반도체 소자가 제시되고 있다. 예를 들어, 강유전체를 포함하는 유전층을 채용한 반도체 소자가 제시된다. 강유전체는 도메인 반전이 가능하므로, 이러한 강유전체의 특성을 이용하여 다양한 반도체 소자에 적용이 가능하다. 강유전체로서 페로브스카이트계 강유전체와 플루오라이트계 강유전체가 알려져 있다.
플루오라이트계 강유전체는 도메인 반전 시 넘어야 하는 에너지 장벽의 크기가 높기 때문에 도메인 반전 속도가 느리다. 예를 들어, 종래의 플루오라이트계 강유전체는 페로브스카이트계 강유전체에 비하여 도메인 반전 시의 에너지 장벽의 크기가 두배 이상이다. 따라서, 종래의 플루오라이트계 강유전체에 비하여 도메인 반전 시의 에너지 장벽의 크기가 감소됨에 의하여 증가된 도메인 반전 속도를 가지는 새로운 플루오라이트계 강유전체가 요구된다.
한 측면은 새로운 대칭 구조를 가지는 구조층을 포함함에 의하여 도메인 반전 시의 에너지 장벽의 크기가 감소된 강유전체를 제공하는 것이다.
또 다른 한 측면은 상기 강유전체를 포함하는 전자 소자를 제공하는 것이다.
한 측면에 따라,
제1 방향으로 분극되는 제1 분극층 및 상기 제1 분극층에 인접하게 배치되는 스페이서층을 포함하는 제1 도메인; 및
상기 제1 방향과 구분되는 제2 방향으로 분극되는 제2 분극층 및 상기 제2 분극층에 인접하게 배치되는 스페이서층을 포함하는 제2 도메인을 포함하며,
상기 제1 도메인과 상기 제2 도메인 사이의 도메인 경계(domain wall)에 배치되며 Pbcn 공간군에 속하는 구조층(structural layer)을 포함하는, 강유전체(ferroelectric material)가 제공된다.
또 다른 한 측면에 따라,
상기에 따른 강유전체를 포함하는 전자 소자가 제공된다.
한 측면에 따르면 도메인 경계에 새로운 대칭 구조를 가지는 구조층을 포함함에 의하여 강유전체의 도메인 반전 시의 에너지 장벽이 감소된다.
도 1은 일 구현예에 따른 강유전체의 구조을 나타내는 모식도이다.
도 2는 일 구현예에 다른 강유전체의 구조와 도메인 경계(domain wall)의 이동(propagation)을 나타내는 모식도이다.
도 2의 (a)는 도메인 경계 이동 전 상태의 강유전체의 구조를 나타내는 모식도이다.
도 2의 (b)는 도메인 경계 이동 중 상태의 강유전체의 구조를 나타내는 모식도이다.
도 2의 (c)는 도메인 경계 이동 후 상태의 강유전체의 구조를 나타내는 모식도이다.
도 3 (a) 내지 도 3(h)는 일 구현예에 따른 강유전체의 사방정계 결정 구조(orthorhombic crystal structure)들을 나타내는 모식도이다.
도 4는 일 구현예에 따른 강유전체의 구조의 카이랄성(chirality)을 나타내는 모식도이다.
도 5(a) 내지 도 5(c)는 일 구현예에 따른 강유전체의 도메인 경계에 배치되는 Pbcn 공간군에 속하는 사방정계 결정 구조를 나타내는 모식도이다.
도 6(a) 내지 도 6(c)는 일 구현예에 따른 강유전체의 벌크(bulk) 도메인 내부에 배치되는 Pbcn 공간군에 속하는 사방정계 결정 구조를 나타내는 모식도이다.
도 7a는 Pbcn 공간군에 속하는 도메인을 포함하는 강유전체에서, Pbcn 공간군에 속하는 도메인으로부터 P42/nmc 공간군에 속하는 도메인으로의 도메인 반전 시의 에너지 장벽의 변화 및 스트레인 크기에 따른 에너지 장벽의 변화에 대한 계산 결과를 나타낸 그래프이다.
도 7b는 스트레인 크기에 따른 도메인 반전 시의 에너지 장벽 (즉, 스위칭 에너지) 및 Pbcn 공간군에 속하는 도메인의 P42/nmc 공간군에 속하는 도메인에 대한 상대적인 안정성을 나타낸 그래프이다.
도 8 및 도 9는 일 구현예에 따른 전계 효과 트랜지스터를 개략적으로 도시한 모식도이다.
도 10은 다른 일 구현예에 따른 반도체 소자를 보여주는 모식도이다.
도 11은 다른 일 구현예에 따른 반도체 소자인 핀-펫(Fin-FET)의 구조를 보여주는 모식도이다.
도 12는 다른 일 구현예에 따른 반도체 소자인 게이트-올-어라운드-펫(Gate-all-around-FET)의 구조를 보여주는 모식도이다.
도 13은 일 구현예에 따른 커패시터를 개략적으로 도시한 모식도이다.
도 14는 다른 일 구현예에 따른 반도체 소자의 구조, 즉 커패시터와 전계 효과 트랜지스터의 연결 구조를 보여주는 모식도이다.
이하에서 설명되는 본 창의적 사상(present inventive concept)은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세하게 설명한다. 그러나, 이는 본 창의적 사상을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 창의적 사상의 기술 범위에 포함되는 모든 변환, 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.
이하에서 사용되는 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 창의적 사상을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 이하에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품, 성분, 재료 또는 이들을 조합한 것이 존재함을 나타내려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품, 성분, 재료 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하에서 사용되는 "/"는 상황에 따라 "및"으로 해석될 수도 있고 "또는"으로 해석될 수도 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하거나 축소하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 또는 "위에" 있다고 할 때, 이는 다른 부분의 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 명세서 전체에서 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안 된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 본 명세서 및 도면에 있어서 실질적으로 동일한 기능 구성을 가지는 구성요소에 대하여는 동일한 부호를 참조하는 것으로 중복 설명을 생략한다.
본 개시에서 "도메인 경계(Domain Wall, DW)"는 복수의 도메인 사이의 영역으로서 예를 들어 0 개의 단위 셀 내지 5개의 단위 셀을 포함하는 영역을 의미한다.
본 개시에서 "도메인 경계에 배치된다"는 표현은 도메인 경계의 일부 또는 전부를 포함하도록 배치된다는 것을 의미한다.
이하에서 예시적인 구현예들에 따른 강유전체, 및 이를 포함하는 전자 소자에 관하여 더욱 상세히 설명한다.
일 구현예에 따른 강유전체(ferroelectric)는, 제1 방향으로 분극되는 제1 분극층 및 상기 제1 분극층에 인접하게 배치되는 스페이서층을 포함하는 제1 도메인; 및 상기 제1 방향과 구분되는 제2 방향으로 분극되는 제2 분극층 및 상기 제2 분극층에 인접하게 배치되는 스페이서층을 포함하는 제2 도메인;을 포함하며, 상기 제1 도메인과 상기 제2 도메인 사이의 도메인 경계(domain wall)에 배치되며 Pbcn 공간군에 속하는 구조층(structural layer)을 포함한다.
도메인 경계에 Pbcn 공간군에 속하는 구조층(structural layer)을 포함하는 강유전체에서, 상기 강유전체에 외부 전계가 인가되면, 인가되는 전계의 방향에 따라, 강유전체가 포함하는 제1 도메인과 제2 도메인 사이의 도메인 경계에서 구조층의 대칭 구조가 변화하면서 구조층의 분극 방향 전환이 발생한다. 이러한 구조층의 분극 방향 전환에 의하여 도메인 반전이 발생하고 결과적으로 도메인 경계가 이동한다. 도메인 경계가 반복적으로 이동함에 의하여 제1 도메인 및/또는 제2 도메인의 분극 방향이 전체적으로 달라진다. 강유전체의 도메인 경계에 Pbcn 공간군에 속하는 구조층(structural layer)이 배치됨에 의하여, 도메인 반전 시의 에너지 장벽의 크기가 감소된다. 따라서, 강유전체가 포함하는 도메인 경계의 이동 속도가 증가하고, 강유전체를 포함하는 전자 소자의 작동 속도가 빨라진다.
도 1은 본 개시의 강유전체의 도메인 경계(DW, domain wall)를 나타내는 예시적인 모식도이다.
도 1을 참조하면, 본 개시의 강유전체(ferroelectric)는, 제1 방향으로 분극되는 제1 분극층(PL1) 및 상기 제1 분극층(PL1)에 인접하게 배치되는 스페이서층(SL)을 포함하는 제1 도메인(D1)과 상기 제1 방향과 구분되는 제2 방향으로 분극되는 제2 분극층(PL2) 및 상기 제2 분극층(PL2)에 인접하게 배치되는 스페이서층(SL)을 포함하는 제2 도메인(D2)을 포함한다. 제1 도메인(D1)과 상기 제2 도메인(D2) 사이의 도메인 경계(DW, domain wall)에 Pbcn 공간군에 속하는 구조층(STL, structural layer)이 배치된다. 강유전체가 포함하는 구조층(STL)은 예를 들어 사방정계 결정 구조(orthorhombic crystal structure)를 가질 수 있다. 따라서, 강유전체가 포함하는 구조층(STL)은, Pbcn 공간군에 속하는 사방정계 결정 상(crystal phase)을 포함할 수 있다. 강유전체의 도메인 경계에 배치되는 구조층(STL)이 Pbcn 공간군에 속하는 사방정계 결정상을 포함함에 의하여, 도메인 반전 시 또는 분극 방향 전환 시의 에너지 장벽의 크기가 감소될 수 있다.
도 1을 참조하면, 구조(STL)층은 예를 들어, 제1 분극층(PL1)과 제2 분극층(PL2)을 포함한다. 제1 분극층(PL1)과 제2 분극층(PL2)가 일방향을 따라 순차적으로 배치될 수 있다. 제1 분극층(PL1)과 제2 분극층(PL2)은 직접 접촉하도록 배치될 수 있다. 예를 들어, 제1 분극층(PL1)과 제2 분극층(PL2) 사이에 스페이서층(SL)이 부재(free)일 수 있다. 강유전체가 포함하는 구조층(STL)이 이러한 구조를 가짐에 의하여, 도메인 반전 시 또는 분극 방향 전환 시의의 에너지 장벽의 크기가 감소될 수 있다.
도 2를 참조하면, 도 2의 (a) 구조를 가지는 강유전체에 예를 들어 외부 전계가 인가되면, 먼저 구조층(STL)이 포함하는 제2 분극층(PL2)의 대칭 구조가 변화하여 제2 분극층(PL2)이 스페이서층(SL)으로 전환됨에 의하여 도 2의 (b) 구조를 가지는 강유전체 상태에 도달한다. 이어서, 구조층(STL)이 포함하는 스페이서층(SL)의 대칭 구조가 변화하여 스페이서층(SL)이 제1 분극층(PL1)으로 추가적으로 전환됨에 의하여 도 2의 (c) 구조를 가지는 강유전체로 전환된다. 따라서, 도메인 경계에 배치된 구조층의 대칭 구조가 변화하면서 제2 분극층(PL2) 및/또는 이에 인접한 스페이서층(SL)에서 분극 방향 전환이 발생한다. 도메인 경계에서 구조층의 이러한 분극 방향 전환에 의하여 도메인 반전이 발생하고 도메인 경계가 이동한다. 즉, 도메인 전파(domain propagation)가 발생한다. 예를 들어, 구조층이 Pbcn 공간군에 속하는 사방정계 결정상(orthorhombic crystal phase)로부터 P42/nmc 공간군에 속하는 정방정계 결정상(tetragonal crystal phase)을 거쳐 다시 Pbcn 공간군에 속하는 사방정계 결정상((orthorhombic crystal phase)을 형성하는 과정을 거치면서 도메인 경계(DW)가 순차적으로 이동한다. 도메인 경계(DW)에 배치되는 구조층(STL)이 Pbcn 공간군에 속하는 사방정계 결정상을 포함함에 의하여 이러한 도메인 반전 시의 에너지 장벽이 감소되므로, 도메인 전파 속도가 증가할 수 있다. 즉, 강유전체를 포함하는 전자 소자의 작동 속도가 증가할 수 있다.
본 개시의 강유전체는 플루오라이트(fluoite) 화합물을 포함하는 플루오라이트계 강유전체일 수 있다. 플루오라이트계 강유전체는 플루오라이트 구조를 가진다. 따라서, 페로브스카이트 구조를 가지는 페로브스카이드계 강유전체와 구분된다.
도 3은 플루오라이트 구조(fluorite structure)를 가지는 본 개시의 강유전체가 포함하는 제1 분극층(PL1), 제2 분극층(PL2) 및 스페이서층(SL)의 구조를 보다 구체적으로 나타내는 모식도이다. 도 3에서, { }는 우선성 카이랄성(right-handed chirality)을 나타내며, [ ]는 좌선성 카이랄성(left-handed chirality)을 나타낸다. 도 3에서, Mxy는 거울상 관계를 나타낸다. 도 3에서, Ry(π)는 y축을 기준으로 180도 회전한 관계를 나타낸다.
도 3의 구조 (a)는, 플루오라이트 구조(fluorite structure)를 가지며 스페이서층(SL) 및 제1 분극층(PL1)을 포함하는 강유전체 단위셀(unit cell)의 (100)면 방향에서의 예시적인 이미지이다. 제1 분극층(PL1)은 단위 셀(unit cell)에서 우측 절반에 해당하는 영역이며, 2개의 큰 금속 이온 및 이들 사이의 4개의 작은 산소 이온에 의하여 정의되는 영역이다. 보다 구체적으로, 제1 분극층(PL1)은 우측 모서리에 배치되는 1/8 금속 이온 4개, 전면, 후면, 상면 및 하면에 배치되는 1/4 금속 이온 4개 및 우측면에 배치되는 1/2 금속 이온 1개를 포함하는 영역이다. 따라서, 제1 분극층(PL1)은 4개의 산소 이온 및 2개의 금속 이온을 포함한다. 또한, 제1 분극층(PL1)은 4개의 산소 이온과 상기 2개의 금속 이온이 극성 C-축(polar C-axis) 방향으로 비대칭성(non-symmetry)을 가지도록 배열되며, 제1 방향은 상기 극성 C-축(polar C-axis) 방향에 평행한 2개의 방향 중 일 방향이다. 제1 분극층(PL1)에서 예를 들어 4개의 산소 이온이 2개의 금속 이온 사이의 중심면에서 벗어나도록 배치될 수 있다. 따라서, 제1 분극층(PL1)은 분극을 가질 수 있으며, 강유전체의 분극에 영향을 미칠 수 있다. 분극층 산소 이온과 금속 이온 위치에 따른 분극 방향((-)→(+))에 따라 "u" 형태 또는 "d" 형태를 가질 수 있다. 예를 들어, 제1 방향으로 분극되는 제1 분극층(PL1)은 "u" 형태를 가질 수 있다. 따라서, 제1 방향은 도 1에서 ↑로 표시되며, 도 3(a) 내지 도 3(h)에서 u로 표시될 수 있다. 제1 분극층(PL1)은 다르게는 비대칭 세그멘트(non-symmetric segment)라고 칭할 수 있다.
도 3의 구조 (b)는, 플루오라이트 구조(fluorite structure)를 가지며 스페이서층(SL) 및 제2 분극층(PL2)을 포함하는 강유전체 단위셀(unit cell)의 (100)면 방향에서의 예시적인 이미지이다. 제2 분극층(PL2)은 단위 셀(unit cell)에서 우측 절반에 해당하는 영역이며, 2개의 큰 금속 이온 및 이들 사이의 4개의 작은 산소 이온에 의하여 정의되는 영역이다. 보다 구체적으로, 제1 분극층(PL2)은 모서리에 배치되는 1/8 금속 이온 4개, 전면, 후면, 상면 및 하면에 배치되는 1/4 금속 이온 4개 및 우측면에 배치되는 1/2 금속 이온 1개를 포함하는 영역이다. 따라서, 제2 분극층(PL2)은 4개의 산소 이온 및 2개의 금속 이온을 포함한다. 또한, 제2 분극층(PL2)은 4개의 산소 이온과 상기 2개의 금속 이온이 극성 C-축(polar C-axis) 방향으로 비대칭성(non-symmetry)을 가지도록 배열되며, 제2 방향은 상기 극성 C-축(polar C-axis) 방향 제1 방향과 반대 방향이다. 예를 들어, 제2 분극층(PL2)에서 4개의 산소 이온이 2개의 금속 이온 사이의 중심면에서 벗어나도록 배치될 수 있다. 따라서, 제2 분극층(PL2)은 강유전체의 분극에 영향을 미칠 수 있다. 분극층 산소 이온과 금속 이온 위치에 따른 분극 방향((-)→(+))에 따라 "u" 형태 또는 "d" 형태를 가질 수 있다. 예를 들어, 제2 방향으로 분극되는 제2 분극층(PL2)은 "d" 형태를 가질 수 있다. 따라서, 제2 방향은 도 1에서 ↓로 표시되며, 도 3(a) 내지 도 3(h)에서 d로 표시될 수 있다. 제2 분극층(PL2)은 다르게는 비대칭 세그멘트(non-symmetric segment)라고 칭할 수 있다.
도 3의 구조 (a) 및 (b)를 참조하면, 스페이서층(PL2)은 단위 셀(unit cell)에서 좌측 절반에 해당하는 영역이며, 2개의 큰 금속 이온 및 이들 사이의 작은 4개의 산소 이온에 의하여 정의되는 영역이다. 보다 구체적으로, 스페이서층(SL)은 좌측 모서리에 배치되는 1/8 금속 이온 4개, 전면, 후면, 상면 및 하면에 배치되는 1/4 금속 이온 4개, 및 좌측면에 배치되는 1/2 금속 이온 1개를 포함하는 영역이다. 따라서, 스페이서층(SL)은 4개의 산소 이온 및 2개의 금속 이온을 포함한다. 또한, 스페이서층(SL)은 4개의 산소 이온과 상기 2개의 금속 이온이 극성 C-축(polar C-axis) 방향으로 대칭성(symmetry)을 가지도록 배열된다. 예를 들어, 스페이서층(SL)에서 4개의 산소 이온이 2개의 금속 이온 사이의 중심면에 배치될 수 있다. 따라서, 스페이서층(SL)은 강유전체의 분극에 영향을 미치지 않을 수 있다. 스페이서층은 도 1에서 별도의 표시가 없으며, 도 3(a) 내지 도 3(h)에서 s로 표시된다. 스페이서층(SL)은 다르게는 대칭 세그멘트(symmetric segment)라고 칭할 수 있다.
도 3의 구조 (b)는 도 3의 구조 (a)를 y축을 기준으로 180도 회전한 구조에 해당한다. 따라서, 도 3의 구조 (b)는 도 3의 구조 (a)와 카이랄성이 동일하다. 도 3의 구조 (e)는 도 3의 구조 (a)의 거울상 이미지 구조에 해당한다. 따라서, 도 3의 구조 (e)는 도 3의 구조 (a)와 카이랄성이 다르다. 도 3의 구조 (f)는 도 3의 구조 (b)의 거울상 이미지 구조에 해당한다. 따라서, 도 3의 구조 (f)는 도 3의 구조 (b)와 카이랄성이 다르다. 도 3의 구조 (c)는 도 3의 구조 (a)에서 제1 분극층(PL1)과 스페이서층(SL)의 위치가 반대로 배치된 구조에 해당한다. 도 3의 구조 (d)는 도 3의 구조 (c)를 y축을 기준으로 180도 회전한 구조에 해당한다. 따라서, 도 3의 구조 (d)는 도 3의 구조 (c)와 카이랄성이 동일하다. 도 3의 구조 (g)는 도 3의 구조 (c)의 거울상 이미지 구조에 해당한다. 따라서, 도 3의 구조 (g)는 도 3의 구조 (c)와 카이랄성이 다르다. 도 3의 구조 (h)는 도 3의 구조 (d)의 거울상 이미지 구조에 해당한다. 따라서, 도 3의 구조 (h)는 도 3의 구조 (d)와 카이랄성이 다르다.
도 1 내지 4를 참조하면, 제1 도메인(D1)이 복수의 제1 분극층(PL1) 및 복수의 제1 분극층(PL1) 사이에 각각 배치되는 복수의 스페이서층(SL)을 포함하며, 제2 도메인(D2)이 복수의 제2 분극층(PL2) 및 복수의 제2 분극층(PL2) 사이에 각각 배치되는 복수의 스페이서층(SL)을 포함할 수 있다. 예를 들어, 제1 도메인(D1)은 복수의 제1 분극층(PL1) 및 복수의 스페이서층(SL)이 서로 일 방향을 따라 교대로 배치된 구조를 가질 수 있다. 상기 복수의 제1 분극층(PL1) 및 복수의 스페이서층(SL)이 서로 교대로 배치되는 방향은 예를 들어 도메인 경계(DW)에 대향한 방향일 수 있다. 예를 들어, 제2 도메인(D2)은 복수의 제2 분극층(PL2) 및 복수의 스페이서층(SL)이 서로 일 방향을 따라 교대로 배치된 구조를 가질 수 있다. 상기 복수의 제2 분극층(PL2) 및 복수의 스페이서층(SL)이 서로 교대로 배치되는 방향은 예를 들어 도메인 경계(DW)에 대향한 방향일 수 있다. 제1 도메인(D1)이 포함하는 복수의 제1 분극층(PL1)이 서로 동일한 제1 방향으로 분극될 수 있다. 예를 들어, 복수의 제1 분극층(PL1)은 도 1, 도 2 및 도 4에서 ↑로 표시되며, 도 3(a) 내지 도 3(h)에서 u로 표시될 수 있다. 제2 도메인(D2)이 포함하는 복수의 제2 분극층(PL2)이 서로 동일한 제2 방향으로 분극될 수 있다. 예를 들어, 복수의 제2 분극층(PL2)은 도 1, 도 2 및 도 4에서 ↓로 표시되며, 도 3(a) 내지 도 3(h)에서 d로 표시될 수 있다.
도 4를 참조하면, 구조층(STL)이 포함하는 제1 분극층(PL1)과 제2 분극층(PL2)은 예를 들어 서로 동일한 카이랄성(chirality)을 가질 수 있다. 예를 들어, 제1 분극층(PL1)이 제1 방향으로 분극되므로 U로 표시되고, 제2 분극층(PL2)은 제2 방향으로 분극되므로 D로 표시되나, 제1 분극층(PL1)과 제2 분극층(PL2)이 서로 동일한 우선성 카이랑성(right-handed chirality)을 가지므로 { }로 표시될 수 있다. 즉, 제1 분극층(PL1)과 제2 분극층(PL2)이 {U} 및 {D}로 각각 표시된다. 따라서, 제1 분극층(PL1)과 제2 분극층(PL2)의 입체적인 원자 배열의 거울상 이미지가 서로 중첩될 수 있다. 제1 분극층(PL1)과 제2 분극층(PL2)이 서로 동일한 카이랄성을 가짐에 의하여, 도메인 반전 시 및/또는 분극 방향 전환 시의의 에너지 장벽의 크기가 감소될 수 있다.
도 5a 내지 도 5c는 도메인 경계에 국부적으로(locally) 배치되는 구조층이 포함하는 Pcbn 공간군에 속하는 결정상의 플루오라이트 결정 구조를 나타내는 모식도이며, 도 6a 내지 6c는 벌크 상태의 Pbcn 공간군에 속하는 결정상의 플루오라이트 결정 구조를 나타내는 모식도이다. 도 5a 및 도 6a는 (010) 방향에서의 플루오라이트 결정 구조이다. 도 5b 및 도 6b는 (001) 방향에서의 플루오라이트 결정 구조이다. 도 5c 및 도 6c는 (100) 방향에서의 플루오라이트 결정 구조이다.
도 5a 내지 5c 및 도 6a 내지 6c에 보여지는 바와 같이, 도메인 경계에 국부적으로(locally) 배치되는 구조층이 포함하는 Pbcn 공간군에 속하는 결정상의 결정 구조는 벌크 상태의 Pbcn 공간군에 속하는 결정상의 결정 구조와도 원자 배열이 다르다. 따라서, 도메인 경계에 Pbcn 공간군에 속하는 구조층(structural layer)을 포함하는 강유전체에서 도메인 반전 시 또는 분극 방향 전환 시의의 에너지 장벽의 크기가 감소될 수 있다.
도 7a는 Pbcn 공간군에 속하는 도메인을 포함하는 강유전체에서, Pbcn 공간군에 속하는 도메인으로부터 P42/nmc 공간군에 속하는 도메인으로의 도메인 반전 시의 에너지 장벽의 변화 및 스트레인 크기에 따른 에너지 장벽의 변화에 대한 계산 결과를 나타낸 것이다. 도 7b는 스트레인 크기에 따른 도메인 반전 시의 에너지 장벽 (즉, 스위칭 에너지) 및 Pbcn 공간군에 속하는 도메인의 P42/nmc 공간군에 속하는 도메인에 대한 상대적인 안정성을 나타낸 것이다.
도 7a 및 도 7b에 보여지는 바와 같이, 강유전체에 가해지는 스트레인이 0%인 경우에 Pbcn 공간군에 속하는 도메인으로부터 P42/nmc 공간군에 속하는 도메인으로의 도메인 반전 시의 에너지 장벽이 73 meV 이었다. 이에 반해, 강유전체에 가해지는 스트레인이 0.3%인 경우에 Pbcn 공간군에 속하는 도메인으로부터 P42/nmc 공간군에 속하는 도메인으로의 도메인 반전 시의 에너지 장벽이 36 meV 이었다. 따라서, 강유전체에 가해지는 스트레인이 증가함에 따라 Pbcn 공간군에 속하는 도메인으로부터 P42/nmc 공간군에 속하는 도메인으로의 도메인 반전 시의 에너지 장벽이 51% 감소하였다. 또한, 도 5b에 보여지는 바와 같이, Pbcn 공간군에 속하는 결정상의 P42/nmc 공간군에 속하는 결정상에 대한 상대적인 안정성이 현저히 증가하였다. 예를 들어, P42/nmc 공간군에 도메인들 사이의 도메인 경계에 Pbcn 공간군에 속하는 구조층을 국부적으로(locally) 포함하는 강유전체에서 도메인 반전 시의 에너지 장벽이 종래의 플루오레이트계 강유전체, 예를 들어 Science, 369, 1343, 2020에 비하여 현저히 감소하며, 이러한 강유전체에 스트레인이 가해짐에 의하여 도메인 반전 시의 에너지 장벽이 더욱 감소함을 확인하였다.
도 7a 내지 7b를 참조하면, 구조층(STL)에 인가된 스트레인(strain)은 예를 들어 -1% 내지 1%, 또는 -0.5% 내지 0.5% 일 수 있다. 구조층(STL)에 인가된 스트레인(strain)은 예를 들어 -1% 내지 -0.1%, 또는 -0.5% 내지 -0.1% 일 수 있다. 구조층(STL)에 인가된 스트레인(strain)은 예를 들어 0.1% 내지 1%, 또는 0.1% 내지 0.5% 일 수 있다. 구조층에 인가되는 스트레인이 이러한 범위를 가짐에 의하여, 도메인 반전 시 또는 분극 방향 전환 시의 에너지 장벽의 크기가 감소될 수 있다. 구조층(STL)에 인가된 스트레인은 예를 들어 인장 스트레인(tensile strain)일 수 있다. 구조층(STL)에 인가되는 스트레인은 예를 들어 어닐링과 같은 열처리, 도판트에 의한 도핑 등의 다양한 방법으로 구현될 수 있다. 예를 들어, 강유전체 화합물에 강유전체를 구성하는 원자와 다른 원자 크기를 가지는 도판트를 도핑함에 의하여 구조층에 스트레인이 인가될 수 있다. 예를 들어, 강유전체 화합물을 포함하는 유전층 상에 금속 전극층을 배치하고 어닐링 함에 의하여 구조층에 스트레인이 인가될 수 있다.
도 1, 도 2 및 도 4를 참조하면, 강유전체가 포함하는 제1 도메인(D1) 및 제2 도메인(D2)은 각각 독립적으로 사방정계 결정상(orthorhombic crystalline phase), 정방정계 결정상(tetragonal crystalline phase), 및 입방정계 결정상(cubic crystalline phase) 중에서 선택된 하나 이상의 결정상을 포함할 수 있다. 예를 들어, 제1 도메인(D1) 및 제2 도메인(D2)은 각각 독립적으로 사방정계 결정상(orthorhombic crystalline phase)을 포함할 수 있다. 예를 들어, 제1 도메인(D1) 및 제2 도메인(D2)은 각각 독립적으로 사방정계 결정상(orthorhombic crystalline phase)과 정방정계 결정상(tetragonal crystalline phase)을 포함할 수 있다. 예를 들어, 제1 도메인(D1) 및 제2 도메인(D2)은 각각 독립적으로 사방정계 결정상(orthorhombic crystalline phase)과 입방정계 결정상(cubic crystalline phase)을 포함할 수 있다. 예를 들어, 제1 도메인(D1) 및 제2 도메인(D2)은 각각 독립적으로 사방정계 결정상(orthorhombic crystalline phase), 정방정계 결정상(tetragonal crystalline phase), 및 입방정계 결정상(cubic crystalline phase)을 포함할 수 있다. 강유전체는 예를 들어 사방정계 결정상(orthorhombic crystalline phase)을 지배적으로 포함할 수 있다. 지배적으로 포함한다는 의미는 모든 결정상 중에 가장 함량이 높거나 두자리 수의 함량을 가진다는 의미이다.
사방정계 결정상은 예를 들어 Pca21 공간군에 속하는 구조를 가질 수 있다. 정방정계 결정상은 예를 들어 P42/nmc 공간군에 속하는 구조를 가질 수 있다. 입방정계 결정상은 예를 들어 Fm-3m 공간군에 속하는 구조를 가질 수 있다. 예를 들어, 강유전체는 P42/nmc 공간군에 속하는 정방정계 결정상을 포함하는 복수의 도메인 사이의 도메인 경계(DW)에 Pbcn 공간군에 속하는 구조층인 정방정계 결정상을 포함할 수 있다.
강유전체의 결정 구조(crystal structure), 결정상(crystal phase) 및 원자 배열은 예를 들어 STEM(Scanning transmission electron microscopy), HAADF-STEM(High-Angle Annular Dark-Field - Scanning Transmission Electron Microscopy), TEM(Transmission electron microscopy), GIXRD(Grazing Incidence X-ray Diffraction) 등으로 확인할 수 있으나, 이들로 한정되지 않으며 당해 기술분야에서 사용하는 방법이면 모두 가능하다.
강유전체가 포함하는 Pbcn 공간군에 속하는 구조층(structural layer)의 함량은 예를 들어 강유전체 전체 부피에 대하여 0 초과 내지 40vol%, 0 초과 내지 30vol%, 0 초과 내지 20vol%, 또는 0 초과 내지 10vol% 일 수 있다. vol%는 부피 퍼센트이다.
강유전체가 포함하는 Pbcn 공간군에 속하는 구조층(structural layer)의 함량은 예를 들어 강유전체 전체 몰수에 대하여 0 초과 내지 40mol%, 0 초과 내지 30mol%, 0 초과 내지 20mol%, 또는 0 초과 내지 10mol% 일 수 있다. mol% 는 몰 퍼센트이다.
강유전체가 포함하는 Pbcn 공간군에 속하는 구조층(structural layer)의 함량은 예를 들어 강유전체 전체 원자에 대하여 0 초과 내지 40at%, 0 초과 내지 30at%, 0 초과 내지 20at%, 또는 0 초과 내지 10at% 일 수 있다. at% 원자 퍼센트이다.
강유전체가 포함하는 Pbcn 공간군에 속하는 구조층(structural layer)의 함량은 예를 들어 강유전체 전체 질량에 대하여 0 초과 내지 40wt%, 0 초과 내지 30wt%, 0 초과 내지 20wt%, 또는 0 초과 내지 10wt% 일 수 있다. wt%는 질량 퍼센트이다.
강유전체가 이러한 범위의 함량을 가짐에 의하여 강유전체의 도메인 반전 시 또는 분극 방향 전환 시의 에너지 장벽의 크기가 더욱 효과적으로 감소될 수 있다.
강유전체는 예를 들어 하기 화학식 1로 표시되는 2원계 금속산화물을 포함할 수 있다:
<화학식 1>
MO2
상기 식에서, M은 원소 주기율표 제4 족에 속하는 하나의 원소이다.
2원계 금속산화물에서 M은 예를 들어 Hf, Zr, 또는 Hf와 Zr의 조합일 수 있다. 이원계 금속산화물은 예를 들어 HfO2, ZrO2 또는 Hf1-aZraO2 (0≤a≤0.15)일 수 있다. 강유전체가 이러한 2원계 금속산화물을 포함함에 의하여 도메인 반전 시 또는 분극 방향 전환 시의의 에너지 장벽의 크기가 더욱 효과적으로 감소될 수 있다.
2원계 금속산화물은 예를 들어 도판트를 더 포함할 수 있다.
2원계 금속산화물이 도판트를 더 포함함에 의하여 2원계 금속산화물에 구조적인 스트레인이 추가될 수 있다. 따라서, 도 7a 및 7b에서 보여지는 바와 같이, 2원계 금속산화물을 포함하는 강유전체의 도메인 반전 시 또는 분극 방향 전환 시의의 에너지 장벽의 크기가 더욱 감소될 수 있다.
2원계 금속산화물이 포함하는 도판트는 예를 들어 C, Si, Ge, Sn, Pb, Al, Y, La, Gd, Mg, Ca, Sr Ba, 및 Ti 중에서 선택되는 하나 이상일 수 있다. 2원계 금속산화물이 포함하는 도판트의 함량은 2원계 금속산화물이 포함하는 산소 이외의 원소의 전체에 대하여 0 초과 내지 20 at%, 0 초과 내지 18 at%, 0 초과 내지 15 at%, 또는 0 초과 내지 12 at%, 0 초과 내지 10 at%, 0 초과 내지 8 at%, 0 초과 내지 7 at%, 또는 0 초과 내지 5 at%, 0 초과 내지 4 at%, 0 초과 내지 3 at%, 0 초과 내지 2 at%, 0 초과 내지 1 at%, 0 초과 내지 0.8 at%, 0 초과 내지 0.5 at%, 0 초과 내지 0.2 at%, 또는 0 초과 내지 0.1 at% 일 수 있다.
강유전체는 예를 들어 하기 화학식 2 또는 3으로 표시되는 2원계 금속산화물을 포함할 수 있다:
<화학식 2>
Hf1-xDxO2
<화학식 3>
Zr1-yDyO2
상기 식들에서, D는 C, Si, Ge, Sn, Pb, Al, Y, La, Gd, Mg, Ca, Sr Ba, 및 Ti 중에서 선택된 하나 이상이며, 0≤x≤0.15, 0≤y≤0.15 이다.
화학식 2에서, x는 예를 들어, 0≤x≤0.12, 0≤x≤0.1, 0≤x≤0.08, 0≤x≤0.07, 0≤x≤0.05, 0≤x≤0.04, 0≤x≤0.03, 0≤x≤0.02 0≤x≤0.01, 0≤x≤0.008, 0≤x≤0.005, 0≤x≤0.002 또는 0≤x≤0.001 이다. 화학식 3에서, y는 예를 들어, 0≤y≤0.12, 0≤y≤0.1, 0≤y≤0.08, 0≤y≤0.07, 0≤y≤0.05, 0≤y≤0.04, 0≤y≤0.03, 0≤y≤0.02 0≤y≤0.01, 0≤y≤0.008, 0≤y≤0.005, 0≤y≤0.002 또는 0≤y≤0.001 이다.
다른 일구현예에 따른 전자 소자는, 박막 유전체층을 포함하며, 상기 박막 유전체층이 상술한 강유전체를 포함한다.
전자 소자가 상술한 강유전체를 포함함에 의하여 전자 소자의 구동 속도 등의 성능이 향상된다.
박막 유전체층의 두께는 예를 들어 0.1 nm 내지 50 nm, 0.1 nm 내지 40 nm, 0.1 nm 내지 30 nm, 0.1 nm 내지 20 nm, 0.1 nm 내지 10 nm, 0.1 nm 내지 7 nm, 0.1 nm 내지 5 nm, 0.1 nm 내지 4 nm, 0.1 nm 내지 3 nm, 0.1 nm 내지 2 nm, 0.1 nm 내지 1.5 nm, 또는 0.1 nm 내지 1 nm 일 수 있다. 박막 유전층이 이러한 범위의 두께를 가짐에 의하여 강유전성을 보다 효과적으로 제공할 수 있다.
박막 유전체층의 전압 인가에 의한 분극 전환 시의 시간에 따른 전류 프로파일이 0 초과 내지 5 × 10-7 sec, 0 초과 내지 1 × 10-7 sec, 0 초과 내지 5 × 10-8 sec, 0 초과 내지 1 × 10-8 sec, 0 초과 내지 5 × 10-9 sec, 또는 0 초과 내지 1 × 10-9 sec 범위의 시간에서 피크를 가질 수 있다. 박막 유전체층의 전압 인가에 의한 분극 전환 시의 시간에 따른 전류 프로파일이 이러한 짧은 시간 범위에서 피크를 가짐에 의하여, 박막 유전체층을 포함하는 전자 소자의 구동 속도가 빨라질 수 있다.
박막 유전체층은 예를 들어 화학식 1 내지 3의 조성을 가지는 강유전체를 포함하는 비정질층을 형성한 후 비정질층을 어닐링하여 결정상을 유도함에 의하여 제조될 수 있다.
비정질층은 당업계에 알려진 통상적인 방법으로 형성할 수 있다. 비정질층은 예를 들어 원자층 증착(ALD), 화학기상증착(CVD), 물리기상증착(PVD) 등의 방법으로 제조될 수 있다. 원자층 증착(ALD) 방법은 원자 단위로 균일한 층을 형성할 수 있고, 비교적 낮은 온도에서 수행될 수 있다.
원자층 증착(ALD) 방법을 통해 비정질층 형성 시, 하프늄 공급원, 지르코늄 공급원, 및 산소 공급원은 당업계에 알려진 통상적인 전구체가 사용될 수 있다.
하프늄 공급원은 예를 들어 공급원으로는 Hf(OtBu)4, TEMAH(Tetrakis Ethyl Methyl Amino Hafnium), TDMAH(Tetrakis Di-Methyl Amino Hafnium), TDEAH(Tetrakis Di-Ethyl Amino Hafnium) 또는 이들의 2 이상의 조합 중에서 선택될 수 있으나, 반드시 이들로 한정되지 않으며 당해 기술분야에서 하프늄 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
지르코늄 공급원은 예를 들어 Zr(OtBu)4, TEMAZ(Tetrakis Ethyl Methyl Amino Zirconium), TDMAZ(Tetrakis Di-Methyl Amino Zirconium), TDEAZ(Tetrakis Di-Ethyl Amino Zirconium), 또는 이들의 2 이상의 조합 중에서 선택될 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 지르코늄 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
산소 공급원은 예를 들어 O3, H2O, O2, N2O, O2 플라즈마 또는 이들의 2 이상의 조합 중에서 선택될 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 산소 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
비정질층은 도판트를 추가적으로 포함할 수 있다. 비정질층이 도판트를 추가적으로 포함함에 의하여 비정질층으로부터 유도되는 결정상에 스트레인이 가해질 수 있다. 결과적으로, 박막 유전체층의 도메인 반전 시의 에너지 장벽이 감소될 수 있다. 도판트 공급원은 예를 들어 C, Si, Ge, Sn, Pb, Al, Y, La, Gd, Mg, Ca, Sr Ba, 및 Ti 중에서 선택된 원소를 포함하는 화합물로서, 당해 기술분야에서 사용하는 것이라며 모두 가능하다. 도판트의 함량은 요구되는 박막 유전체층의 물성에 따라 조절될 수 있다.
탄소 공급원은 메탄, 에탄 등의 탄화수소일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 탄소 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
실리콘 공급원은 SiH4, Si2H6 등의 실란계 화합물일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 실리콘 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
게르마늄 공급원은 TDMAGe(C8H24N4Ge), BDMEDAGe(C8H20N4Ge) 등의 게르마늄계 화합물일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 게르마늄 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
주석 공급원은 SnCl2, Sn(SPh)4, tin(IV) bis(hexamethylsilylamide) 등의 주석계 화합물일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 주석 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
납 공급원은 Pb(Ac)2 (ac=acetate), PbCl2 등의 납계 화합물 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 납 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
알루미늄 공급원은 TMA(trimethoxyaluminum), DMACl(Dimethylaluminum chloride) 등의 알루미늄계 화합물일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 알루미늄 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
이트륨 공급원은 Y(thd)3 (thd = 2,2,6,6-tetramethyl-3,5-heptanedionato), Y(CH3Cp)3 (Cp = cyclopentadienyl) 등의 이트륨계 화합물일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 이트륨 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
란타늄 공급원은 La(thd)3 (thd = 2,2,6,6-tetramethyl-3,5-heptane-dione), La(Cp)3 (Cp = cyclopentadienyl) 등의 란탄계 화합물일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 란타늄 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
가돌륨 공급원은 Gd(thd)3, Gd(DPDMG)3 (DPDMG = N,N-diisopropyl-2-dimethylamido-guanidinato) 등의 가돌륨계 화합물일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 가돌륨 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
마그네슘 공급원은 Mg(thd)2, MgCl2, Mg(NO3)2 등의 마그네늄 화합물일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 마그네슘 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
칼슘 공급원은 (α-methylstyrene)Cu(I)(hfac) (hfac = hexafluoroacetylacetonate), (hfac)Cu(I)DMB (DMB = 3,3-dimethyl-1-butene) 등의 칼슘계 화합물일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 칼슘 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
스트론튬 공급원은 Sr(tmhd)2 (tmhd = 2,2,6,6-tetramethyl-3.5-heptanedione), Sr(iPrCp)2 (iPr = isopropyl, Cp = cyclopentadienyl) 등의 스트론튬계 화합물일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 스트론튬 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
바륨 공급원은 Ba(CpiPr₃)₂ (Bis (triisopropylcyclopentadienyl)barium), Ba(TMHD)2 (Bis(2,2,6,6-tetramethyl-3,5-heptanedionato)barium hydrate) 등의 바륨계 화합물일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 바륨 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
티탄 공급원은 TiCl4, TTIP(C8H24N4Ti), trimethoxy(pentamethylcyclopentadienyl)titanium ((CpMe5)Ti(OMe)3) 등의 티탄계 화합물일 수 있으나, 반드시 이들로 한정되지 않으며, 당해 기술분야에서 티탄 공급원으로 사용할 수 있는 것이라면 모두 가능하다.
어닐링 단계는 비정질층이 결정 구조, 예를 들어 사방정계 결정구조를 가지면서 결정화되도록, 온도, 시간, 분위기 등이 조절될 수 있다. 어닐링 단계의 열 축적량(thermal budget)은 비정질층의 조성, 두께 등을 고려하여 결정될 수 있다. 어닐링은 예를 들어 400℃ 내지 1100℃에서의 온도에서 수행될 수 있으나, 반드시 이러한 범위로 한정되지 않으며, 요구되는 물성에 따라 조절될 수 있다. 어닐링은 예를 들어 1 나노초 (nano-second) 내지 1 시간, 1 마이크로초(micro-second) 내지 30 분, 0.001 초 내지 10 분, 0.01 초 내지 10 분, 0.05 초 내지 5 분, 0.1 초 내지 3 분, 0.5 초 내지 2 분, 1 초 내지 1 분, 3 초 내지 1 분, 또는 5초 내지 30 초 동안 수행될 수 있으나, 반드시 이러한 범위로 한정되지 않으며, 요구되는 물성에 따라 조절될 수 있다. 어닐링은 1 회 이상 수행될 수 있다. 어닐링은 예를 들어 복수 회 수행될 수 있다. 어닐링은 예를 들어 1 차 어닐링 단계 및 2 차 어닐링 단계를 포함할 수 있다. 1 차 어닐링 단계와 2 차 어닐링 단계는 어닐링 온도 및 시간 중 하나 이상이 서로 다를 수 있다. 예를 들어, 1 차 어닐링 단계는 2 차 어닐링 단계보다 더 낮은 온도에서 진행되거나 더 짧은 시간 동안 수행될 수 있다. 어닐링이 수행되는 분위기는 특별히 제한되지 않는다. 예를 들어, 1차 어닐링 단계 및 2 차 어닐링 단계는 각각 H2O, O2, O3, N2, H2, 및/또는 NH3 분위기하에서 수행될 수 있다.
다르게는, 박막 유전체층은 예를 들어 결정질층을 가지는 기판 상에 화학식 1 내지 3의 조성을 가지는 강유전체를 포함하는 결정질층을 형성함에 의하여 제조될 수 있다. 예를 들어, 결정질층은 에피택시(epitaxi), 액상 에피택시, 기상 에피택시, 화학 기상 증착(CVD), 스퍼터링(sputtering), 펄스 레이저 증착(PLD) 등의 방법으로 제조될 수 있다.
전자 소자는 예를 들어, 박막 전극층을 더 포함하며, 상기 박막 유전체층의 일면 또는 양면 상에 상기 박막 전극층이 배치될 수 있다.
전자 소자는 예를 들어 상술한 강유전체를 포함하는 박막 유전체층; 및 상기 박막 유전체층의 일면 또는 양면 상에 배치되는 박막 전극층을 포함할 수 있다.
박막 전극층의 두께는 예를 들어 각각 10 nm 내지 1000 nm, 10 nm 내지 500 nm, 또는 10 nm 내지 100nm 일 수 있다.
전자 소자가 포함하는 박막 전극층은 예를 들어 비정질이거나 결정성일 수 있다. 결정성 박막 전극층은 다양한 결정 구조를 가질 수 있다. 박막 전극층은 예를 정방정계(tetragonal) 구조, 입방정계(cubic) 구조, 육방정계(hexagonal) 구조, 단사정계(monoclinic) 구조, 삼사정계(triclinic) 구조, 또는 사방정계(orthorhombic) 구조를 가질 수 있다. 박막 전극층이 이러한 결정구조를 가짐에 의하여 박막 유전체층과의 계면 안정성이 향상될 수 있다.
박막 전극층 중 하나 이상이 금속, 상기 금속의 산화물, 도핑된 상기 금속의 산화물, 상기 금속의 질화물, 및 상기 금속의 탄화물 중에서 선택된 하나 이상을 포함할 수 있다.
박막 전극층 중 하나 이상이 포함하는 금속은 예를 들어 Ti, W, Ta, Co, Mo, Ni, V, Hf, Al, Cu, Pt, Pd, Ir, Au, 및 Ru 중에서 선택된 하나 이상을 포함할 수 있다. 박막 전극층 중 하나 이상이 포함하는 금속은 이들로 한정되지 않으며, 당해 기술 분야에서 전극층에 사용하는 금속이라면 모두 가능하다.
박막 전극층 중 하나 이상이 포함하는 금속의 산화물은 예를 들어 RuO2, IrO2, PtO2, SnO2, MnO2, Sb2O3 및 In2O3 중에서 선택된 하나 이상을 포함할 수 있다. 박막 전극층 중 하나 이상이 포함하는 금속의 산화물은 이들로 한정되지 않으며, 당해 기술 분야에서 전극층에 사용하는 금속의 산화물이라면 모두 가능하다.
박막 전극층 중 하나 이상이 포함하는 도핑된 상기 금속의 산화물은 예를 들어 Ta 도핑된 SnO2, Ti 도핑된 In2O3, Ni 도핑된 SnO2, Sb 도핑된 SnO2 및 Al 도핑된 ZnO 중에서 선택된 하나 이상을 포함할 수 있다. 박막 전극층 중 하나 이상이 포함하는 도핑된 금속의 산화물은 이들로 한정되지 않으며, 당해 기술 분야에서 전극층에 사용하는 도핑된 금속의 산화물이라면 모두 가능하다. 도핑되는 금속 즉 도판트의 종류는 특별히 한정되지 않으며 금속 산화물의 전도도를 향상시키는 것이라면 모두 가능하다. 도판트는 예를 들어 금속이다.
박막 전극층 중 하나 이상이 포함하는 금속의 질화물은 예를 들어 TiN, WN, TaN, TiAlN, TaSiN, TiSiN, WSiN, TiAlN, TiCN, TiAlCN, RuCN 및 RuTiN 중에서 선택된 하나 이상을 포함할 수 있다. 박막 전극층 중 하나 이상이 포함하는 금속의 질화물은 이들로 한정되지 않으며, 당해 기술 분야에서 전극층에 사용하는 금속의 질화물이라면 모두 가능하다. 금속의 질화물은 금속의 탄소 함유 질화물을 포함한다.
전자 소자가 박막 전극층을 추가적으로 포함함에 의하여 다양한 용도에 사용될 수 있다. 전자 소자는 예를 들어 커패시터, 트랜지스터, 또는 메모리 등이다. 전자 소자는 예를 들어 메모리(memory) 소자 또는 비메모리(non-memory) 소자 등의 반도체 소자일 수 있다. 반도체 소자는 예를 들어, 커패시터, 전계 효과 트랜지스터, 또는 이들의 결합 구조일 수 있지만, 이에 한정되지 않는다.
전자 소자는 예를 들어 소스 및 드레인을 포함하는 반도체 기판; 및 상기 반도체 기판 상에 배치되는 게이트 전극;을 더 포함하며, 상기 박막 유전체층이, 상기 반도체 기판과 상기 게이트 전극 사이에 상기 배치될 수 있다.
전자 소자는 예를 들어 소스 및 드레인을 포함하는 반도체 기판; 및 상기 반도체 기판 상에 배치되는 게이트 전극; 및 상기 반도체 기판과 상기 게이트 전극 사이에 상기 배치되는 박막 유전체층을 포함할 수 있다.
도 8 및 도 9는 일 구현예에 따른 전계 효과 트랜지스터를 개략적으로 도시한 모식도이다.
도 8 및 도 9를 참고하면, 전계 효과 트랜지스터(D10, D20)는 소스(120, 121)와 드레인(130, 131)을 포함하는 기판(100), 기판(100) 상에 배치되는 게이트 전극(300), 및 기판(100)과 게이트 전극(300) 사이에 배치되고, 상술한 강유전체을 포함하는 제1 유전체층 박막(200)을 포함한다. 전계 효과 트랜지스터는 로직 스위칭 소자일 수 있다. 로직 스위칭 소자는 메모리 소자(메모리 트랜지스터)와 대비되는 개념으로, 비메모리적(non-memory)적 특성을 가질 수 있으며, 비메모리용 ON/OFF용 스위칭 소자일 수 있다.
기판(100)은 반도체 물질을 포함할 수 있다. 예를 들어, 기판(100)은 Si, Ge, SiGe, Ⅲ-Ⅴ족 반도체 등을 포함할 수 있으며, silicon on insulator(SOI) 등과 같이 다양한 형태로 변형되어 사용될 수 있다.
기판(100)은 소스(120, 121) 및 드레인(130, 131)을 포함하고, 소스(120, 121)와 드레인(130, 131)에 전기적으로 연결되는 채널(110, 111)을 포함할 수 있다. 소스(120, 121)는 채널(110, 111)의 일측 단부에 전기적으로 연결되거나 접촉될 수 있고, 드레인(130, 131)은 채널(110, 111)의 다른 일측 단부에 전기적으로 연결되거나 접촉될 수 있다.
도 8을 참조하면, 채널(110)은 기판(100) 내 소스(120)와 드레인(130) 사이의 기판 영역으로 정의될 수 있다. 소스(120) 및 드레인(130)은 기판(100)의 서로 다른 영역에 불순물을 주입하여 형성될 수 있고, 이 경우, 소스(120), 채널(110), 및 드레인(130)은 기판 물질을 베이스 물질로 포함할 수 있다.
전자 소자는 예를 들어 상기 박막 유전체층과 상기 반도체 기판 사이에 배치되는 절연층을 더 포함할 수 있다.
도 9를 참조하면, 채널(111)은 기판 영역(101)과 별개의 물질층 박막으로 구현될 수 있다. 채널(111)을 구성하는 물질은 요구되는 전자 소자의 물성에 따라 선택될 수 있다. 예를 들어, 채널(111)은 Si, Ge, SiGe, Ⅲ-Ⅴ족 등과 같은 반도체 물질, 산화물(oxide) 반도체, 질화물(nitride) 반도체, 질산화물(oxynitride) 반도체, 이차원 물질(two-dimensional material)(2D material), 양자점(quantum dot), 유기 반도체, 또는 이들의 2 이상의 조합 중에서 선택된 물질을 포함할 수 있다. 예를 들어, 산화물 반도체는 InGaZnO 등을 포함할 수 있다. 이차원 물질로서 TMD(transition metal dichalcogenide) 또는 그래핀(graphene)을 포함할 수 있다. 양자점은 콜로이달 양자점(colloidal QD), 나노결정(nanocrystal) 구조 등을 포함할 수 있다. 소스(121) 및 드레인(131)은 도전성 물질로 형성될 수 있으며, 예를 들어, 각각 독립적으로 금속, 금속 함유 화합물, 또는 도전성 폴리머를 포함할 수 있다.
도 8 및 도 9를 참조하면, 게이트 전극(300)은 기판(100) 상에 기판(100)과 이격되어 배치될 수 있으며, 채널(110, 111)에 대향하게 배치될 수 있다. 게이트 전극(300)은 0 초과 내지 1 Mohm/square 이하의 전도성을 가질 수 있다. 게이트 전극(300)은 금속, 금속 질화물, 금속 카바이드, 폴리실리콘 및 이들의 조합으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다. 금속은 예를 들어 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 또는 탄탈륨(Ta)을 포함할 수 있다. 금속 질화물은 예를 들어 티타늄 질화물(TiN) 또는 탄탈 질화물(TaN)을 포함할 수 있다. 금속 카바이드는 예를 들어 알루미늄 또는 실리콘이 도핑된(또는 함유된) 금속 카바이드를 포함할 수 있다. 금속 카바이드는 예를 들어 TiAlC, TaAlC, TiSiC 또는 TaSiC를 포함할 수 있다. 게이트 전극(300)은 복수개의 물질이 적층된 구조를 가질 수도 있다. 게이트 전극(300)은 예를 들어 TiN/Al 등과 같이 금속 질화물층/금속층의 적층 구조 또는 TiN/TiAlC/W과 같이 금속 질화물층/금속 카바이드층/금속층의 적층 구조를 가질 수 있다. 게이트 전극(300)은 예를 들어 티타늄 질화막(TiN) 또는 몰리브덴(Mo)를 포함할 수 있으며, 위 예시가 다양하게 변형된 형태로 사용될 수 있다. 상술한 강유전체를 포함하는 제1 유전체층 박막(200)은 기판(100)과 게이트 전극(300) 사이에 배치될 수 있다. 예를 들어, 상술한 강유전체를 포함하는 제1 유전체층 박막(200)은 채널(110, 111) 위에 형성될 수 있다.
도 10은 다른 일 구현예에 따른 반도체 소자(D30)를 보여주는 모식도이다.
도 10을 참고하면, 채널(110)과 강유전체를 포함하는 제1 유전체층 박막(200) 사이에 제2 유전체층(400)이 더 포함될 수 있다. 제2 유전체층(400)은 전기적 누설(leakage)을 억제 또는 방지할 수 있다. 제2 유전체층(400)의 두께는 0.1 nm 내지 100 nm, 0.1 nm 내지 50 nm, 0.1 nm 내지 30 nm, 0.5 nm 내지 10 nm, 1 nm 내지 5 nm, 1 nm 내지 4nm, 1 nm 내지 3nm, 또는 1 nm 내지 2 nm 일 수 있다. 제2 유전체층(400)은 상유전 물질 또는 고유전 물질을 포함할 수 있다. 제2 유전체층(400)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 등을 포함할 수 있다. 제2 유전체응(400)은 예를 들어 h-BN (hexagonal boron nitride)과 같은 이차원 절연체(2D insulator)를 포함할 수 있다. 예를 들어, 제2 유전체층(400)은 예를 들어 실리콘옥사이드(SiO2), 실리콘나이트라이드(SiNx) 등을 포함할 수 있다. 제2 유전체층(400)은 예를 들어 하프늄옥사이드(HfO2), 하프늄실리콘옥사이드(HfSiO4), 란타늄옥사이드(La2O3), 란타늄알루미늄옥사이드(LaAlO3), 지르코늄옥사이드(ZrO2), 지르코늄실리콘옥사이드(ZrSiO4), 탄탈룸옥사이드(Ta2O5), 티타늄옥사이드(TiO2), 스트론튬티타늄옥사이드(SrTiO3), 이트륨옥사이드(Y2O3), 알루미늄옥사이드(Al2O3), 레드스칸듐탄탈룸옥사이드(PbSc0.5Ta0.5O3), 레드징크니오베이트(PbZnNbO3) 등을 포함할 수 있다. 제2 유전체층(400)은 예를 들어 알루미늄옥시나이트라이드(AlON), 지르코늄옥시나이트라이드(ZrON), 하프늄옥시나이트라이드(HfON), 란타눔옥시나이트라이드(LaON), 이트륨옥시나이트라이드(YON) 등과 같은 금속질화산화물을 포함할 수 있다. 제2 유전체층(400)은 에를 들어 ZrSiON, HfSiON, YSiON, LaSiON 등과 같은 실리케이트를 포함할 수 있다. 제2 유전체층(400)은 예를 들어 ZrAlON, HfAlON 등과 같은 알루미네이트를 포함할 수 있다.
도 10을 참고하면, 채널(110)과 강유전체를 포함하는 제1 유전체층 박막(200) 사이에 도전층(500)이 더 배치될 수 있다. 도전층(500)은 대략 0 초과 내지 1 Mohm/square 이하의 전도성을 가질 수 있다. 도전층(500)은 예를 들어 플로팅 전극(floating electrode)일 수 있다. 도전층(5000은 예를 들어, 금속이나 금속 함유 화합물로 형성될 수 있다.
전계 효과 트랜지스터는 2-차원, 3-차원 등 다양한 형태로 구현될 수 있다. 예를 들어, 전계 효과 트랜지스터는 플레너-펫(planar-FET)과 같이 1-게이트 온 채널(1-gate on channel) 형태, 핀-펫(Fin-FET)과 같이 3-게이트 온 채널(3-gate on channel) 형태, 또는 게이트-올어라운트-펫(Gate-all-around-FET)과 같이 4-게이트 온 채널(4-gate on channel) 형태일 수 있다.
도 11은 다른 일 구현예에 따른 반도체 소자인 핀-펫(Fin-FET)의 구조를 보여주는 모식도이다.
도 11을 참고하면, 핀-펫(Fin-FET, D40)는 소스(120), 드레인(130), 및 이들 사이의 영역으로 정의되는 채널(미도시)을 포함하고, 채널은 핀(fin) 형상을 가진다. 게이트 전극(300)은 핀(fin) 형상을 포함하는 기판(100)위에 핀(fin) 형상과 교차되도록 배치된다. 채널은 핀(fin) 형상과 게이트 전극(300)이 교차하는 영역에 형성된다. 강유전체를 포함하는 제1 유전체층 박막(200)은 채널을 둘러싸며 소스(120) 및 드레인(130)과 접촉하면서 채널과 게이트 전극(300) 사이에 배치된다.
도 12는 다른 일 구현예에 따른 반도체 소자인 게이트-올-어라운드-펫(Gate-all-around-FET)의 구조를 보여주는 모식도이다.
도 12를 참고하면, 게이트-올-어라운드-펫(Gate-all-around-FET, D50)은 소스(120), 드레인(130), 및 이들 사이의 영역으로 정의되는 채널(미도시)을 포함하고, 채널은 와이어, 시트 등의 형태를 가진다. 소스(120), 드레인(130) 및 채널은 기판 영역(101)과 이격되어 배치된다. 게이트 전극(300)은 소스(120), 드레인(130), 및 채널과 교차되면서, 이들을 둘러싸도록 배치된다. 채널은 게이트 전극(300)이 둘러싸는 영역에서 형성된다. 강유전체를 포함하는 제1 유전체층 박막(200)이 채널을 둘러싸도록 채널과 게이트 전극(300) 사이에 배치된다.
전자 소자는 예를 들어 상술한 강유전체를 포함하는 박막 유전체층; 및 상기 박막 유전체층의 양면 상에 배치되는 박막 전극층을 포함하는 커패시터일 수 있다.
도 13은 일 구현예에 따른 커패시터를 개략적으로 도시한 모식도이다.
도 13을 참고하면, 커패시터(D60)는 제1 전극(600)과 이에 대향하고 이격되어 배치된 제2 전극(700), 제1 전극(600)과 제2 전극(700) 사이에 배치되는 상술한 강유전체를 포함하는 제1 유전체층 물질 박막(200)을 포함한다. 제1 전극(600) 및 제2 전극(700)은 각각 하부 전극과 상부 전극으로 지칭될 수 있다.
제1 전극(600) 및 제2 전극(700)은 0 초과 내지 1 Mohm/square 이하의 전도성을 가질 수 있다. 제1 전극과 제2 전극은 서로 동일하거나 다른 재료로 이루어질 수 있다. 제1 전극(600) 및 제2 전극(700)은 각각 독립적으로 TiN, TaN, Ti, Ta, TiCN, TiSiN, WSiN, TiAlN, TaAlN, TiAlCN, TiW, RuTiN, RuCN, Pt, Au, Mo 또는 Al을 포함할 수 있다. 제1 전극(600)과 제2 전극(700)은 각각 독립적으로 TiN 또는 Mo를 포함할 수 있다. 제1 전극(600)과 제2 전극(700)의 두께는 1 nm 내지 20nm 일 수 있다.
전자 소자는 예를 들어 소스 및 드레인을 포함하는 반도체 기판; 및 상기 반도체 기판 상에 배치되는 게이트 전극; 및 상기 반도체 기판과 상기 게이트 전극 사이에 상기 배치되는 박막 유전체층을 포함하며, 커패시터를 더 포함할 수 있다. 커패시터는 예를 들어 상술한 박막 유전체층 및 상기 박막 유전체층의 양면 상에 각각 배치되는 제1 박막 전극층 및 제2 박막 전극층을 더 포함하며, 상기 커패시터가 상기 반도체 기판 상에 배치 되거나 상기 반도체 기판 내에 매립될 수 있다.
전자 소자는 예를 들어 반도체 소자일 수 있다. 반도체 소자는 복수의 반도체 소자가 연결된 형태일 수 있다. 반도체 소자는 예를 들어 전계 효과 트랜지스터와 커패시터가 전기적으로 연결된 형태일 수 있다. 반도체 장치는 예를 들어 메모리 특성을 가질 수 있고, 예를 들어 DRAM일 수 있다.
도 14는 다른 일 구현예에 따른 반도체 소자의 구조, 즉 커패시터와 전계 효과 트랜지스터의 연결 구조를 보여주는 모식도이다.
도 14를 참고하면, 반도체 소자(D70)는 상술한 강유전체를 포함하는 제1 유전체층 박막(200)을 포함하는 커패시터(D60)와 전계 효과 트랜지스터(D61)가 컨택(62)에 의해 전기적으로 연결된 구조를 가진다. 커패시터(D60)의 전극(600, 700) 중 하나와 트랜지스터(D61)의 소스(120) 및 드레인(130) 중 하나가 컨택(62)에 의해 전기적으로 연결된다. 컨택(62)은 적절한 전도성 재료, 예를 들어, 텅스텐, 구리, 알루미늄, 폴리실리콘 등을 포함할 수 있다.
전계 효과 트랜지스터(D61)는 소스(120), 드레인(130), 및 채널(110)을 포함하는 기판(100)을 포함하며, 채널(110)에 대향되도록 배치되는 게이트 전극(300)을 포함한다. 기판(100)과 게이트 전극(300) 사이에 제2 유전체층(410)을 더 포함한다. 도 12의 전계 효과 트랜지스터(D61)는 강유전체를 포함하는 제2 유전체층 박막(200)를 포함하지 않는 예를 도시하였으나, 전계 효과 트랜지스터(D61)는 강유전체를 포함하는 제2 유전체층 박막(200) 포함할 수 있다. 소스(120), 드레인(130), 채널(110), 기판(100), 게이트 전극(300)은 상술한 트랜지스터 부분을 참조하고, 유전체층(410)은 상술한 유전체층(400)을 참조한다. 도면에 도시되지 않으나, 커패시터(D60)와 전계 효과 트랜지스터(D61)의 위치는 다양하게 변경될 수 있다. 예를 들어, 커패시터(D60)는 기판(100) 위에 배치되거나, 기판(100) 내에 매립될 수 있다.
62 컨택 100 기판
101 기판 영역 110, 111 채널
120 소스 130 드레인
200 제1 유전체층 박막 300 게이트 전극
400, 410 제2 유전체층 박막 500 도전층
600 제1 전극 700 제2 전극
D10, D20, D30, D40, D50, D70 반도체 소자
D60, D61 커패시터

Claims (31)

  1. 제1 방향으로 분극되는 제1 분극층 및 상기 제1 분극층에 인접하게 배치되는 스페이서층을 포함하는 제1 도메인 및
    상기 제1 방향과 구분되는 제2 방향으로 분극되는 제2 분극층 및 상기 제2 분극층에 인접하게 배치되는 스페이서층을 포함하는 제2 도메인을 포함하며,
    상기 제1 도메인과 상기 제2 도메인 사이의 도메인 경계(domain wall)에 배치되며 Pbcn 공간군에 속하는 구조층(structural layer)을 포함하는, 강유전체(ferroelectric material).
  2. 제1 항에 있어서, 상기 구조층이 사방정계 결정 구조(orthorhombic crystal structure)를 가지는, 강유전체.
  3. 제1 항에 있어서, 상기 구조층이 제1 분극층과 상기 제2 분극층을 포함하는, 강유전체.
  4. 제3 항에 있어서, 상기 제1 분극층과 상기 제2 분극층 사이에 스페이서층이 부재(free)인, 강유전체.
  5. 제1 항에 있어서, 상기 강유전체가 플루오라이트(fluorite) 화합물을 포함하는, 강유전체.
  6. 제1 항에 있어서, 상기 제1 분극층이 4개의 산소 원자 및 2개의 금속 원자를 포함하며, 상기 4개의 산소 원자와 상기 2개의 금속 원자가 극성 C-축(polar C-axis) 방향으로 비대칭성(non-symmetry)을 가지도록 배열되며,
    상기 제1 방향이 상기 극성 C-축(polar C-axis) 방향 중 일 방향인, 강유전체.
  7. 제1 항에 있어서, 상기 제2 분극층이 4개의 산소 원자 및 2개의 금속 원자를 포함하며, 상기 4개의 산소 원자와 상기 2개의 금속 원자가 극성 C-축(polar C-axis) 방향으로 비대칭성(non-symmetry)을 가지도록 배열되며,
    상기 제2 방향이 상기 극성 C-축(polar C-axis) 방향 중 상기 제1 방향과 반대 방향인, 강유전체.
  8. 제1 항에 있어서, 상기 스페이서층이 비분극층이며,
    상기 스페이서층이 4개의 산소 원자 및 2개의 금속 원자를 포함하며, 상기 4개의 산소 원자와 상기 2개의 금속 원자가 극성 C-축(polar C-axis) 방향으로 대칭성(symmetry)을 가지도록 배열되는, 강유전체.
  9. 제1 항에 있어서, 상기 제1 도메인이 복수의 제1 분극층 및 상기 복수의 제1 분극층 사이에 각각 배치되는 복수의 스페이서층을 포함하며,
    상기 제2 도메인이 복수의 제2 분극층 및 상기 복수의 제2 분극층 사이에 각각 배치되는 복수의 스페이서층을 포함하는, 강유전체.
  10. 제9 항에 있어서, 상기 제1 도메인이 포함하는 복수의 제1 분극층이 서로 동일한 제1 방향으로 분극되며, 상기 제2 도메인이 포함하는 복수의 제2 분극층이 서로 동일한 제2 방향으로 분극되는, 강유전체.
  11. 제1 항에 있어서, 상기 제1 분극층과 상기 제2 분극층이 서로 동일한 카이랄성(chirality)을 가지는, 강유전체.
  12. 제1 항에 있어서, 상기 구조층에 인가된 스트레인(strain)이 -1% 내지 1%인, 강유전체.
  13. 제1 항에 있어서, 상기 제1 도메인 및 제2 도메인은 각각 독립적으로 사방정계 결정상(orthorhombic crystalline phase), 정방정계 결정상(tetragonal crystalline phase), 및 입방정계 결정상(cubic crystalline phase) 중에서 선택된 하나 이상의 결정상을 포함하는, 강유전체.
  14. 제13 항에 있어서, 상기 사방정계 결정상이 Pca21 공간군에 속하며, 상기 정방정계 결정상이 P42/nmc 공간군에 속하며, 상기 입방정계 결정상이 Fm-3m 공간군에 속하는, 강유전체.
  15. 제1 항에 있어서, 상기 구조층의 함량이 상기 강유전체 전체 부피에 대하여 0 초과 내지 40vol% 인, 강유전체.
  16. 제1 항에 있어서, 상기 강유전체가 하기 화학식 1로 표시되는 2원계 금속산화물을 포함하는, 강유전체.
    <화학식 1.
    MO2
    상기 식에서, M은 원소 주기율표 제4 족에 속하는 하나의 원소이다.
  17. 제15 항에 있어서, 상기 M이 Hf 또는 Zr인, 강유전체.
  18. 제16 항에 있어서, 상기 2원계 금속산화물이 도판트를 더 포하하는, 강유전체.
  19. 제18 항에 있어서, 상기 도판트가 C, Si, Ge, Sn, Pb, Al, Y, La, Gd, Mg, Ca, Sr Ba, 및 Ti 중에서 선택되는 하나 이상인, 강유전체.
  20. 제1 항에 있어서, 상기 강유전체가 하기 화학식 2 또는 3으로 표시되는 2원계 금속산화물을 포함하는, 강유전체.
    <화학식 2>
    Hf1-xDxO2
    <화학식 3>
    Zr1-xDxO2
    상기 식들에서,
    D는 C, Si, Ge, Sn, Pb, Al, Y, La, Gd, Mg, Ca, Sr Ba, 및 Ti 중에서 선택된 하나 이상이며,
    0≤x≤0.15 이다.
  21. 박막 유전체층을 포함하며,
    상기 박막 유전체층이 제1 항 내지 제20 항 중 어느 한 항에 따른 강유전체를 포함하는, 전자 소자.
  22. 제21 항에 있어서, 상기 박막 유전체층의 두께가 0.1 nm 내지 50 nm 인, 전자 소자.
  23. 제21 항에 있어서, 상기 박막 유전체층의 전압 인가에 의한 분극 전환 시의 시간에 따른 전류 프로파일이 0 초과 내지 5 × 10-7 sec 에서 피크를 가지는, 전자 소자.
  24. 제21 항에 있어서, 박막 전극층을 더 포함하며,
    상기 박막 유전체층의 일면 또는 양면 상에 상기 박막 전극층이 배치되는, 전자 소자.
  25. 제24 항에 있어서, 상기 박막 전극층의 두께가 10 nm 내지 1000 nm 이하인, 전자 소자.
  26. 제24 항에 있어서, 상기 박막 전극층이 금속, 상기 금속의 산화물, 도핑된 상기 금속의 산화물, 상기 금속의 질화물, 및 상기 금속의 탄화물 중에서 선택된 하나 이상을 포함하는, 전지 소자.
  27. 제26 항에 있어서, 상기 금속이 Ti, W, Ta, Co, Mo, Ni, V, Hf, Al, Cu, Pt, Pd, Ir, Au, 및 Ru 중에서 선택된 하나 이상을 포함하며,
    상기 금속의 산화물이 RuO2, IrO2, PtO2, MnO2, Sb2O3 및 In2O3 중에서 선택된 하나 이상을 포함하며,
    도핑된 상기 금속의 산화물이 Ta 도핑된 SnO2, Ti 도핑된 In2O3, Ni 도핑된 SnO2, Sb 도핑된 SnO2 및 Al 도핑된 ZnO 중에서 선택된 하나 이상을 포함하며,
    상기 금속의 질화물이 TiN, WN, TaN, TiAlN, TaSiN, TiSiN, WSiN, TiAlN, TiCN, TiAlCN, RuCN 및 RuTiN 중에서 선택된 하나 이상을 포함하는, 전자 소자.
  28. 제21 항에 있어서, 상기 전자 소자가 커패시터, 트랜지스터, 또는 메모리인, 전자 소자.
  29. 제21 항에 있어서, 소스 및 드레인을 포함하는 반도체 기판; 및 상기 반도체 기판 상에 배치되는 게이트 전극;을 더 포함하며,
    상기 박막 유전체층이, 상기 반도체 기판과 상기 게이트 전극 사이에 상기 배치되는, 전자 소자.
  30. 제29 항에 있어서, 상기 박막 유전체층과 상기 반도체 기판 사이에 배치되는 절연층을 더 포함하는, 전자 소자.
  31. 제29 항에 있어서, 커패시터를 더 포함하며,
    상기 커패시터가 상기 박막 유전체층 및 상기 박막 유전체응의 양면 상에 각각 배치되는 제1 박막 전극층 및 제2 박막 전극층을 더 포함하며,
    상기 커패시터가 상기 반도체 기판 상에 배치 되거나 상기 반도체 기판 내에 매립되는, 전자 소자.
KR1020210125248A 2021-09-17 2021-09-17 강유전체, 및 이를 포함하는 전자 소자 KR20230041520A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210125248A KR20230041520A (ko) 2021-09-17 2021-09-17 강유전체, 및 이를 포함하는 전자 소자
US17/945,528 US20230107911A1 (en) 2021-09-17 2022-09-15 Ferroelectric material, and electronic device including the same
EP22195832.5A EP4151781A1 (en) 2021-09-17 2022-09-15 Ferroelectric material, and electronic device including the same
CN202211129909.8A CN115832028A (zh) 2021-09-17 2022-09-16 铁电材料和包括该铁电材料的电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210125248A KR20230041520A (ko) 2021-09-17 2021-09-17 강유전체, 및 이를 포함하는 전자 소자

Publications (1)

Publication Number Publication Date
KR20230041520A true KR20230041520A (ko) 2023-03-24

Family

ID=83594482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210125248A KR20230041520A (ko) 2021-09-17 2021-09-17 강유전체, 및 이를 포함하는 전자 소자

Country Status (4)

Country Link
US (1) US20230107911A1 (ko)
EP (1) EP4151781A1 (ko)
KR (1) KR20230041520A (ko)
CN (1) CN115832028A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220169530A1 (en) * 2020-12-01 2022-06-02 Samsung Electronics Co., Ltd. Fluorite-based material thin film and semiconductor device comprising the same

Also Published As

Publication number Publication date
CN115832028A (zh) 2023-03-21
US20230107911A1 (en) 2023-04-06
EP4151781A1 (en) 2023-03-22

Similar Documents

Publication Publication Date Title
TWI701725B (zh) 負電容場效電晶體及製造負電容結構的方法
JP4465413B1 (ja) 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
TWI536625B (zh) 形成鐵電記憶體單元之方法及相關之半導體裝置結構
US11855171B2 (en) Semiconductor device and forming method thereof
EP3910687A1 (en) Thin film structure and semiconductor device including the same
Jung et al. A review on morphotropic phase boundary in fluorite-structure hafnia towards DRAM technology
EP3996148A2 (en) Semiconductor device and semiconductor apparatus including the same
CN112133700A (zh) 铁电存储器件及其形成方法
CN113690227A (zh) 半导体器件
EP4008810A2 (en) Fluorite-based material thin film and semiconductor device comprising the same
US11978798B2 (en) Semiconductor device
KR102246261B1 (ko) 반도체 메모리 소자용 커패시터 및 이의 제조 방법
KR20230041520A (ko) 강유전체, 및 이를 포함하는 전자 소자
US20220140147A1 (en) Thin film structure and semiconductor device comprising the same
US20230282389A1 (en) Thin-film structure and semiconductor device comprising the same
KR20210033346A (ko) 전자 소자 및 그 제조방법
US20210098596A1 (en) Thin film structure and electronic device including the same
KR20220077051A (ko) fluorite계 물질 박막 및 이를 포함하는 반도체 소자
KR20220128601A (ko) 네거티브 커패시턴스 트랜지스터 및 그 제조 방법
KR20220060450A (ko) 박막 구조체 및 이를 포함하는 반도체 소자
CN115440805A (zh) 薄膜结构、包括其的半导体器件、晶体管以及半导体装置
KR20090079000A (ko) 반도체 메모리 소자 및 그 제조 방법
Ahn et al. Zr-substituted BaTiO 3 films