TWI536625B - 形成鐵電記憶體單元之方法及相關之半導體裝置結構 - Google Patents

形成鐵電記憶體單元之方法及相關之半導體裝置結構 Download PDF

Info

Publication number
TWI536625B
TWI536625B TW103131228A TW103131228A TWI536625B TW I536625 B TWI536625 B TW I536625B TW 103131228 A TW103131228 A TW 103131228A TW 103131228 A TW103131228 A TW 103131228A TW I536625 B TWI536625 B TW I536625B
Authority
TW
Taiwan
Prior art keywords
forming
electrode
titanium nitride
bismuth
orientation
Prior art date
Application number
TW103131228A
Other languages
English (en)
Other versions
TW201528570A (zh
Inventor
謙 陶
馬修Ｎ 洛克萊
貝絲Ｒ 曲克
Ｄ Ｖ 尼爾摩 拉瑪斯瓦米
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201528570A publication Critical patent/TW201528570A/zh
Application granted granted Critical
Publication of TWI536625B publication Critical patent/TWI536625B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Description

形成鐵電記憶體單元之方法及相關之半導體裝置結構 [優先權主張]
本申請案主張2013年9月13日申請之標題為「METHODS OF FORMING A FERROELECTRIC MEMORY CELL AND RELATED SEMICONDUCTOR DEVICE STRUCTURES」之美國專利申請案第14/026,883號之申請日期之權益。
本發明之實施例係關於半導體裝置設計及製造之領域。更特定言之，本發明之實施例係關於在一電極材料上形成包含一鐵電(FE)材料之一FE記憶體單元，且係關於半導體裝置結構。
鋯鈦酸鉛(PZT)已經調查為在非揮發性資料儲存器(諸如FE隨機存取記憶體(FERAM))中使用之一FE材料。然而，PZT並不與習知半導體處理技術相容且由於PZT在較低厚度下失去其FE性質而不可縮放，且因此具有整合問題。
矽酸鉿(HfSiOx)係一高k介電材料且已經調查為用於PZT之一替換鐵電材料。矽酸鉿係多晶型的且可形成為單斜、正方、立方或斜方晶體結構，其中晶體結構之各者具有多個可能結晶定向，諸如(111)或(200)結晶定向。矽酸鉿習知地經形成而具有係主要的所形成結晶定向之(111)結晶定向。
氮化鈦係一多晶材料且可形成諸多晶體結構，其中各晶體結構具有多個可能結晶定向，諸如(001)、(002)、(100)、(110)、(111)或(200)結晶定向。氮化鈦習知地形成為立方相且具有多個結晶定向，其中(200)結晶定向通常係主要的所形成結晶定向。
可期望具有形成矽酸鉿或其他FE材料之改良方法，使得可達成鐵電材料之一所要結晶定向。
5‧‧‧晶圓
18‧‧‧晶圓
100‧‧‧半導體裝置結構/結晶定向
102‧‧‧基板
104‧‧‧電極
106‧‧‧鐵電(FE)材料
108‧‧‧電極
110‧‧‧金屬矽化物材料
111‧‧‧結晶定向
112‧‧‧金屬絕緣體金屬(MIM)堆疊/堆疊
200‧‧‧結晶定向
220‧‧‧結晶定向
圖1係根據本發明之一實施例之一半導體裝置結構之一部分橫截面視圖；圖2展示藉由掠入射x射線繞射(GIXRD)量測之藉由一原子層沈積(ALD)程序形成之TiN及藉由一習知循序流沈積(SFD)程序形成之TiN之結晶定向；圖3及圖4係展示相較於藉由SFD程序形成之TiN之粗糙度之藉由一ALD程序形成之TiN之粗糙度之顯微圖；圖5展示如藉由GIXRD量測之一測試晶圓及一對照晶圓之矽酸鉿之結晶定向；圖6係針對測試晶圓及對照晶圓之以100個循環實施之一正上負下(PUND)磁滯；及圖7係針對測試晶圓及對照晶圓之作為循環數目之一函數之中值2Pr(剩餘極化，其係在E=0處之正極化及負極化之量值之總和)之一曲線圖。
本發明揭示形成一鐵電記憶體單元之方法，且係關於包含一鐵電材料及一電極材料之半導體裝置結構。可以一所要結晶定向使鐵電材料結晶。藉由形成呈一所要結晶定向之電極材料、在電極材料上形成一鉿基材料且使鉿基材料結晶以產生一鐵電材料可達成鐵電材料之 所要結晶定向。因此，電極材料可用作一模板以引發鐵電材料之所要結晶定向之形成。
以下描述提供諸如材料類型、材料厚度及處理條件之特定細節，以便提供對本發明之實施例之一全面描述。然而，一般技術者將理解，可在不採用此等特定細節之情況下實踐本發明之實施例。實際上，可結合在行業中採用之習知製造技術實踐本發明之實施例。另外，在本文中提供之描述並不形成用於形成一半導體裝置結構之一完整程序流程，且在下文中描述之半導體裝置結構之各者並不形成一完整半導體裝置。在下文中僅詳細描述理解本發明之實施例所必需之彼等程序動作及結構。可藉由習知製造技術執行形成一完整半導體裝置之額外動作。亦應注意，隨附本發明之任何圖式僅出於闡釋性目的，且因此並不按比例繪製。另外，圖式之間共有之元件可保持相同數字標示。
如在本文中所使用，單數形式「一」及「該」旨在亦包含複數形式，除非在文中另外明確指示。
如在本文中所使用，諸如「第一」、「第二」、「頂」、「底」、「上」、「下」、「在......上」、「在......下」等等之相關術語係用於清楚且方便地理解本發明及隨附圖式，且並不暗含或取決於任何特定偏好、定向或順序，除非在本文中明確另外指示。
如在本文中所使用，術語「基板」意謂且包含其上形成諸如在一半導體裝置結構內之組件之組件之一基座材料或構造。基板可為一半導體基板、一支撐結構上之一基底半導體材料、一金屬電極或具有形成於其上之一或多個材料、結構或區域之一半導體基板。基板可為一習知矽基板或包含一半導體材料之其他塊體基板。如在本文中所使用，術語「塊體基板」不僅意謂且包含矽晶圓，亦意謂且包含絕緣體上矽(「SOI」)基板(諸如藍寶石上矽(「SOS」)基板或玻璃上矽 (「SOG」)基板)、在一基底半導體基座上之矽磊晶層或其他半導體或光電材料(諸如鍺化矽(Si1-xGex，其中x係(例如)介於0.2與0.8之間的一莫耳分數)、鍺(Ge)、砷化鎵(GaAs)、氮化鎵(GaN)或磷化銦(InP)等等)。此外，當在以下描述中參考一「基板」時，可能已利用先前程序階段形成在基底半導體結構或基座中或上之材料、區域或接面。
如在本文中所使用，術語「鐵電」意謂且包含具有在存在一電場時可反向之一自發電極化(電偶極)之一材料。
如在本文中所使用，參考一材料之一結晶定向之術語「主要」意謂且包含一材料以相對大於任何其他結晶定向之一量展現之一特定結晶定向。藉由一非限制性實例，一「主要(111)結晶定向」意謂材料以大於任何其他結晶定向之一量展現(111)結晶定向。
如在本文中所使用，術語「矽酸鉿」意謂且包含包括鉿、矽及氧原子之一材料。為方便起見，材料之組合物可縮寫為「HfSiOx」，其並不指示鉿、矽及氧原子之化學計量。
如在本文中所使用，術語「鋁酸鉿」意謂且包含包括鉿、鋁及氧原子之一材料。為方便起見，材料之組合物可縮寫為「HfAlOx」，其並不指示鉿、鋁及氧原子之化學計量。
如在本文中所使用，術語「鋯酸鉿」意謂且包含包括鉿、鋯及氧原子之一材料。為方便起見，材料之組合物可縮寫為「HfZrOx」，其並不指示鉿、鋯及氧原子之化學計量。
如在本文中所使用，術語「摻雜鍶之氧化鉿」意謂且包含包括鉿、鍶及氧原子之一材料。為方便起見，材料之組合物可縮寫為「HfSrOx」，其並不指示鉿、鍶及氧原子之化學計量。
如在本文中所使用，術語「摻雜鎂之氧化鉿」意謂且包含包括鉿、鎂及氧原子之一材料。為方便起見，材料之組合物可縮寫為「HfMgOx」，其並不指示鉿、鎂及氧原子之化學計量。
如在本文中所使用，術語「摻雜釓之氧化鉿」意謂且包含包括鉿、釓及氧原子之一材料。為方便起見，材料之組合物可縮寫為「HfGdOx」，其並不指示鉿、釓及氧原子之化學計量。
如在本文中所使用，術語「摻雜釔之氧化鉿」意謂且包含包括鉿、釔及氧原子之一材料。為方便起見，材料之組合物可縮寫為「HfYOx」，其並不指示鉿、釔及氧原子之化學計量。
圖1圖解說明一半導體裝置結構100，其具有一基板102、在基板102上之一電極104、在電極104上之一FE材料106、在FE材料106上之另一電極108及在另一電極108上之一金屬矽化物材料110。電極104可由具有諸如一主要(111)結晶定向之一所要主要結晶定向之一結晶材料(諸如氮化鈦)形成。因此，若電極材料係氮化鈦，則相比於氮化鈦之其他結晶定向(即，(001)、(002)、(100)、(110)、(200)、(311)、(331)、(420)、(422)或(511)結晶定向)，電極材料可包含更大量之氮化鈦之(111)結晶定向。雖然此處之實例描述電極104由TiN形成，但可使用其他材料，只要電極104之材料具有經組態以產生FE材料106之所要結晶定向之一所要結晶定向即可。
半導體裝置結構100可組態為一FERAM之一記憶體單元。記憶體單元可(例如)排列為一1個電晶體/1個電容器(1T/1C)組態。然而，亦可使用記憶體單元之其他組態。可藉由習知製造技術(其未在本文中詳細描述)執行形成包含圖1之半導體裝置結構100之一完整FERAM之額外動作。
FE材料106可為包含一摻雜物之一金屬氧化物材料，諸如一鉿基材料。鉿基材料經結晶以形成FE材料106。為簡明及方便起見，術語「鉿基材料」在本文中用於指代在材料結晶之前的材料且術語「FE材料」用於指代在材料結晶之後的材料。FE材料106可為其中併入摻雜物之氧化鉿。摻雜物可為諸如矽、鋁、鋯、鎂、鍶、釓、釔之一元 素、其他稀土元素或其等之組合。鐵電材料之實例包含(但不限於)矽酸鉿(HfSiOx)、鋁酸鉿(HfAlOx)、鋯酸鉿(HfZrOx)、摻雜鍶之氧化鉿(HfSrOx)、摻雜鎂之氧化鉿(HfMgOx)、摻雜釓之氧化鉿(HfGdOx)、摻雜釔之氧化鉿(HfYOx)或組合。雖然氧化鉿並不展現鐵電性質，但呈結晶形式且包含上述摻雜物之一者之氧化鉿可為鐵電的。呈結晶形式且按正確組合物包含上述摻雜物之一者之氧化鉿係鐵電的。FE材料106可包含自0.1mol%至約70mol%之摻雜物。若FE材料106係HfSiOx，則FE材料106可為包含自約4mol%至約6mol%矽(諸如自約4.4mol%至約5.6mol%矽)之氧化鉿。在一項實施例中，HfSiOx材料包含4.7mol%矽。若FE材料106係HfAlOx，則FE材料106可為包含自約5mol%至約7mol%鋁之氧化鉿。若FE材料106係HfYOx，則FE材料106可為包含自約2.5mol%至約5.5mol%釔之氧化鉿。若FE材料106係HfZrOx，則FE材料106可為包含自約40mol%至約70mol%鋯之氧化鉿。半導體裝置結構100之FE材料106可呈一結晶狀態且具有一所要結晶定向。
另一電極108可由呈一結晶狀態之氮化鈦(TiN)形成。另一電極108之材料不限於一特定結晶定向，且因此可由呈一(001)、(002)、(100)、(110)、(111)或(200)結晶定向或其等之組合之結晶的TiN形成。另一電極108可由具有相同於或不同於電極104之一主要結晶定向之氮化鈦形成。雖然此處之實例描述另一電極108由TiN形成，但亦可使用其他習知材料。
金屬矽化物材料110可為矽化鎢(WSix)或其他金屬矽化物。金屬矽化物110可定位於另一電極108及FE材料106上。金屬矽化物材料110可防止另一電極108在半導體裝置結構100之製造期間劣化，諸如氧化。
在一項實施例中，電極104由呈主要(111)結晶定向之TiN形成， FE材料106係呈主要(200)結晶定向之矽酸鉿，另一電極材料106由TiN形成，且金屬矽化物材料110係矽化鎢。
因此，本發明描述一FE記憶體單元，其包括包含在一基板上之呈一主要(111)結晶定向之氮化鈦之一電極。一鐵電材料在電極上且另一電極材料在鐵電材料上。
為形成半導體裝置結構100，可藉由適當選擇電極材料及形成條件來將展現所要主要結晶定向之電極104形成於基板102上。舉例而言，電極104可藉由在基板102上沈積(111)結晶定向氮化鈦而形成。在一項實施例中，電極104之(111)結晶定向氮化鈦藉由使用一有機金屬ALD前驅體憑藉ALD沈積氮化鈦而形成。有機金屬ALD前驅體可包含(但不限於)四-二甲氨基鈦(TDMAT)。然而，可使用其他有機金屬ALD前驅體。在技術中已知用於形成TiN之ALD技術，因此未在本文中詳細描述。由於有機金屬ALD前驅體無氯，故所得TiN具有一低氯含量，此減少屏蔽且導致電極104中之均勻電場。電極104可(諸如)以自約20Å至約200Å、自約50Å至約130Å或自約40Å至約70Å變化之一厚度形成為一連續材料。在一項實施例中，電極104厚度係約60Å。
雖然在本文中描述使用一特定ALD前驅體自TiN形成電極104之一ALD方法，但可使用形成電極104之其他方法，只要所得電極104具有所要主要結晶定向(即，呈主要(111)結晶定向之TiN)即可。舉例而言，具有所要主要結晶定向之電極104可替代性藉由使用TiAlN沈積氮化鈦或藉由使用一四氯化鈦(TiCl4)前驅體及氨(NH3)沈積氮化鈦而形成。此等其他技術之程序條件可經選擇，使得電極104之TiN形成為呈主要(111)結晶定向。
FE材料106之鉿基材料可形成於電極104上。如先前描述，鉿基材料可包含具有摻雜物之氧化鉿材料。鉿基材料可藉由習知技術形 成，諸如未在本文中詳細描述之濺鍍、ALD、CVD、PECVD或MOCVD。由於金屬氧化物材料不形成為鐵電的，故金屬氧化物材料中之摻雜物之莫耳濃度可經調適以提供具有鐵電性質之金屬氧化物材料。可藉由適當選擇所使用之金屬前驅體、氧前驅體及摻雜物前驅體之相對比率且藉由改變所執行之循環之數目而控制金屬氧化物材料中之摻雜物之莫耳濃度。鉿基材料在其初始形成狀態中可為一非結晶材料。
另一電極108之電極材料可形成於FE材料106之鉿基材料上。另一電極108之電極材料可藉由習知技術(其等未在本文中詳細描述)形成。在其中另一電極108之電極材料係TiN之一項實施例中，TiN可藉由使用TiCl4及NH3之一習知循序流沈積(SFD)程序形成。若電極104及另一電極108皆由TiN形成，則另一電極108之TiN可具有相同於或不同於電極104之一結晶定向。電極104、FE材料106之鉿基材料及另一電極108可形成一金屬絕緣體金屬(MIM)堆疊112。在另一電極108之形成期間，FE材料106之鉿基材料可保持於其非結晶狀態。
在形成FE材料106之鉿基材料及另一電極108之後，MIM堆疊112可經受一退火程序以使鉿基材料結晶為其所要結晶定向。可基於鉿基材料之組合物及電極104、108之厚度判定退火條件。鉿基材料之結晶溫度可為鉿基材料中存在之摻雜量之一函數。在相對較高摻雜濃度下，鉿基材料之結晶溫度可高於具有一較低摻雜量之鉿基材料之結晶溫度。鉿基材料之結晶溫度之範圍可為自約800℃至約1000℃。藉由適當形成具有所要主要結晶定向之電極104且在退火之後，鉿基材料可結晶為其所要結晶定向。藉由實例，若電極104由(111)結晶定向TiN形成且FE材料106之鉿基材料由具有4.7mol%矽之矽酸鉿形成，則在退火之後，FE材料106具有呈一主要(200)結晶定向之一斜方晶體結構。電極104之(111)結晶定向氮化鈦可提供用作用於形成用作FE材料 106之矽酸鉿之主要(200)結晶定向之一模板之一光滑表面。若除矽酸鉿以外之一材料用作FE材料106之鉿基材料，則在退火程序之後，FE材料106可具有一斜方晶體結構。然而，取決於使用之鉿基材料，FE材料106之所得主要結晶定向可為除(200)結晶定向以外之一結晶定向。
可藉由習知製造技術(其等未在本文中詳細描述)執行形成包含本發明之半導體裝置結構100之一FERAM之額外程序動作。
因此，本發明亦包含形成一鐵電記憶體單元之一方法。該方法包括形成展現一所要主要結晶定向之一電極材料。一鉿基材料形成於該電極材料上且該鉿基材料經結晶以引發具有一所要結晶定向之一鐵電材料之形成。
本發明包含形成一鐵電記憶體單元之另一方法。該方法包括形成包括呈一主要(111)結晶定向之氮化鈦之一電極材料。一非結晶矽酸鉿材料形成於電極材料上。另一電極材料形成於非結晶矽酸鉿材料上且非結晶矽酸鉿材料經結晶以引發一主要(200)結晶定向之形成。
在使用及操作期間，本發明之半導體裝置結構100可展現改良單元效能。其中FE材料106在具有所要主要結晶定向之電極104上具有所要結晶定向之半導體裝置結構100展現本質上改良之鐵電性質，諸如改良循環、改良資料保持、較低鐵電矯頑磁性(Ec)及較低電場飽和度。
在不受任何理論約束之情況下，據信，藉由形成具有所要主要結晶定向之電極104，可形成鐵電材料106之鉿基材料之所要結晶定向。藉由形成具有所要結晶定向之鐵電材料106，鐵電材料106之偶極機制可定向為垂直於電極104、108。舉例而言，據信，TiN之主要(111)結晶定向相較於TiN之任何其他結晶定向更光滑。據信，TiN之主要(111)結晶定向用作其上可形成諸如HfSiOx之鐵電材料之鉿基材料 之(200)結晶定向之一光滑模板。在具有由主要(111)結晶定向之TiN形成之電極104及由呈(200)結晶定向之HfSiOx形成之FE材料106之一FERAM單元中，鐵電材料106之偶極定向為垂直於電極104、108。因此，FERAM單元可被容易地極化且沿著其c軸操作。
以下實例用於更詳細解釋本發明之實施例。此等實施例不應解釋為關於本發明之範疇係詳盡性或排他性的。
實例 實例1
藉由使用TiCl4及NH3之一習知循序流沈積(SFD)程序形成一150Å氮化鈦層。藉由使用TDMAT作為ALD前驅體之一ALD程序形成另一150Å氮化鈦層。藉由掠入射x射線繞射(GIXRD)分析判定TiN材料之晶體結構及結晶定向。兩種TiN材料之晶體結構皆係多晶立方的。然而，兩種材料具有不同結晶定向。如在圖2中展示，藉由ALD程序形成之TiN在(200)及(220)結晶定向下具有帶有較小峰值之一主要(111)結晶定向，而藉由SFD程序形成之TiN在(111)及(220)結晶定向下具有帶有較小峰值之一主要(200)結晶定向。在藉由SFD程序形成之TiN中，(200)結晶定向平行於或接近平行於基板之表面，而在藉由ALD程序形成之TiN中，(111)結晶定向平行於或接近平行於基板之表面。
兩種氮化鈦材料之粗糙度亦不同。藉由習知原子力顯微鏡(AFM)技術量測材料之粗糙度。如在圖3及圖4中展示，藉由ALD程序形成之TiN相較於藉由SFD程序形成之TiN顯著地更光滑。藉由ALD程序形成之TiN具有4.0A之一均方根(RMS)，而藉由SFD程序形成之TiN具有11.1A之一RMS。
實例2
製備包含藉由不同技術形成之TiN材料之測試晶圓。對照晶圓包含一多晶矽基板、在基板上之一50Å TiN材料(一底電極)、在底電極 之TiN材料上之一100Å HfSiOx材料、在HfSiOx材料上之一100Å TiN材料(一頂電極)及在頂電極之TiN材料上之一600Å WSiX。底電極之TiN具有一主要(200)結晶定向。HfSiOx材料包含4.7mol%矽。藉由使用TiCl4及NH3之一習知循序流沈積(SFD)程序形成底電極及頂電極之TiN。對照晶圓在本文中及圖式中被稱為晶圓5。
在樣本晶圓中，底電極之TiN材料藉由使用TDMAT作為ALD前驅體之一ALD程序形成至60Å或125Å。具有底電極之125Å TiN材料之樣本晶圓在本文中及圖式中被稱為晶圓5且底電極之60Å TiN材料在本文中及圖式中被稱為晶圓18。底電極之TiN具有一主要(111)結晶定向。樣本晶圓包含一多晶矽基板、在底電極之TiN材料上之一100Å HfSiOx材料(包含4.7mol%矽)、在HfSiOx材料上之一100Å TiN材料(一頂電極)及在頂電極之TiN材料上之一600Å WSiX。藉由一習知SFD程序形成頂電極之100Å TiN材料。
包含如上文描述之材料之堆疊112之對照晶圓及樣本晶圓在1000℃下經受一退火。在退火之後，藉由ALD程序(晶圓18)形成之TiN材料上之HfSiOx材料展現一斜方晶體結構及一主要(200)結晶定向(如在圖5中展示)。相反地，藉由SFD程序(晶圓5)形成之TiN材料上之HfSiOx材料展現一主要(111)結晶定向。
亦判定對照晶圓及樣本晶圓之效能。藉由一習知正上負下(PUND)脈衝技術以100個循環評估資料保持特性。如在圖6中展示，相較於對照晶圓(晶圓5)之Ecc(2.8V)，晶圓18具有1.6V之一較低鐵電矯頑磁性。較低Ec暗示操作包含晶圓18之一裝置所需之電壓將小於用於晶圓5之電壓，且包含晶圓18之一裝置可以低於晶圓5之電壓操作。因此，晶圓18表現出具有較低Ec及較低電場飽和度之一更健康鐵電/PUND磁滯行為。
圖7係作為循環數目之一函數之中值2Pr之一曲線圖，其中階段1 係初始詢訊狀態，階段2係壽命狀態，且階段3係降級狀態。如在圖7中展示，相較於晶圓5(對照晶圓)，晶圓18在降級之前展現延長之循環。晶圓5在約1x105個循環處展示極化疲勞，而晶圓18在降級出現之前展示幾乎大1.5個數量級(3x106循環)之一改良。另外，晶圓18具有約12uC/sq cm之一平均2Pr平穩狀態，其相較於具有約9uC/sq cm之一平均2Pr平穩狀態之晶圓5係30%之記憶體窗/感測裕度改良。晶圓18亦展示初始循環之一改良，如藉由擬合在階段1期間量測之資料之一線(未展示)之較低斜率所證明。晶圓18之初始循環(即，階段1)相較於晶圓5之初始循環更穩定，此暗示晶圓18之FE材料之偶極正確定向至電極之偶極且所得裝置能夠快速開始寫入。相反地，晶圓5需要額外時間以供其FE材料之偶極其電極之偶極正確對準，此藉由階段1中之線之陡峭斜率指示。因此，晶圓18展現改良初始循環、一較大2Pr及降級出現之前之一改良延長循環。
此等結果展示晶圓18(具有斜方HfSiOx晶體結構及在主要(111)結晶定向TiN上之一主要(200)結晶定向)相較於對照晶圓具有本質上改良之鐵電性質，諸如改良2Pr值、改良循環、改良Ec及較低電場飽和度。
雖然本發明可具有各種修改及替代形式，但已在圖式中藉由實例展示且已在本文中詳細描述特定實施例。然而，本發明不旨在限於所揭示之特定形式。實情係，本發明將涵蓋歸屬於藉由以下隨附申請專利範圍及其等合法等效物界定之本發明之範疇內之所有修改、等效物及替代方案。
100‧‧‧半導體裝置結構/結晶定向
102‧‧‧基板
104‧‧‧電極
106‧‧‧鐵電(FE)材料
108‧‧‧電極
110‧‧‧金屬矽化物材料
112‧‧‧金屬絕緣體金屬(MIM)堆疊/堆疊

Claims (17)

  1. 一種形成一鐵電記憶體單元之方法，其包括：形成包含呈一主要(111)結晶定向之氮化鈦之一電極材料；在該電極材料上形成一鉿基材料；及使該鉿基材料結晶以引發具有一所要結晶定向之一鐵電材料之形成。
  2. 如請求項1之方法，其中形成包含呈一主要(111)結晶定向之氮化鈦之一電極材料包括：使用一有機金屬前驅體形成呈該主要(111)結晶定向之該氮化鈦。
  3. 如請求項1之方法，其中形成包含呈一主要(111)結晶定向之氮化鈦之一電極材料包括：藉由原子層沈積形成呈該主要(111)結晶定向之該氮化鈦。
  4. 如請求項1之方法，其中形成呈一主要(111)結晶定向之氮化鈦包括：使用四氯化鈦及氨形成呈該主要(111)結晶定向之該氮化鈦。
  5. 如請求項1之方法，其中使該鉿基材料結晶包括：在呈該主要(111)結晶定向之該氮化鈦上形成斜方矽酸鉿。
  6. 如請求項1之方法，其中使該鉿基材料結晶包括：在呈該主要(111)結晶定向之該氮化鈦上形成呈一主要(200)結晶定向之矽酸鉿。
  7. 如請求項1之方法，其中在該電極材料上形成一鉿基材料包括：在該電極材料上形成一非結晶鉿基材料。
  8. 如請求項1之方法，其中在該電極材料上形成一鉿基材料包括：在該電極材料上形成矽酸鉿、鋁酸鉿、鋯酸鉿、摻雜鍶之氧化鉿、摻雜鎂之氧化鉿、摻雜釓之氧化鉿、摻雜釔之氧化鉿或其等之組合。
  9. 如請求項1之方法，其中在該電極材料上形成一鉿基材料包括：在該電極材料上形成一非結晶矽酸鉿材料。
  10. 如請求項1之方法，其進一步包括在該鐵電材料上形成另一電極材料。
  11. 如請求項1之方法，其中使該鉿基材料結晶包括：將該鉿基材料曝露至大於約800℃之一溫度。
  12. 一種半導體裝置結構，其包括：一電極，其包括在一基板上之呈一主要(111)結晶定向之氮化鈦；包含一鉿基材料之一鐵電材料，其在該電極上；及另一電極，其在該鐵電材料上。
  13. 如請求項12之半導體裝置結構，其中該鐵電材料包括矽酸鉿、鋁酸鉿、鋯酸鉿、摻雜鍶之氧化鉿、摻雜鎂之氧化鉿、摻雜釓之氧化鉿、摻雜釔之氧化鉿或其等之組合。
  14. 如請求項12之半導體裝置結構，其中該鐵電材料包括包含自約4.4mol%至約5.6mol%矽之矽酸鉿。
  15. 如請求項12之半導體裝置結構，其中該鐵電材料包括一結晶的、摻雜氧化鉿之材料。
  16. 如請求項12之半導體裝置結構，其中該鐵電材料包括包含一主要(200)結晶定向之矽酸鉿。
  17. 如請求項12之半導體裝置結構，其進一步包括在該另一電極上之一金屬矽化物材料。
TW103131228A 2013-09-13 2014-09-10 形成鐵電記憶體單元之方法及相關之半導體裝置結構 TWI536625B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/026,883 US9231206B2 (en) 2013-09-13 2013-09-13 Methods of forming a ferroelectric memory cell

Publications (2)

Publication Number Publication Date
TW201528570A TW201528570A (zh) 2015-07-16
TWI536625B true TWI536625B (zh) 2016-06-01

Family

ID=52666158

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131228A TWI536625B (zh) 2013-09-13 2014-09-10 形成鐵電記憶體單元之方法及相關之半導體裝置結構

Country Status (7)

Country Link
US (6) US9231206B2 (zh)
EP (1) EP3044808B1 (zh)
JP (1) JP6181314B2 (zh)
KR (1) KR101787298B1 (zh)
CN (2) CN110085590A (zh)
TW (1) TWI536625B (zh)
WO (1) WO2015038332A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737246B (zh) * 2019-12-06 2021-08-21 財團法人工業技術研究院 鐵電記憶體

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US11052175B2 (en) 2015-08-19 2021-07-06 Musculoskeletal Transplant Foundation Cartilage-derived implants and methods of making and using same
US9460770B1 (en) * 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10153155B2 (en) 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
CN105609503A (zh) * 2016-01-25 2016-05-25 中国科学院微电子研究所 存储单元、存储器件及电子设备
US10249756B2 (en) 2016-11-29 2019-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including memory and logic circuit having FETs with ferroelectric layer and manufacturing methods thereof
KR20180097378A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US10923501B2 (en) 2017-02-23 2021-02-16 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
US9966425B1 (en) * 2017-02-28 2018-05-08 United Microelectronics Corp. Method for fabricating a MIM capacitor
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
JP6887307B2 (ja) 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107134487B (zh) * 2017-06-06 2020-07-14 湘潭大学 一种基于氧化铪的铁电栅结构及其制备工艺
US20190057860A1 (en) * 2017-08-18 2019-02-21 Lam Research Corporation Methods for improving performance in hafnium oxide-based ferroelectric material using plasma and/or thermal treatment
JP6597740B2 (ja) * 2017-08-30 2019-10-30 東京エレクトロン株式会社 成膜方法及び成膜装置
US11107919B2 (en) 2017-08-31 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including ferroelectric layer having columnar-shaped crystals
US10741678B2 (en) * 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10784362B2 (en) * 2017-10-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
DE102018105953B4 (de) 2017-10-30 2023-09-21 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiter-bauelement und verfahren zu dessen herstellung
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
CN107910441A (zh) * 2017-11-29 2018-04-13 中国地质大学（武汉） 200取向TiN电极及其在制备阻变式存储器上的应用
CN111937118A (zh) 2018-04-02 2020-11-13 朗姆研究公司 基于氧化铪的铁电材料的覆盖层
TWI815891B (zh) * 2018-06-21 2023-09-21 美商應用材料股份有限公司 薄膜及沉積薄膜的方法
US20210296579A1 (en) * 2018-08-02 2021-09-23 Institute of Microelectronics, Chinese Academy of Sciences Resistive random access memory and method for preparing the same
CN109065712A (zh) * 2018-08-02 2018-12-21 中国科学院微电子研究所 阻变存储器及其制备方法
JP7061752B2 (ja) * 2018-08-31 2022-05-02 Tdk株式会社 強誘電性薄膜、強誘電性薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
KR102246261B1 (ko) * 2019-02-26 2021-04-28 삼성에스디아이 주식회사 반도체 메모리 소자용 커패시터 및 이의 제조 방법
US10825834B1 (en) 2019-05-10 2020-11-03 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
US11515330B2 (en) * 2019-05-10 2022-11-29 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
JP2021048214A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 記憶装置
KR20210047592A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 전자 소자 및 그 제조방법
KR20210047591A (ko) * 2019-10-22 2021-04-30 삼성전자주식회사 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
KR20220004433A (ko) * 2020-07-03 2022-01-11 삼성전자주식회사 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자
CN111755447B (zh) * 2020-07-13 2023-05-12 湘潭大学 一种基于多逻辑态的高密度铁电存储单元及其调控方法
CN112271255B (zh) * 2020-10-23 2023-06-09 湘潭大学 一种铁电电容器和存储单元及其制备方法
WO2022083898A1 (en) * 2021-03-26 2022-04-28 Ferroelectric Memory Gmbh Capacitive memory structure, memory cell, electronic device, and methods thereof
CN113437049B (zh) * 2021-06-21 2022-10-11 复旦大学 一种铪基铁电存储器及其制备方法
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63301558A (ja) 1987-01-28 1988-12-08 Toshiba Corp 半導体集積回路装置
US5087593A (en) * 1990-12-10 1992-02-11 Ford Motor Company Preparation of titanium nitride from organometallic precursors
US5242860A (en) 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
US5767543A (en) * 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure
JP3077905B1 (ja) 1999-07-21 2000-08-21 パラマウントベッド株式会社 ギャッチ機能を有するベッド
JP2001135798A (ja) * 1999-11-10 2001-05-18 Nec Corp 強誘電体メモリおよび強誘電体メモリ製造方法
JP4445091B2 (ja) * 2000-04-07 2010-04-07 康夫 垂井 強誘電体記憶素子
KR100423906B1 (ko) 2001-08-08 2004-03-22 삼성전자주식회사 강유전성 메모리 장치 및 그 제조방법
US6728093B2 (en) 2002-07-03 2004-04-27 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
US6853535B2 (en) * 2002-07-03 2005-02-08 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
JP4586956B2 (ja) * 2002-12-24 2010-11-24 セイコーエプソン株式会社 電極膜の製造方法
JP4785180B2 (ja) * 2004-09-10 2011-10-05 富士通セミコンダクター株式会社 強誘電体メモリ、多値データ記録方法、および多値データ読出し方法
KR100688521B1 (ko) * 2005-01-18 2007-03-02 삼성전자주식회사 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법
KR100718267B1 (ko) * 2005-03-23 2007-05-14 삼성전자주식회사 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
US20130043452A1 (en) 2011-08-15 2013-02-21 Unity Semiconductor Corporation Structures And Methods For Facilitating Enhanced Cycling Endurance Of Memory Accesses To Re-Writable Non Volatile Two Terminal Memory Elements
JP4831562B2 (ja) * 2005-06-23 2011-12-07 富士通株式会社 強誘電体メモリ装置
JP5010121B2 (ja) 2005-08-17 2012-08-29 セイコーエプソン株式会社 半導体装置の製造方法
JP4778765B2 (ja) * 2005-10-07 2011-09-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100655139B1 (ko) * 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
JP4797717B2 (ja) 2006-03-14 2011-10-19 セイコーエプソン株式会社 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4600322B2 (ja) 2006-03-14 2010-12-15 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4605056B2 (ja) * 2006-03-14 2011-01-05 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) * 2006-04-17 2008-07-23 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4164700B2 (ja) * 2006-05-24 2008-10-15 セイコーエプソン株式会社 強誘電体メモリおよびその製造方法
US7768050B2 (en) 2006-07-07 2010-08-03 The Trustees Of The University Of Pennsylvania Ferroelectric thin films
JP2008078390A (ja) * 2006-09-21 2008-04-03 Fujitsu Ltd 半導体装置およびその製造方法
JP4320679B2 (ja) 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
WO2008114423A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
US7709359B2 (en) * 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
US7960216B2 (en) * 2008-05-10 2011-06-14 Intermolecular, Inc. Confinement techniques for non-volatile resistive-switching memories
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
JP4647682B2 (ja) * 2008-11-12 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
JP5509419B2 (ja) * 2009-07-24 2014-06-04 株式会社ユーテック 強誘電体膜、電子部品及び強誘電体膜の製造方法
KR101347233B1 (ko) * 2009-10-27 2014-01-07 캐논 아네르바 가부시키가이샤 비휘발성 기억 소자 및 이의 제조 방법
CN101789260B (zh) * 2010-01-19 2013-03-20 湘潭大学 一种铁电存储器用外延应变铁电薄膜及调控其应变的方法
TW201128767A (en) 2010-02-09 2011-08-16 Univ Ming Chi Technology Ferroelectric memory having thermal oxide layer and manufacturing method thereof
KR101647384B1 (ko) * 2010-03-16 2016-08-24 삼성전자주식회사 반도체 소자
JP5390715B2 (ja) * 2010-12-01 2014-01-15 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP5613910B2 (ja) * 2011-05-17 2014-10-29 三菱マテリアル株式会社 Ｐｚｔ強誘電体薄膜の製造方法
JP2013026554A (ja) * 2011-07-25 2013-02-04 Elpida Memory Inc 半導体装置の製造方法
JP5788274B2 (ja) * 2011-09-14 2015-09-30 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
US9053802B2 (en) * 2013-06-04 2015-06-09 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
JP6121819B2 (ja) 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737246B (zh) * 2019-12-06 2021-08-21 財團法人工業技術研究院 鐵電記憶體

Also Published As

Publication number Publication date
EP3044808A1 (en) 2016-07-20
US9231206B2 (en) 2016-01-05
CN110085590A (zh) 2019-08-02
TW201528570A (zh) 2015-07-16
JP6181314B2 (ja) 2017-08-16
CN105556658A (zh) 2016-05-04
KR101787298B1 (ko) 2017-10-18
US10403630B2 (en) 2019-09-03
US9698343B2 (en) 2017-07-04
JP2016534575A (ja) 2016-11-04
US20150076437A1 (en) 2015-03-19
US20170186757A1 (en) 2017-06-29
US11043502B2 (en) 2021-06-22
US20190386015A1 (en) 2019-12-19
US20210313339A1 (en) 2021-10-07
WO2015038332A1 (en) 2015-03-19
EP3044808B1 (en) 2022-02-23
US10062703B2 (en) 2018-08-28
US20160064655A1 (en) 2016-03-03
KR20160041985A (ko) 2016-04-18
US20180350824A1 (en) 2018-12-06
CN105556658B (zh) 2018-12-14
EP3044808A4 (en) 2017-04-19

Similar Documents

Publication Publication Date Title
TWI536625B (zh) 形成鐵電記憶體單元之方法及相關之半導體裝置結構
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
CN111295735B (zh) 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件
US9053802B2 (en) Ferroelectric memory cell for an integrated circuit
US20180350940A1 (en) Ferroelectric memory device
US11968841B2 (en) Ferroelectric device based on hafnium zirconate and method of fabricating the same
US20210083121A1 (en) Electronic device and method of manufacturing the same
US20230200078A1 (en) Ferroelectric Device
US20230301114A1 (en) Ferroelectric devices and methods of forming the same
KR20230041520A (ko) 강유전체, 및 이를 포함하는 전자 소자