CN110085590A - 形成铁电存储器单元的方法及相关半导体装置结构 - Google Patents

形成铁电存储器单元的方法及相关半导体装置结构 Download PDF

Info

Publication number
CN110085590A
CN110085590A CN201811385901.1A CN201811385901A CN110085590A CN 110085590 A CN110085590 A CN 110085590A CN 201811385901 A CN201811385901 A CN 201811385901A CN 110085590 A CN110085590 A CN 110085590A
Authority
CN
China
Prior art keywords
hafnium
sill
titanium nitride
crystalline orientation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811385901.1A
Other languages
English (en)
Inventor
陶谦
马修·N·洛克莱
贝丝·R·曲克
D·V·尼马尔·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110085590A publication Critical patent/CN110085590A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示一种形成铁电存储器单元的方法及相关半导体装置结构。所述方法包括形成展现所要主要结晶取向的电极材料。在所述电极材料之上形成铪基材料且所述铪基材料经结晶以引发具有所要结晶取向的铁电材料的形成。本发明也描述额外方法，以及包含铁电材料的半导体装置结构。

Description

形成铁电存储器单元的方法及相关半导体装置结构
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2014年8月27日、申请号为201480049629.3、发明名称为“形成铁电存储器单元的方法及相关半导体装置结构”的发明专利申请案。
优先权主张
本申请案主张2013年9月13日申请的题为“形成铁电存储器单元的方法及相关半导体装置结构(METHODS OF FORMING A FERROELECTRIC MEMORY CELL AND RELATEDSEMICONDUCTOR DEVICE STRUCTURES)”的第14/026,883号美国专利申请案的申请日期的权益。
技术领域
本发明的实施例涉及半导体装置设计及制造领域。更特定来说，本发明的实施例涉及在电极材料上形成包含铁电(FE)材料的FE存储器单元的方法，且涉及相关半导体装置结构。
背景技术
已研究锆钛酸铅(PZT)作为在非易失性数据存储装置(例如FE随机存取存储器(FERAM))中使用的FE材料。然而，PZT并不与常规半导体处理技术兼容且由于PZT在较低厚度下失去其FE性质而不可缩放，且因此具有集成问题。
硅酸铪(HfSiOx)是高k电介质材料且已被研究作为PZT的替代性铁电材料。硅酸铪是多晶型的且可形成为单斜、正方、立方或斜方晶体结构，其中晶体结构中的每一者具有多个可能结晶取向，例如(111)或(200)结晶取向。硅酸铪常规地经形成而具有作为主要的所形成结晶取向的(111)结晶取向。
氮化钛是多晶型材料且可形成许多晶体结构，其中每一晶体结构具有多个可能结晶取向，例如(001)、(002)、(100)、(110)、(111)或(200)结晶取向。氮化钛常规地形成为立方相且具有多个结晶取向，其中(200)结晶取向通常是主要的所形成结晶取向。
可期望具有形成硅酸铪或其它FE材料的改进方法，使得可实现铁电材料的所要结晶取向。
发明内容
一方面，本申请实施例提供了一种半导体装置，其包括：与铁电材料相邻的呈主要(111)结晶取向的氮化钛，所述铁电材料包括呈主要(200)结晶取向的铪基材料；及与所述铁电材料相邻的电极材料。
另一方面，本申请实施例提供了一种形成铁电存储器单元的方法，其包括：形成呈主要(111)结晶取向的氮化钛材料；在所述氮化钛材料之上形成铪基材料；及使所述铪基材料结晶以引发所述铪基材料的主要(200)结晶取向的形成。
附图说明
图1是根据本发明的实施例的半导体装置结构的局部横截面视图；
图2展示如通过掠入射x射线衍射(GIXRD)测量的由原子层沉积(ALD)工艺形成的TiN及由常规循序流沉积(SFD)工艺形成的TiN的结晶取向；
图3及4是展示与通过SFD工艺形成的TiN的粗糙度相比的通过ALD工艺形成的TiN的粗糙度的显微图；
图5展示如通过GIXRD测量的测试晶片及对照晶片的硅酸铪的结晶取向；
图6是测试晶片及对照晶片的以100个循环实施的正上负下(PUND)电滞；及
图7是测试晶片及对照晶片的根据循环数目而变化的中值2Pr(剩余极化强度，其是在E＝0处的正极化及负极化的量值的总和)的曲线图。
具体实施方式
本发明揭示形成铁电存储器单元的方法，以及包含铁电材料及电极材料的相关半导体装置结构。可以所要结晶取向使铁电材料结晶。可通过形成呈所要结晶取向的电极材料、在电极材料之上形成铪基材料且使铪基材料结晶以产生铁电材料来实现铁电材料的所要结晶取向。因此，电极材料可用作模板以引发铁电材料的所要结晶取向的形成。
以下描述提供特定细节(例如材料类型、材料厚度及处理条件)，以便提供对本发明的实施例的详尽描述。然而，所属领域的一般技术人员将理解，可在不运用这些特定细节的情况下实践本发明的实施例。实际上，可结合在行业中运用的常规制造技术实践本发明的实施例。另外，在本文中提供的描述并不形成用于形成半导体装置结构的完整工艺流程，且在下文中描述的半导体装置结构中的每一者并不形成完整半导体装置。在下文中仅详细描述理解本发明的实施例所必需的那些工艺动作及结构。可通过常规制造技术执行形成完整半导体装置的额外动作。还应注意，随附本申请案的任何图式仅出于说明目的，且因此并不按比例绘制。另外，图式之间共有的元件可保持相同数字标示。
如在本文中所使用，单数形式“一”及“所述”希望同样包含复数形式，除非在上下文中另外明确指示。
如在本文中所使用，例如“第一”、“第二”、“顶部”、“底部”、“上”、“下”、“在……之上”、“在……之下”等等的相关术语用于清楚且方便地理解本发明及随附图式，且并不暗含或取决于任何特定偏好、取向或次序，除非在上下文中明确另外指示。
如在本文中所使用，术语“衬底”意味且包含其上形成例如在半导体装置结构内的组件的组件的基座材料或构造。衬底可为半导体衬底、支撑结构上的基底半导体材料、金属电极或具有形成于其上的一或多个材料、结构或区域的半导体衬底。衬底可为常规硅衬底或包含半导体材料的其它块状衬底。如在本文中所使用，术语“块状衬底”不仅意味且包含硅晶片，且还意味且包含绝缘体上硅(“SOI”)衬底(例如蓝宝石上硅(“SOS”)衬底或玻璃上硅(“SOG”)衬底)、在基底半导体基座上的硅外延层或其它半导体或光电材料(例如锗化硅(Si1-xGex，其中x是(例如)介于0.2与0.8之间的摩尔分数)、锗(Ge)、砷化镓(GaAs)、氮化镓(GaN)或磷化铟(InP)以及其它)。此外，当在以下描述中提到“衬底”时，可能已利用先前工艺阶段在基底半导体结构或基座中或上形成材料、区域或接面。
如在本文中所使用，术语“铁电”意味且包含具有在存在电场的情况下可反向的自发电极化(电偶极子)的材料。
如在本文中所使用，关于材料的结晶取向的术语“主要”意味且包含以相对大于任何其它结晶取向的量展现特定结晶取向的材料。通过非限制性实例的方式，“主要(111)结晶取向”意味材料以大于任何其它结晶取向的量展现(111)结晶取向。
如在本文中所使用，术语“硅酸铪”意味且包含包括铪、硅及氧原子的材料。为方便起见，材料的组成可缩写为“HfSiOx”，其并不指示铪、硅及氧原子的化学计量。
如在本文中所使用，术语“铝酸铪”意味且包含包括铪、铝及氧原子的材料。为方便起见，材料的组成可缩写为“HfAlOx”，其并不指示铪、铝及氧原子的化学计量。
如在本文中所使用，术语“锆酸铪”意味且包含包括铪、锆及氧原子的材料。为方便起见，材料的组成可缩写为“HfZrOx”，其并不指示铪、锆及氧原子的化学计量。
如在本文中所使用，术语“掺杂锶的氧化铪”意味且包含包括铪、锶及氧原子的材料。为方便起见，材料的组成可缩写为“HfSrOx”，其并不指示铪、锶及氧原子的化学计量。
如在本文中所使用，术语“掺杂镁的氧化铪”意味且包含包括铪、镁及氧原子的材料。为方便起见，材料的组成可缩写为“HfMgOx”，其并不指示铪、镁及氧原子的化学计量。
如在本文中所使用，术语“掺杂钆的氧化铪”意味且包含包括铪、钆及氧原子的材料。为方便起见，材料的组成可缩写为“HfGdOx”，其并不指示铪、钆及氧原子的化学计量。
如在本文中所使用，术语“掺杂钇的氧化铪”意味且包含包括铪、钇及氧原子的材料。为方便起见，材料的组成可缩写为“HfYOx”，其并不指示铪、钇及氧原子的化学计量。
图1说明半导体装置结构100，其具有衬底102、衬底102之上的电极104、电极104之上的FE材料106、FE材料106之上的另一电极108及另一电极108之上的金属硅化物材料110。电极104可由具有所要主要结晶取向(例如主要(111)结晶取向)的结晶材料(例如氮化钛)形成。因此，如果电极材料是氮化钛，则电极材料可包含比氮化钛的其它结晶取向(即，(001)、(002)、(100)、(110)、(200)、(311)、(331)、(420)、(422)或(511)结晶取向)更大量的氮化钛的(111)结晶取向。虽然本文中的实例描述电极104由TiN形成，但只要电极104的材料具有经配置以产生FE材料106的所要结晶取向的所要结晶取向，就可使用其它材料。
半导体装置结构100可被配置为FERAM的存储器单元。存储器单元可(例如)排列成1个晶体管/1个电容器(1T/1C)配置。然而，也可使用存储器单元的其它配置。可通过常规制造技术(其未在本文中详细描述)执行形成包含图1的半导体装置结构100的完整FERAM的额外动作。
FE材料106可为包含掺杂物的金属氧化物材料，例如铪基材料。铪基材料经结晶以形成FE材料106。为简明及方便起见，术语“铪基材料”在本文中用于指代在材料结晶之前的材料，且术语“FE材料”用于指代在材料结晶之后的材料。FE材料106可为其中并入有掺杂物的氧化铪。掺杂物可为例如硅、铝、锆、镁、锶、钆、钇的元素、其它稀土元素或其组合。铁电材料的实例包含(但不限于)硅酸铪(HfSiOx)、铝酸铪(HfAlOx)、锆酸铪(HfZrOx)、掺杂锶的氧化铪(HfSrOx)、掺杂镁的氧化铪(HfMgOx)、掺杂钆的氧化铪(HfGdOx)、掺杂钇的氧化铪(HfYOx)或组合。虽然氧化铪并不展现铁电性质，但呈结晶形式且包含上述掺杂物中的一者的氧化铪可为铁电的。呈结晶形式且按正确组成包含上述掺杂物中的一者的氧化铪是铁电的。FE材料106可包含从0.1mol％到约70mol％的掺杂物。如果FE材料106是HfSiOx，FE材料106就可为包含从约4mol％到约6mol％硅(例如从约4.4mol％到约5.6mol％硅)的氧化铪。在一个实施例中，HfSiOx材料包含4.7mol％硅。如果FE材料106是HfAlOx，FE材料106就可为包含从约5mol％到约7mol％铝的氧化铪。如果FE材料106是HfYOx，FE材料106就可为包含从约2.5mol％到约5.5mol％钇的氧化铪。如果FE材料106是HfZrOx，FE材料106就可为包含从约40mol％到约70mol％锆的氧化铪。半导体装置结构100的FE材料106可呈结晶状态且具有所要结晶取向。
另一电极108可由呈结晶状态的氮化钛(TiN)形成。另一电极108的材料不限于特定结晶取向，且因此可由呈(001)、(002)、(100)、(110)、(111)或(200)结晶取向或其组合的结晶TiN形成。另一电极108可由具有与电极104相同或不同的主要结晶取向的氮化钛形成。虽然本文中的实例描述另一电极108由TiN形成，但也可使用其它常规材料。
金属硅化物材料110可为硅化钨(WSix)或其它金属硅化物。金属硅化物110可被定位于另一电极108及FE材料106之上。金属硅化物材料110可防止另一电极108在半导体装置结构100的制造期间劣化，例如氧化。
在一个实施例中，电极104由呈主要(111)结晶取向的TiN形成，FE材料106是呈主要(200)结晶取向的硅酸铪，另一电极材料106由TiN形成，且金属硅化物材料110是硅化钨。
因此，本发明描述一种FE存储器单元，其包括在衬底之上的包括呈主要(111)结晶取向的氮化钛的电极。铁电材料在电极之上且另一电极材料在铁电材料之上。
为了形成半导体装置结构100，可通过适当选择电极材料及形成条件来将展现所要主要结晶取向的电极104形成于衬底102上。例如，可通过在衬底102之上沉积(111)结晶取向氮化钛而形成电极104。在一个实施例中，通过使用有机金属ALD前驱物凭借ALD沉积氮化钛而形成电极104的(111)结晶取向氮化钛。有机金属ALD前驱物可包含(但不限于)四-二甲氨基钛(TDMAT)。然而，可使用其它有机金属ALD前驱物。在所属领域中已知用于形成TiN的ALD技术，且因此未在本文中进行详细描述。由于有机金属ALD前驱物无氯，所以所得TiN具有低氯含量，此减少屏蔽且导致电极104中的均匀电场。电极104可形成为(例如)在从约到约从约到约或从约到约的厚度范围内的连续材料。在一个实施例中，电极104厚度是约
虽然在本文中描述使用特定ALD前驱物从TiN形成电极104的ALD方法，但只要所得电极104具有所要主要结晶取向(即，呈主要(111)结晶取向的TiN)，就可使用形成电极104的其它方法。例如，可替代性地通过使用TiAlN沉积氮化钛或通过使用四氯化钛(TiCl4)前驱物及氨(NH3)沉积氮化钛而形成具有所要主要结晶取向的电极104。这些其它技术的处理条件可经选择使得电极104的TiN被形成为主要(111)结晶取向。
FE材料106的铪基材料可形成于电极104之上。如先前描述，铪基材料可包含具有掺杂物的氧化铪材料。可通过常规技术(例如未在本文中详细描述的溅镀、ALD、CVD、PECVD或MOCVD)形成铪基材料。由于金属氧化物材料并非在形成后就是铁电的，所以金属氧化物材料中的掺杂物的摩尔浓度可经特制以提供具有铁电性质的金属氧化物材料。可通过适当选择所使用的金属前驱物、氧前驱物及掺杂物前驱物的相对比率且通过改变所执行的循环数目而控制金属氧化物材料中的掺杂物的摩尔浓度。铪基材料在其初始、形成后原样的状态中可为非晶形材料。
另一电极108的电极材料可形成于FE材料106的铪基材料之上。可通过常规技术(未在本文中详细描述)形成另一电极108的电极材料。在另一电极108的电极材料是TiN的一个实施例中，可通过使用TiCl4及NH3的常规循序流沉积(SFD)工艺形成TiN。如果电极104及另一电极108两者都由TiN形成，则另一电极108的TiN可具有与电极104相同或不同的结晶取向。电极104、FE材料106的铪基材料及另一电极108可形成金属绝缘体金属(MIM)堆叠112。在另一电极108的形成期间，FE材料106的铪基材料可保持于其非晶形状态。
在形成FE材料106的铪基材料及另一电极108之后，MIM堆叠112可经受退火工艺以使铪基材料结晶为其所要结晶取向。可基于铪基材料的组成及电极104、108的厚度确定退火条件。铪基材料的结晶温度可为铪基材料中存在的掺杂物量的函数。在相对较高掺杂物浓度下，铪基材料的结晶温度可高于具有较低掺杂物量的铪基材料的结晶温度。铪基材料的结晶温度的范围可为从约800℃到约1000℃。通过适当形成具有所要主要结晶取向的电极104且在退火之后，铪基材料可结晶为其所要结晶取向。通过实例方式，如果电极104由(111)结晶取向TiN形成且FE材料106的铪基材料由具有4.7mol％硅的硅酸铪形成，则在退火之后，FE材料106就具有呈主要(200)结晶取向的斜方晶体结构。电极104的(111)结晶取向氮化钛可提供光滑表面，其充当用于形成用作FE材料106的硅酸铪的主要(200)结晶取向的模板。如果除硅酸铪以外的材料用作FE材料106的铪基材料，则在退火工艺之后，FE材料106就可具有斜方晶体结构。然而，取决于使用的铪基材料，FE材料106的所得主要结晶取向可为不同于(200)结晶取向的结晶取向。
可通过常规制造技术(其未在本文中详细描述)执行形成包含本发明的半导体装置结构100的FERAM的额外工艺动作。
因此，本发明也包含一种形成铁电存储器单元的方法。所述方法包括形成展现所要主要结晶取向的电极材料。铪基材料形成于所述电极材料之上且所述铪基材料经结晶以引发具有所要结晶取向的铁电材料的形成。
本发明包含形成铁电存储器单元的另一方法。所述方法包括形成包括呈主要(111)结晶取向的氮化钛的电极材料。非晶形硅酸铪材料形成于电极材料之上。另一电极材料形成于非晶形硅酸铪材料之上且非晶形硅酸铪材料经结晶以引发主要(200)结晶取向的形成。
在使用及操作期间，本发明的半导体装置结构100可展现改进的单元性能。其中FE材料106在具有所要主要结晶取向的电极104上具有所要结晶取向的半导体装置结构100展现本质上改进的铁电性质，例如改进的循环、改进的数据保持、较低铁电矫顽性(Ec)及较低电场饱和度。
在不受任何理论约束的情况下，人们相信，通过形成具有所要主要结晶取向的电极104，可形成铁电材料106的铪基材料的所要结晶取向。通过形成具有所要结晶取向的铁电材料106，铁电材料106的偶极子机制可垂直于电极104、108取向。举例来说，相信TiN的主要(111)结晶取向比TiN的任何其它结晶取向更光滑。相信TiN的主要(111)结晶取向充当光滑模板，其上可形成例如HfSiOx的铁电材料的铪基材料的(200)结晶取向。在具有由主要(111)结晶取向的TiN形成的电极104及由呈(200)结晶取向的HfSiOx形成的FE材料106的FERAM单元中，铁电材料106的偶极子垂直于电极104、108取向。因此，FERAM单元可被容易地沿着其c轴极化且操作。
以下实例用于更详细解释本发明的实施例。这些实例不应解释为关于本发明的范围是详尽或排他的。
实例
实例1
通过使用TiCl4及NH3的常规循序流沉积(SFD)工艺形成氮化钛层。通过使用TDMAT作为ALD前驱物的ALD工艺形成另一氮化钛层。通过掠入射x射线衍射(GIXRD)分析确定TiN材料的晶体结构及结晶取向。两种TiN材料的晶体结构都是多晶立方的。然而，两种材料具有不同的结晶取向。如在图2中展示，通过ALD工艺形成的TiN具有主要(111)结晶取向，同时在(200)及(220)结晶取向处具有较小峰值，而通过SFD工艺形成的TiN具有主要(200)结晶取向，同时在(111)及(220)结晶取向处具有次要峰值。在通过SFD工艺形成的TiN中，(200)结晶取向平行于或接近平行于衬底的表面，而在通过ALD工艺形成的TiN中，(111)结晶取向平行于或接近平行于衬底的表面。
两种氮化钛材料的粗糙度也不同。通过常规原子力显微镜(AFM)技术测量材料的粗糙度。如在图3及4中展示，通过ALD工艺形成的TiN比通过SFD工艺形成的TiN明显更光滑。通过ALD工艺形成的TiN具有4.0A的均方根(RMS)粗糙度，而通过SFD工艺形成的TiN具有11.1A的RMS。
实例2
准备包含通过不同技术形成的TiN材料的测试晶片。对照晶片包含多晶硅衬底、衬底之上的TiN材料(底部电极)、底部电极的TiN材料之上的HfSiOx材料、HfSiOx材料之上的TiN材料(顶部电极)及在顶部电极的TiN材料之上的WSiX。底部电极的TiN具有主要(200)结晶取向。HfSiOx材料包含4.7mol％硅。通过使用TiCl4及NH3的常规循序流沉积(SFD)工艺形成底部电极及顶部电极的TiN。对照晶片在本文中及图式中被称为晶片5。
在样本晶片中，通过使用TDMAT作为ALD前驱物的ALD工艺将底部电极的TiN材料形成至或具有底部电极的TiN材料的样本晶片在本文中及图式中被称为晶片5，且具有底部电极的TiN材料的样本晶片在本文中及图式中被称为晶片18。底部电极的TiN具有主要(111)结晶取向。样本晶片包含多晶硅衬底、底部电极的TiN材料之上的HfSiOx材料(包含4.7mol％硅)、HfSiOx材料之上的TiN材料(顶部电极)及顶部电极的TiN材料之上的WSiX。通过常规SFD工艺形成顶部电极的TiN材料。
包含如上文描述的材料的堆叠112的对照晶片及样本晶片在1000℃下经受退火。在退火之后，通过ALD工艺(晶片18)形成的TiN材料之上的HfSiOx材料展现斜方晶体结构及主要(200)结晶取向(如在图5中展示)。相反地，通过SFD工艺(晶片5)形成的TiN材料之上的HfSiOx材料展现主要(111)结晶取向。
也确定对照晶片及样本晶片的性能。通过常规正上负下(PUND)脉冲技术以100个循环评估数据保持特性。如在图6中展示，与对照晶片(晶片5)的Ec(2.8V)相比，晶片18具有1.6V的较低铁电矫顽性(Ec)。较低Ec暗示操作包含晶片18的装置所需的电压将小于用于晶片5的电压，且包含晶片18的装置可以低于晶片5的电压操作。因此，晶片18表现出具有较低Ec及较低电场饱和度的健康得多的铁电/PUND电滞行为。
图7是随循环数目而变化的中值2Pr的曲线图，其中阶段1是初始轮询状态，阶段2是寿命状态，且阶段3是降级状态。如在图7中展示，与晶片5(对照晶片)相比，晶片18展现在降级之前的延长的循环。晶片5在约1x105次循环时展示极化疲劳，而晶片18展示在降级出现之前的大几乎1.5个数量级的改进(3x106循环)。另外，晶片18具有约12uC/sq cm的平均2Pr平稳状态，其与具有约9uC/sq cm的平均2Pr平稳状态的晶片5相比是30％的存储器窗/感测裕度改进。晶片18也展示初始循环的改进，如由拟合在阶段1期间测量的数据的线(未展示)的较低斜率所证明。晶片18的初始循环(即，阶段1)比晶片5的初始循环更稳定，此暗示晶片18的FE材料的偶极子相对于电极的偶极子正确取向，且所得装置能够快速开始写入。相比之下，晶片5需要额外时间以供其FE材料的偶极子与其电极的偶极子正确对准，此由阶段1中的线的陡峭斜率指示。因此，晶片18展现改进的初始循环、较大2Pr及改进的降级出现之前的延长循环。
这些结果展示晶片18(具有在主要(111)结晶取向TiN上的斜方HfSiOx晶体结构及主要(200)结晶取向)与对照晶片相比具有本质上改进的铁电性质，例如改进的2Pr值、改进循环、改进Ec及较低电场饱和度。
虽然本发明易具有各种修改及替代形式，但已在图式中通过实例方式展示且已在本文中详细描述特定实施例。然而，本发明不希望限于所揭示的特定形式。实情是，本发明将涵盖属于如由随附权利要求书及其合法等效物定义的本发明的范围内的所有修改、等效物及替代方案。

Claims (20)

1.一种半导体装置，其包括：
与铁电材料相邻的呈主要(111)结晶取向的氮化钛，所述铁电材料包括呈主要(200)结晶取向的铪基材料；及
与所述铁电材料相邻的电极材料。
2.根据权利要求1所述的半导体装置，其中所述铁电材料的第一表面直接接触呈主要(111)结晶取向的所述氮化钛。
3.根据权利要求1所述的半导体装置，其中所述铁电材料的第二表面直接接触所述电极材料。
4.根据权利要求1所述的半导体装置，其中所述铁电材料包括结晶的、经掺杂氧化铪材料。
5.根据权利要求1所述的半导体装置，其中所述铁电材料包括从0.1mol％到约70mol％的掺杂物。
6.根据权利要求1所述的半导体装置，其中所述铪基材料包括：硅酸铪、铝酸铪、锆酸铪、掺杂锶的氧化铪、掺杂镁的氧化铪、掺杂钆的氧化铪、掺杂钇的氧化铪或其组合。
7.根据权利要求1所述的半导体装置，其中呈主要(200)结晶取向的所述铪基材料包括氧化铪，所述氧化铪包括从约4mol％到约6mol％的硅。
8.根据权利要求1所述的半导体装置，其中呈主要(200)结晶取向的所述铪基材料包括氧化铪，所述氧化铪包括从约5mol％到约7mol％的铝。
9.根据权利要求1所述的半导体装置，其中所述电极材料包括结晶的氮化钛。
10.根据权利要求1所述的半导体装置，其中所述电极材料包括呈以下结晶取向的结晶的氮化钛：(001)结晶取向、(002)结晶取向、(100)结晶取向、(110)结晶取向、(111)结晶取向、(200)结晶取向或其组合。
11.一种形成铁电存储器单元的方法，其包括：
形成呈主要(111)结晶取向的氮化钛材料；
在所述氮化钛材料之上形成铪基材料；及
使所述铪基材料结晶以引发所述铪基材料的主要(200)结晶取向的形成。
12.根据权利要求11所述的方法，其中在所述氮化钛材料之上形成铪基材料包括：在所述氮化钛材料之上形成氧化铪材料。
13.根据权利要求11所述的方法，其中在所述氮化钛材料之上形成铪基材料包括：在所述氮化钛材料之上形成非晶形铪基材料。
14.根据权利要求11所述的方法，其中在所述氮化钛材料之上形成铪基材料包括：在所述氮化钛材料之上形成不具有铁电性质的铪基材料。
15.根据权利要求11所述的方法，其中在所述氮化钛材料之上形成铪基材料包括：通过溅镀形成所述铪基材料。
16.根据权利要求11所述的方法，其中在所述氮化钛材料之上形成铪基材料包括：通过化学气相沉积形成所述铪基材料。
17.根据权利要求11所述的方法，其中在所述氮化钛材料之上形成铪基材料包括：在所述氮化钛材料之上形成硅酸铪、铝酸铪、锆酸铪、掺杂锶的氧化铪、掺杂镁的氧化铪、掺杂钆的氧化铪、掺杂钇的氧化铪或其组合。
18.根据权利要求11所述的方法，其中使所述铪基材料结晶包括：将所述铪基材料在从约800℃到约1000℃的温度退火。
19.根据权利要求11所述的方法，其进一步包括：在所述铪基材料的所述主要(200)结晶取向之上形成电极材料。
20.根据权利要求11所述的方法，其中在所述铪基材料的所述主要(200)结晶取向之上形成电极材料包括：在使所述铪基材料结晶之前，在所述铪基材料的所述主要(200)结晶取向之上形成所述电极材料。
CN201811385901.1A 2013-09-13 2014-08-27 形成铁电存储器单元的方法及相关半导体装置结构 Pending CN110085590A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/026,883 2013-09-13
US14/026,883 US9231206B2 (en) 2013-09-13 2013-09-13 Methods of forming a ferroelectric memory cell
CN201480049629.3A CN105556658B (zh) 2013-09-13 2014-08-27 形成铁电存储器单元的方法及相关半导体装置结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480049629.3A Division CN105556658B (zh) 2013-09-13 2014-08-27 形成铁电存储器单元的方法及相关半导体装置结构

Publications (1)

Publication Number Publication Date
CN110085590A true CN110085590A (zh) 2019-08-02

Family

ID=52666158

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811385901.1A Pending CN110085590A (zh) 2013-09-13 2014-08-27 形成铁电存储器单元的方法及相关半导体装置结构
CN201480049629.3A Active CN105556658B (zh) 2013-09-13 2014-08-27 形成铁电存储器单元的方法及相关半导体装置结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201480049629.3A Active CN105556658B (zh) 2013-09-13 2014-08-27 形成铁电存储器单元的方法及相关半导体装置结构

Country Status (7)

Country Link
US (6) US9231206B2 (zh)
EP (1) EP3044808B1 (zh)
JP (1) JP6181314B2 (zh)
KR (1) KR101787298B1 (zh)
CN (2) CN110085590A (zh)
TW (1) TWI536625B (zh)
WO (1) WO2015038332A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US11052175B2 (en) 2015-08-19 2021-07-06 Musculoskeletal Transplant Foundation Cartilage-derived implants and methods of making and using same
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10153155B2 (en) 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
CN105609503A (zh) * 2016-01-25 2016-05-25 中国科学院微电子研究所 存储单元、存储器件及电子设备
US10249756B2 (en) 2016-11-29 2019-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including memory and logic circuit having FETs with ferroelectric layer and manufacturing methods thereof
US10923501B2 (en) 2017-02-23 2021-02-16 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
KR20180097378A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US9966425B1 (en) * 2017-02-28 2018-05-08 United Microelectronics Corp. Method for fabricating a MIM capacitor
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107134487B (zh) * 2017-06-06 2020-07-14 湘潭大学 一种基于氧化铪的铁电栅结构及其制备工艺
US20190057860A1 (en) * 2017-08-18 2019-02-21 Lam Research Corporation Methods for improving performance in hafnium oxide-based ferroelectric material using plasma and/or thermal treatment
JP6597740B2 (ja) * 2017-08-30 2019-10-30 東京エレクトロン株式会社 成膜方法及び成膜装置
US11107919B2 (en) * 2017-08-31 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including ferroelectric layer having columnar-shaped crystals
DE102018105953B4 (de) 2017-10-30 2023-09-21 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiter-bauelement und verfahren zu dessen herstellung
US10741678B2 (en) * 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10784362B2 (en) * 2017-10-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
CN107910441A (zh) * 2017-11-29 2018-04-13 中国地质大学（武汉） 200取向TiN电极及其在制备阻变式存储器上的应用
CN111937118A (zh) 2018-04-02 2020-11-13 朗姆研究公司 基于氧化铪的铁电材料的覆盖层
TWI815891B (zh) * 2018-06-21 2023-09-21 美商應用材料股份有限公司 薄膜及沉積薄膜的方法
CN109065712A (zh) * 2018-08-02 2018-12-21 中国科学院微电子研究所 阻变存储器及其制备方法
US20210296579A1 (en) * 2018-08-02 2021-09-23 Institute of Microelectronics, Chinese Academy of Sciences Resistive random access memory and method for preparing the same
JP7061752B2 (ja) * 2018-08-31 2022-05-02 Tdk株式会社 強誘電性薄膜、強誘電性薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
US11349008B2 (en) 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
KR102246261B1 (ko) * 2019-02-26 2021-04-28 삼성에스디아이 주식회사 반도체 메모리 소자용 커패시터 및 이의 제조 방법
US10825834B1 (en) 2019-05-10 2020-11-03 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
US11515330B2 (en) * 2019-05-10 2022-11-29 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
JP2021048214A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 記憶装置
KR20210047592A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 전자 소자 및 그 제조방법
KR20210047591A (ko) * 2019-10-22 2021-04-30 삼성전자주식회사 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자
CN112928116B (zh) 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
KR20220004433A (ko) * 2020-07-03 2022-01-11 삼성전자주식회사 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자
CN111755447B (zh) * 2020-07-13 2023-05-12 湘潭大学 一种基于多逻辑态的高密度铁电存储单元及其调控方法
CN112271255B (zh) * 2020-10-23 2023-06-09 湘潭大学 一种铁电电容器和存储单元及其制备方法
US20240172451A1 (en) * 2021-03-26 2024-05-23 Ferroelectric Memory Gmbh Capacitive memory structure, memory cell, electronic device, and methods thereof
US20220367493A1 (en) * 2021-05-12 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Interface film to mitigate size effect of memory device
CN113437049B (zh) * 2021-06-21 2022-10-11 复旦大学 一种铪基铁电存储器及其制备方法
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767543A (en) * 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure
US20010028582A1 (en) * 2000-04-07 2001-10-11 Yasuo Tarui Ferroelectric memory element
JP2004311922A (ja) * 2002-12-24 2004-11-04 Seiko Epson Corp 電極膜およびその製造方法、ならびに強誘電体メモリおよび半導体装置
US20060081901A1 (en) * 2004-09-10 2006-04-20 Fujitsu Limted Ferroelectric memory, multivalent data recording method and multivalent data reading method
JP2007005513A (ja) * 2005-06-23 2007-01-11 Fujitsu Ltd 強誘電体メモリ装置
US20070215923A1 (en) * 2006-03-14 2007-09-20 Seiko Epson Corporation Ferroelectric memory device and method for manufacturing ferroelectric memory device
JP2007250635A (ja) * 2006-03-14 2007-09-27 Seiko Epson Corp 強誘電体メモリ装置の製造方法
US20080073680A1 (en) * 2006-09-21 2008-03-27 Fujitsu Limited Semiconductor device and fabrication process thereof
WO2008114423A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
US20090057737A1 (en) * 2007-09-05 2009-03-05 Qimonda Ag Integrated circuit with dielectric layer
US20090278109A1 (en) * 2008-05-10 2009-11-12 Prashant Phatak Confinement techniques for non-volatile resistive-switching memories
CN101789260A (zh) * 2010-01-19 2010-07-28 湘潭大学 一种铁电存储器用外延应变铁电薄膜及调控其应变的方法
US20120248397A1 (en) * 2009-10-27 2012-10-04 Canon Anelva Corporation Nonvolatile storage element and manufacturing method thereof
JP2013026554A (ja) * 2011-07-25 2013-02-04 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63301558A (ja) 1987-01-28 1988-12-08 Toshiba Corp 半導体集積回路装置
US5087593A (en) * 1990-12-10 1992-02-11 Ford Motor Company Preparation of titanium nitride from organometallic precursors
US5242860A (en) 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
JP3077905B1 (ja) 1999-07-21 2000-08-21 パラマウントベッド株式会社 ギャッチ機能を有するベッド
JP2001135798A (ja) * 1999-11-10 2001-05-18 Nec Corp 強誘電体メモリおよび強誘電体メモリ製造方法
KR100423906B1 (ko) 2001-08-08 2004-03-22 삼성전자주식회사 강유전성 메모리 장치 및 그 제조방법
US6853535B2 (en) * 2002-07-03 2005-02-08 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
US6728093B2 (en) 2002-07-03 2004-04-27 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
KR100688521B1 (ko) * 2005-01-18 2007-03-02 삼성전자주식회사 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법
KR100718267B1 (ko) * 2005-03-23 2007-05-14 삼성전자주식회사 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
US20130043452A1 (en) 2011-08-15 2013-02-21 Unity Semiconductor Corporation Structures And Methods For Facilitating Enhanced Cycling Endurance Of Memory Accesses To Re-Writable Non Volatile Two Terminal Memory Elements
JP5010121B2 (ja) 2005-08-17 2012-08-29 セイコーエプソン株式会社 半導体装置の製造方法
JP4778765B2 (ja) * 2005-10-07 2011-09-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100655139B1 (ko) * 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
JP4600322B2 (ja) 2006-03-14 2010-12-15 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) * 2006-04-17 2008-07-23 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4164700B2 (ja) * 2006-05-24 2008-10-15 セイコーエプソン株式会社 強誘電体メモリおよびその製造方法
US7768050B2 (en) 2006-07-07 2010-08-03 The Trustees Of The University Of Pennsylvania Ferroelectric thin films
JP4320679B2 (ja) 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
JP4647682B2 (ja) * 2008-11-12 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
JP5509419B2 (ja) * 2009-07-24 2014-06-04 株式会社ユーテック 強誘電体膜、電子部品及び強誘電体膜の製造方法
TW201128767A (en) 2010-02-09 2011-08-16 Univ Ming Chi Technology Ferroelectric memory having thermal oxide layer and manufacturing method thereof
KR101647384B1 (ko) * 2010-03-16 2016-08-24 삼성전자주식회사 반도체 소자
JP5390715B2 (ja) * 2010-12-01 2014-01-15 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP5613910B2 (ja) * 2011-05-17 2014-10-29 三菱マテリアル株式会社 Ｐｚｔ強誘電体薄膜の製造方法
JP5788274B2 (ja) * 2011-09-14 2015-09-30 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
US9053802B2 (en) * 2013-06-04 2015-06-09 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
JP6121819B2 (ja) * 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767543A (en) * 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure
US20010028582A1 (en) * 2000-04-07 2001-10-11 Yasuo Tarui Ferroelectric memory element
JP2004311922A (ja) * 2002-12-24 2004-11-04 Seiko Epson Corp 電極膜およびその製造方法、ならびに強誘電体メモリおよび半導体装置
US20060081901A1 (en) * 2004-09-10 2006-04-20 Fujitsu Limted Ferroelectric memory, multivalent data recording method and multivalent data reading method
JP2006108648A (ja) * 2004-09-10 2006-04-20 Fujitsu Ltd 強誘電体メモリ、多値データ記録方法、および多値データ読出し方法
JP2007005513A (ja) * 2005-06-23 2007-01-11 Fujitsu Ltd 強誘電体メモリ装置
US20070215923A1 (en) * 2006-03-14 2007-09-20 Seiko Epson Corporation Ferroelectric memory device and method for manufacturing ferroelectric memory device
JP2007250635A (ja) * 2006-03-14 2007-09-27 Seiko Epson Corp 強誘電体メモリ装置の製造方法
US20080073680A1 (en) * 2006-09-21 2008-03-27 Fujitsu Limited Semiconductor device and fabrication process thereof
WO2008114423A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
US20090057737A1 (en) * 2007-09-05 2009-03-05 Qimonda Ag Integrated circuit with dielectric layer
US20090278109A1 (en) * 2008-05-10 2009-11-12 Prashant Phatak Confinement techniques for non-volatile resistive-switching memories
US20120248397A1 (en) * 2009-10-27 2012-10-04 Canon Anelva Corporation Nonvolatile storage element and manufacturing method thereof
CN101789260A (zh) * 2010-01-19 2010-07-28 湘潭大学 一种铁电存储器用外延应变铁电薄膜及调控其应变的方法
JP2013026554A (ja) * 2011-07-25 2013-02-04 Elpida Memory Inc 半導体装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EKATERINA YURCHUK等: ""HfO2-based Ferroelectric Field-Effect Transistors"", 《IEEE》 *
T. S. BÖSCKE等: ""Ferroelectricity in Hafnium Oxide:CMOS compatible Ferroelectric Field Effect Transistors"", 《IEEE》 *

Also Published As

Publication number Publication date
US20180350824A1 (en) 2018-12-06
KR101787298B1 (ko) 2017-10-18
EP3044808A4 (en) 2017-04-19
US10062703B2 (en) 2018-08-28
US20190386015A1 (en) 2019-12-19
EP3044808B1 (en) 2022-02-23
US20210313339A1 (en) 2021-10-07
US10403630B2 (en) 2019-09-03
TWI536625B (zh) 2016-06-01
US9698343B2 (en) 2017-07-04
JP6181314B2 (ja) 2017-08-16
TW201528570A (zh) 2015-07-16
US9231206B2 (en) 2016-01-05
CN105556658A (zh) 2016-05-04
EP3044808A1 (en) 2016-07-20
US20160064655A1 (en) 2016-03-03
US11043502B2 (en) 2021-06-22
KR20160041985A (ko) 2016-04-18
WO2015038332A1 (en) 2015-03-19
CN105556658B (zh) 2018-12-14
US20150076437A1 (en) 2015-03-19
US20170186757A1 (en) 2017-06-29
JP2016534575A (ja) 2016-11-04

Similar Documents

Publication Publication Date Title
CN105556658B (zh) 形成铁电存储器单元的方法及相关半导体装置结构
CN106463513B (zh) 铁电存储器单元及形成半导体结构的方法
US11758737B2 (en) Ferroelectric memory device and method of forming the same
CN107452742A (zh) 半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管
US20240088256A1 (en) Electronic devices and methods of manufacturing the same
US20240038891A1 (en) Electronic device and method of manufacturing the same
US20220140147A1 (en) Thin film structure and semiconductor device comprising the same
US20230200078A1 (en) Ferroelectric Device
US20230301114A1 (en) Ferroelectric devices and methods of forming the same
Florent et al. From planar to vertical capacitors: A step towards ferroelectric V-FeFET integration
US20090057677A1 (en) Ferroelectric device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190802

WD01 Invention patent application deemed withdrawn after publication