CN107452742A - 半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管 - Google Patents

半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管 Download PDF

Info

Publication number
CN107452742A
CN107452742A CN201710265559.0A CN201710265559A CN107452742A CN 107452742 A CN107452742 A CN 107452742A CN 201710265559 A CN201710265559 A CN 201710265559A CN 107452742 A CN107452742 A CN 107452742A
Authority
CN
China
Prior art keywords
oxygen
strong dielectric
annealing
semiconductor
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710265559.0A
Other languages
English (en)
Other versions
CN107452742B (zh
Inventor
酒井滋树
高桥光惠
楠原昌树
都田昌之
梅田优
佐佐木善和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wagom Research Institute
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Wacom R&D Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Wacom R&D Corp filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of CN107452742A publication Critical patent/CN107452742A/zh
Application granted granted Critical
Publication of CN107452742B publication Critical patent/CN107452742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供FeFET及其制造方法，该FeFET在不损害以往开发的FeFET具有的105秒以上的数据保持特性和108次以上的耐数据改写性特性的情况下，将强电介质的膜厚(df)减小至59nm<df<150nm的范围以适于微细化，可进行写入电压的绝对值为3.3V以下的数据的写入。半导体强电介质存储元件的制造方法的特征在于，其是在半导体基体上按以下顺序形成了绝缘体、由铋层状钙钛矿结晶的强电介质的构成元素构成的膜、和金属后进行强电介质结晶化退火而制造的由半导体基体和绝缘体和强电介质和金属构成的元件的制造方法，上述膜由Ca和Sr和Bi和Ta和氧原子构成，上述金属由Ir或Pt或Ir和Pt的合金或Ru构成，上述强电介质结晶化退火在氮中加入了氧的混合气体中或者在氩中加入了氧的混合气体中进行。

Description

半导体强电介质存储元件的制造方法和半导体强电介质存储 晶体管
技术领域
本发明涉及半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管，更详细地说，涉及低电压动作型的半导体强电介质存储晶体管和半导体强电介质存储元件的制造方法。
背景技术
在栅极绝缘体中包含强电介质的强电介质栅极场效应晶体管(Ferroelectric-gate field effect transistor，FeFET)作为具有存储功能的晶体管受到了关注。多年来，存在数据保持时间短的问题，但是，专利文献1中公开了如下的实施例：在电极导体/强电介质/绝缘体/半导体的栅极层叠由金属Pt和作为Bi层状钙钛矿结构的结晶的1种的SBT(SrBi2Ta2O9)和高介电常数的绝缘体Hf-Al-O和半导体Si(Pt/SrBi2Ta2O9/Hf-Al-O/Si)构成的FeFET中，对漏极电流的开状态和关状态分别进行了长期测定，其结果是，两状态极其稳定地持续，1周后的开状态与关状态的漏极电流之比为105以上。同样在专利文献1中，公开了即使是由Pt/SrBi2Ta2O9/HfO2/Si构成的FeFET也具有优异的数据保持特性。这样由专利文献1证实了FeFET作为真正保持数据的储存晶体管发挥作用。在专利文献1中，评价数据的耐改写性，即使在1012次的改写后读出的开状态和关状态也能够被充分地识别出。这样的优异的数据的耐改写性的理由尚未明确地获知，但认为是因为强电介质由Bi层状钙钛矿结构结晶构成。Bi层状钙钛矿结构中强电介质性(即，原子根据施加的电场的方向而变形、将电场去除后其变形也残留、电极化没有回到零的性质)主要在钙钛矿的部分产生。由于位于钙钛矿间的Bi的层状氧化物如缓冲层那样发挥作用，因此即使反复进行用于数据的改写即写入的电场的反转，在与Pt等其他层的界面处也难以产生不利情形，认为这关系到FeFET的优异的耐改写性。
专利文献2中公开了使用了Bi层状钙钛矿即(Bi,Nd)4Ti3O12作为强电介质的FeFET。非专利文献1中公开了使用了Bi层状钙钛矿即(Bi,La)4Ti3O12作为强电介质的FeFET。
专利文献3中公开了使用CSBT(CaxSr1-xBi2Ta2O9)作为Bi层状钙钛矿的强电介质、由Pt/CaxSr1-xBi2Ta2O9/Hf-Al-O/Si构成的FeFET具有优异的数据保持特性和优异的耐数据改写性。
将上述的Bi层状钙钛矿在绝缘体/半导体上形成，进而在其上形成电极导体后，为了使Bi层状钙钛矿结晶化而使强介电性显现，在氧气氛中进行10分钟～60分钟左右的时间的退火。温度为700℃～830℃，更优选为730℃至813℃。通过经过该退火的工序，上述的优异的数据保持、耐改写性实现。如果经过该退火，则如非专利文献2至4所示那样，在硅与绝缘体的界面形成界面层。非专利文献3公开了该界面层的主成分由SiO2形成。这意味着在用于使Bi层状钙钛矿结晶化的氧气氛中的退火中硅表面被氧化、形成了以SiO2作为主成分的界面层。该界面层均匀地形成，结果有助于FeFET的良好的电特性的显现。非专利文献5中公开了以采用该技术的FeFET作为存储单元的64k比特的NAND闪速存储器的开发例。
有将绝缘体设为2层的以下的报道。在非专利文献6中，在硅上形成硅氮化膜后形成了HfO2膜。在非专利文献7中，在硅上形成硅氧氮化膜后形成了HfO2膜。在所有的情形下，如果经过使Bi层状钙钛矿结晶化而使强介电性显现的退火，则在Si与HfO2之间都形成了以SiO2作为主成分的界面层。即使在界面层中含有来自硅氮化膜、硅氧氮化膜的氮，主成分也是SiO2。因而，界面层主要通过将Si氧化而形成，但也有时与上部的绝缘体熔合，也有时上部绝缘体材料作为杂质包含于界面层中。再有，非专利文献7中，示出了栅极电压扫描范围为1±3V的数据，但强电介质SBT的膜厚厚达450nm，不适于FeFET的微细化。
有关于通过透射电子显微镜截面观察的上述以SiO2作为主成分的界面层的厚度的报道。非专利文献2中，进行了800℃60分钟氧中的退火的Pt/SrBi2Ta2O9/Hf-Al-O/Si的构成的FeFET的以SiO2作为主成分的界面层的厚度为4.4nm。专利文献2中，公开了在HfO2与Si之间设置2nm-5nm的SiO2，但其不是以SiO2作为主成分的界面层的厚度。是进行强电介质结晶化退火之前的绝缘体中的SiO2的厚度。没有有关在用于强电介质结晶化退火的氧气氛下在700～800℃的温度下30分钟的退火后的以SiO2作为主成分的界面层的厚度的记述。
非专利文献8中，进行了750℃30分钟氧中的退火的400nm厚的(Bi，La)4Ti3O12和8nm厚的HfO2和Si的层叠中的界面层的厚度为约5nm。非专利文献4中，进行了778℃30分钟氧中的退火的由Pt/CaxSr1-xBi2Ta2O9/Hf-Al-O/Si构成的FeFET的界面层的厚度为3.4nm。非专利文献6中，对于由Pt/SrBi2Ta2O9/HfO2/SiN/Si构成的栅极层叠进行了氧中800℃1小时的退火，结果形成了厚度4nm的以SiO2作为主成分的界面层。因而，通过氧中750℃～800℃、30分钟～60分钟的退火形成厚度为3.4nm～5nm的界面层。如果进一步降低退火的温度，则具有界面层的厚度也减小的倾向，但这样制作的FeFET的电特性不优异。对于在优选的退火温度下呈现优选的特性的FeFET而言，界面层的厚度为3.4nm～5nm。
对于FeFET尺寸的缩小，从蚀刻技术等微细化技术出发要求使栅极层叠的高度缩小。如专利文献1、非专利文献6至8中公开那样，强电介质膜厚为400nm以上是通例。专利文献3中，几乎都是强电介质CaxSr1-xBi2Ta2O的膜厚为200nm的实施例，但也示出了膜厚为120nm的实施例。但是，写入电压的绝对值高达5V。
非专利文献9中，将用于数据写入的正的电压施加于Pt/SrBi2Ta2O9/Hf-Al-O/Si的FeFET的栅极时的、对栅极各部施加的电压分割与栅极深度方向的能带图表按照包含以SiO2作为主成分的界面层的存在的形式进行了论述。如果进行相同的计算，则得到与非专利文献9等价的能带图表(图31)。假定SrBi2Ta2O9(SBT)为200nm的厚度，Hf-Al-O(HAO)为7nm的厚度，以SiO2为主成分的界面层(IL)为3.5nm的厚度。如果假设在施加了写入的电压时在强电介质内形成了Pmax＝2.7μC/cm2的电极化，则在栅电极Pt中诱发等量的电荷，对强电介质施加1.20V的电压，对Hf-Al-O施加1.06V的电压，对界面层施加2.74V的电压，Si的表面的静电电位为0.95V。对栅极金属Pt施加了它们的总和的5.95V的电压。对界面层施加的电压Vil根据dilPmax/(εokil)而得到Vil＝2.74V。其中，dil为以SiO2作为主成分的界面层的厚度，kil为该界面层的相对介电常数，使用了SiO2的相对介电常数3.9。εo为真空中的介电常数。写入时的电极化为1μC/cm2～3μC/cm2左右的量，比3μC/cm2大的情况下，对界面层施加的电压和电场变大，出现从半导体侧向栅极绝缘体侧注入电子的现象，加上强电介质的极化反转的机制以外的现象，FeFET的动作变得非常复杂。
非专利文献10中公开了Al/PTO/Si的FeFET。PTO为钛酸铅(铅钛氧化物)。PTO的厚度为90nm。示出了针对于-4V与4V间的栅极电压的往复扫描和-2V与2V间的栅极电压的往复扫描的Id-Vg特性。测定使-4V和4V作为写入电压的数据保持特性，示出了通过约104秒难以识别开状态和关状态的结果。针对以-2V和2V作为写入电压的情形，没有示出数据保持特性，也没有示出耐改写性试验的结果。非专利文献11中报道了TiN/HfSiO/SiO2/Si的FeFET。这种情况下，主张HfSiO为强电介质，其厚度为8.5nm。写入电压为-3V和4V，如果按照后述的本发明的写法，则写入电压的绝对值为3.5V。数据保持特性示出到3×104秒为止，但是没有公开耐改写性试验的结果。
现有技术文献
专利文献
专利文献1：日本特开2004-304143号公报
专利文献2：日本特开2006-108648号公报
专利文献3：WO/2013/183547
非专利文献
非专利文献1：Applied Physics Letters 85卷、页：3199-3201、发行：2004年
非专利文献2：Japanese Journal of Applied Physics 43卷、页：7876-7878、发行：2004年
非专利文献3：IEEE International Electron Devices Meeting TechnicalDigest、页：915-918、发行：2004年
非专利文献4：Semiconductor Science and Technology 28卷、原稿序号(页数)085003(7)、发行：2013年
非专利文献5：Japanese Journal of Applied Physics 51卷、原稿序号(页数)04DD01(7)、发行：2012年
非专利文献6：Semiconductor Science and Technology 24卷、原稿序号(页数)105026(5)、发行：2009年
非专利文献7：Semiconductor Science and Technology 25卷、原稿序号(页数)055005(5)、发行：2010年
非专利文献8：Japanese Journal of Applied Physics 44卷、页：6218-6220、发行：2005年
非专利文献9：IEEE Non-Volatile Memory Technology Symposium2012Proceeding。页：55-59、发行：2013
非专利文献10：Applied Physics Letters 85卷、页：4726-4728、发行：2004年
非专利文献11：IEEE International Electron Devices Meeting TechnicalDigest、页：547-550、发行：2011年
发明内容
发明要解决的课题
如上述那样，在现有技术的方法中，在Si半导体表面形成3.4nm～5nm厚的以SiO2作为主成分的界面层，例如在界面层为3.5nm的情况下写入时的强电介质极化设为2.7μC/cm2，则对界面层施加2.74V的电压，这成为施加的栅极电压5.95V的46％。必然地，如非专利文献5中公开那样，写入电压、工作电压大至6V～7.5V。该电压与以具有将20V左右的电压用于写入的浮置栅极的场效应晶体管作为存储单元的NAND闪速存储器相比足够小，但为了应对多样的需求，希望FeFET的工作电压的进一步减小。
对于通过现有技术制作的FeFET，在-2.3V与4.3V之间往复地扫描栅极电压(即，扫描的范围为0.5V±3.3V，扫描振幅3.3V)时的漏极电流如图30(a)和图30(b)中所示，作为磁滞曲线的宽度的存储窗小于0.26V。图30(a)为膜厚120nm的例子，图30(b)为膜厚160nm的例子。图30(c)表示对于膜厚120nm、160nm、200nm的强电介质Ca0.2Sr0.8Bi2Ta2O9在氧中在775℃和800℃下进行了30分钟退火的6个FeFET的存储窗。对于图30(c)中使用的相同的6个FeFET，在扫描范围0.5V±5.0V中也进行了测定。将相对于扫描振幅3.3V和5.0V的存储窗示于图30(d)中。扫描振幅3.3V处的存储窗相对于扫描振幅5.0V处的存储窗的减小率即使取最大的情形，也为38.8％。因而，采用现有技术的方法制作的FeFET在扫描振幅3.3V下没有获得充分的存储窗。对于现有技术而言，界面层的厚度厚达3.4nm～5nm，为了对界面层施加电压，需要为了引起电极化反转的现象而过量的写入电压。因此，如果是小的扫描振幅3.3V，则无法获得充分的存储窗。
假设只能使以SiO2作为主成分的界面层的厚度减小Δdil，则只能使写入电压减小ΔVil＝ΔdilxPmax/(εokil)。假设写入时的强电介质极化为Pmax＝2.7μC/cm2，估计界面层的1nm的减小导致0.78V的写入电压的减小。界面层的形成厚度并非只要单纯地缩短退火的时间即可，退火的工序必须是足以使强电介质层显现强介电性的工序。为了将半导体强电介质存储元件比栅极长度100nm小地微细化，从光刻法、加工技术出发，要求使栅极层叠的厚度变薄。越薄越好，但要求使强电介质的膜厚比150nm小。强电介质的厚度的下限如下所述确定。如上述那样写入时电子的注入的现象不显著地发生的电极化的限度为3μC/cm2。对于+3μC/cm2和-3μC/cm2的极化的往复扫描的强电介质SBT(SrBi2Ta2O9)的矫顽电场Ec相对于金属/SBT/金属，公知为约33kV/cm，如果将得到0.39V的存储窗所需的膜厚定义为下限的膜厚，则可由Vw/(2Ec)＝0.39(2Ec)估算出下限的膜厚为59nm。由于CaxSr1-xBi2Ta2O9的Ec比SBT大，因此下限的膜厚进一步减小。
本发明要解决的课题是提供FeFET及其制造方法，该FeFET在不损害以往开发的FeFET具有的105秒以上的数据保持特性和108次以上的耐数据改写性特性的情况下，将强电介质的膜厚(df)减小至59nm<df<150nm的范围以适于微细化，可进行写入电压的绝对值为3.3V以下的数据的写入。
用于解决课题的手段
为了解决上述的课题，根据本发明，提供半导体强电介质存储元件的制造方法，其特征在于，其是在半导体基体上按以下顺序形成了绝缘体和由铋层状钙钛矿结晶的强电介质的构成元素构成的膜和金属后进行强电介质结晶化退火的、由半导体基体和绝缘体和强电介质和金属构成的元件的制造方法，上述膜为由锶和铋和钽和氧的元素构成的膜、钙和锶和铋和钽和氧的膜、锶和铋和钽和铌和氧的膜、或者钙和锶和铋和钽和铌和氧的膜，上述金属由Ir、或Pt、或Ir和Pt的合金、或Ru构成，上述强电介质结晶化退火在氮中加入了氧的混合气体中或者在氩中加入了氧的混合气体中进行。
另外，根据本发明，提供半导体强电介质存储元件的制造方法，其特征在于，上述半导体基体具有源极区域和漏极区域，上述半导体强电介质存储元件为晶体管。
另外，上述强电介质结晶化退火的温度优选为730℃以上且800℃以下。
另外，优选上述金属为Ir，并且上述在氮中加入了氧的混合气体的氧相对于氮的体积比率为0.0002以上且0.02以下。
另外，优选上述金属为Pt，并且上述在氮中加入了氧的混合气体的氧相对于氮的体积比率大于0.0007且为0.01以下。
另外，优选上述金属为重量比1:1的Ir与Pt的合金，并且上述在氮中加入了氧的混合气体的氧相对于氮的体积比率大于0.0001且为0.0004以下。
另外，优选上述强电介质结晶化退火时的压力为0.001MPa以上且1个大气压以下。应予说明，1个大气压为0.1013MPa。
另外，根据本发明，提供半导体强电介质存储元件的制造方法，其特征在于，上述绝缘体为含有铪、锆、镧、钇、铝、镁、锰的金属元素中的至少1种的金属氧化物、或该金属氧化物的层叠金属氧化物。
另外，根据本发明，提供半导体强电介质存储元件的制造方法，其特征在于，上述绝缘体为氮化铪或氮化铝的氮化物。
另外，根据本发明，提供半导体强电介质存储元件的制造方法，其特征在于，上述绝缘体为上述氮化物和上述金属氧化物、或者上述氮化物与上述层叠金属氧化物的层叠。
进而，提供半导体强电介质存储元件的制造方法，其特征在于，上述氮化物为氮化铪，上述金属氧化物为HfO2。
另外，优选上述金属氧化物为HfO2，HfO2的膜厚为1.3nm以上且13nm以下。
另外，根据本发明，提供半导体强电介质存储元件的制造方法，其特征在于，进行了上述强电介质结晶化退火以后，进行特性调整退火，该特性调整退火是在氧气中的退火和在氮中混合了氢的混合气体中的退火中的至少一者的退火。
进而，上述特性调整退火中的上述在氧气中的退火的温度优选为600℃以上且700℃以下。
另外，上述特性调整退火中的上述在氮中混合了氢的混合气体的退火的温度优选为350℃以上且450℃以下，时间优选为3分钟以上且30分钟以下。
另外，根据本发明，提供半导体强电介质存储元件的制造方法，其特征在于，其是在半导体基体上按以下顺序形成了绝缘体和由铋层状钙钛矿结晶的强电介质的构成元素构成的膜和金属后进行强电介质结晶化退火的、由半导体基体和绝缘体和强电介质和金属构成的元件的制造方法，上述膜为由锶和铋和钽和氧的元素构成的膜、钙和锶和铋和钽和氧的膜、锶和铋和钽和铌和氧的膜、或者钙和锶和铋和钽和铌和氧的膜，上述金属由Ir或Pt或Ir和Pt的合金或Ru构成，上述强电介质结晶化退火在压力为10Pa以上且100Pa以下的氧气氛中进行。
另外，根据本发明，提供半导体强电介质存储元件的制造方法，其特征在于，通过如下的有机金属化学气相沉积法，使含有Hf的络合物与NH3气在生长室中反应而形成上述氮化铪，所述有机金属化学气相沉积法为：使将含有Hf的络合物在溶剂中溶解而成的原料溶液分散在搬运气体中，将分散而成的气液2相状态的原料气体在维持气液2相状态的情况下导入气化室，在气化室中进行了气化后导入成膜室。
进而，上述含有铪的络合物优选为TEMAHf或TDEAHf。
另外，根据本发明，提供半导体强电介质存储晶体管，其特征在于，按以下顺序将具有源极区域和漏极区域的半导体基体和绝缘体和强电介质和金属层叠，上述强电介质为由锶和铋和钽和氧构成的铋层状钙钛矿强电介质、或者、由钙和锶和铋和钽和氧构成的铋层状钙钛矿强电介质、或者、由锶和铋和钽和铌和氧构成的铋层状钙钛矿强电介质、或者、由钙和锶和铋和钽和铌和氧构成的铋层状钙钛矿强电介质，上述金属为Ir、或Pt、或Ir和Pt的合金、或Ru，上述强电介质的膜厚大于59nm且小于150nm，数据的写入即使在写入电压的绝对值为3.3V以下的情况下也能利用，能进行105秒以上的数据保持。
进而，提供上述半导体强电介质存储晶体管，其特征在于，上述半导体强电介质存储晶体管可进行108次以上数据改写。
另外，提供半导体强电介质存储晶体管，其特征在于，在上述半导体基体与上述绝缘体的界面处所形成的半导体基体表面的界面层的厚度比3.4nm小。
发明的效果
在半导体基体上具有由绝缘体和强电介质和金属构成的层叠结构的半导体强电介质存储元件中，在本发明中通过适宜地选择金属和用于使与其接续的强电介质结晶化的退火中的气体的条件，从而使在半导体表面形成的以SiO2作为主成分的界面层的膜厚减小，实现在低电压下具有足够宽的存储窗的强电介质元件和晶体管。进而，本发明中通过其后进行特性调整用的退火，从而具有相对于栅极电压的变化、漏极电流的变化变大这样的特性改善的效果。
在没有损害现有技术具有的优异的数据保持特性和耐数据改写性的情况下，实现写入电压的绝对值为以往所没有地小达3.3V的FeFET。
附图说明
图1为表示本发明的第1实施方式的半导体强电介质存储元件的制作中的中途的截面图。
图2为表示本发明的第2实施方式的半导体强电介质存储元件的制作中的中途的截面图。
图3为本发明的第1实施方式的半导体强电介质存储元件的截面图。
图4为本发明的第2实施方式的半导体强电介质存储元件的截面图。
图5为实施例02B的截面TEM照片。
图6(a)为表示实施例02B的FeFET的漏极电流与栅极电压的关系的坐标图，图6(b)为表示实施例02B的扫描振幅Vamp与存储窗的关系的坐标图。
图7为实施例21C的截面TEM照片。
图8为实施例02A的电容量相对于金属与半导体基体间的栅极电压的关系。
图9为栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.2,135nm)/Hf-La-Al-O(5nm)/Si的实施例26C的漏极电流与栅极电压的关系。绝缘体5(I层)的组成比为HfO2:LaAlO3＝7:3。
图10为表示栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.25,135nm)/Zr-Y-O(5nm)/Si的实施例16A的漏极电流与栅极电压的关系的坐标图。绝缘体5(I层)为Zr-Y-O。
图11为表示栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.2,135nm)/HfO2(4nm)/Si的实施例302B的漏极电流和栅极电压的关系的坐标图。
图12为表示栅极层叠的结构与厚度为Ir(75nm)/CSBT(x＝0.2,135nm)/HfO2(4nm)/Hf-N(2nm)/Si的实施例12B的漏极电流与栅极电压的关系的坐标图。
图13为表示栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.15,120nm)/HfO2(5nm)/Si的实施例09F的漏极电流和栅极电压的关系的坐标图。
图14为表示栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.2,135nm)/Hf-Mg-O(5nm)/Si的实施例03C的漏极电流与栅极电压的关系的坐标图。在Ar-O2中实施结晶化退火。
图15为表示强电介质结晶退火时的O2相对于N2的体积比率y与使用该体积比率制造、金属4为Ir的实施例FeFET的Id-Vg特性的存储窗的关系的坐标图。
图16为表示强电介质结晶化退火的工序中的退火温度与制造的FeFET的Id-Vg特性的存储窗的关系的坐标图。
图17为在比1个大气压小的减压环境下的强电介质结晶化退火也进行了的实施例的汇总图。
图18为表示在绝缘体2中采用了HfO2时的HfO2的厚度与存储窗的关系的坐标图。
图19为表示对于实施例0 2B进行第1方法的特性调整退火之前和进行之后的Id-Vg特性的坐标图。
图20为表示第1方法的退火的温度与存储窗变化率和SS值的变化率的关系的坐标图。
图21为表示实施例21C的在400℃下进行了30分钟第2方法的特性调整退火后(实线曲线)和进行前(虚线曲线)的漏极电流与栅极电压的关系的坐标图。
图22为表示实施例23C的在400℃下进行了5分钟第2方法的特性调整退火后(实线曲线)和进行前(虚线曲线)的漏极电流与栅极电压的关系的坐标图。
图23为表示对于实施例02B的耐数据改写性试验的结果的坐标图。改写脉冲为-3.3V和+3.3V的交替脉冲。
图24为表示对于实施例02B的数据保持特性测定的结果的坐标图(写入电压为±3.3V)。
图25为表示对于实施例27E的耐数据改写性试验的结果的坐标图。
图26为表示对于实施例12H的耐数据改写性试验的结果的坐标图。
图27为表示对于实施例27F的数据保持特性测定的结果的坐标图。
图28为表示对于实施例12H的数据保持特性测定的结果的坐标图。
图29为实施例302B的制造过程的说明图。
图30(a)和图30(b)为表示通过现有技术制作的FeFET的漏极电流-栅极电压的关系的坐标图，其中图30(a)表示强电介质Ca0.2Sr0.8Bi2Ta2O9的膜厚120nm的FeFET的特性，图30(b)表示Ca0.2Sr0.8Bi2Ta2O9的膜厚160nm的FeFET的特性。图30(c)为表示以膜厚120nm、160nm、200nm的Ca0.2Sr0.8Bi2Ta2O9作为强电介质的通过现有技术制作的FeFET的存储窗与强电介质的膜厚的关系的坐标图。○标记为在氧中在775℃下进行了30分钟退火，●标记为在氧中在800℃下进行了30分钟退火。用于得到存储窗的栅极电压扫描范围为0.5V±3.3V。图30(d)表示相对于扫描振幅3.3V和5.0V的存储窗。
图31为用于数据写入的正的电压施加于Pt/SrBi2Ta2O9/Hf-Al-O/Si的FeFET的栅极时的、对栅极各部施加的电压分割与栅极深度方向的能带图表。
具体实施方式
(实施方式)
图1为表示本发明的第1实施方式的半导体强电介质存储元件的制作中的中途的截面图。1为半导体基体。图2为表示本发明的第2实施方式的半导体强电介质存储元件的制作中的中途的截面图。第2实施方式中，半导体基体1具有源极区域6和漏极区域7。半导体基体1为硅或具有硅作为成分的半导体。可以是Si与Ge的混晶，也可以是SiC。可代替半导体基板而使用SOI(silicon on insulator)基板。3a为由Bi层状钙钛矿的构成元素构成的层。由于在结晶化退火前，因此尚未成为Bi层状钙钛矿结晶结构。代表性的层为由锶和铋和钽和氧的元素构成的膜、钙和锶和铋和钽和氧的膜、锶和铋和钽和铌和氧的膜、钙和锶和铋和钽和铌和氧的膜。也可以是铋和钛和氧的膜、铋和镧和钛和氧的膜、铋和钕和钛和氧的膜。金属4可为Ir、Pt、Ru、或它们的合金。
形成至金属4后，在适合的温度环境下进行强电介质结晶化退火。由此，使膜3a变化为强电介质3。强电介质3由以耐强电介质极化反转疲劳强的Bi层状钙钛矿为主成分的材料构成。根据上述的膜3a的元素组成，主成分成为SrBi2Ta2O9、将SrBi2Ta2O9的Sr的一部分用Ca置换而成的CaxSr1-xBi2Ta2O9、将SrBi2Ta2O9和CaxSr1-xBi2Ta2O9的Ta的一部分置换为Nb而成的SrBi2(Ta1-zNbz)2O9和CaxSr1-xBi2(Ta1-zNbz)2O9、以及Bi4Ti3O12、(Bi,La)4Ti3O12、(Bi,Nd)4Ti3O12。CaxSr1-xBi2Ta2O9、SrBi2(Ta1-zNbz)2O9和CaxSr1-xBi2(Ta1-zNbz)2O9具有与SrBi2Ta2O9类似的结晶结构和物性，因此能够互换地使用。形成至金属4后进行退火是因为，作为退火的结果，强电介质3与金属4的界面附近的性质稳定化。这关系到优异的数据保持特性、优异的耐改写性。反复锐意研究，发现了强电介质结晶化退火在N2、Ar等不活泼性气体中加入了氧的混合气体环境中进行是关键。经过强电介质结晶化退火，第1实施方式完成，其截面图成为图3。经过强电介质结晶化退火，第2实施方式也完成，截面图成为图4。在半导体基体1表面部形成以SiO2作为主成分的界面层5。应予说明，以SiO2作为主成分的界面层5以后在本说明书中也有时简写为界面层5，但含义相同。界面层5由于具有电绝缘性，因此也可包含在绝缘体2内而定义，但在本发明中视为半导体基体的一部分。无论如何，这只不过是定义、形式的问题。半导体内的电传导在界面层5与内部半导体的界面处发生。
对于进行了强电介质结晶化退火后的实施例，进行截面透射电子显微镜(截面TEM)分析，使以SiO2作为主成分的界面层5比3.4nm薄成为了可能。图5中公开的实施例02B中，以SiO2作为主成分的界面层5的厚度为2.6nm。图5中的记为IL的层为界面层5。该实施例的FeFET是在Si的半导体基体上形成了75nm厚的Ir、135nm厚的x＝0.2的CSBT、4nm厚的HfO2。x＝0.2的CSBT意味着强电介质的主成分为x＝0.2的CaxSr1-xBi2Ta2O9。将该栅极层叠简写为Ir(75nm)/CSBT(x＝0.2,135nm)/HfO2(4nm)/Si。以下在不存在混乱的范围内酌情使用该简写。在n沟道的FeFET中，将漏极电流与栅极电压(Id-Vg)的关系公开于图6(a)中。漏极电流用对数表示。该FeFET的栅极长度(L)为10μm，栅极宽度为200μm。Vg的扫描的中心Vc为Vc＝0V。扫描振幅Vamp为Vamp＝3.3V。Vg的扫描范围为从Vc-Vamp＝-3.3V至Vc+Vamp＝3.3V，在Vg为-3.3V至3.3V之间往复扫描。以后也有用不为零的Vc测定的实施例，但通过使用离子注入技术等适当地选择半导体侧的杂质的种类和浓度，从而能够实现Vc＝0V。再有，扫描振幅Vamp即为对FeFET的数据的写入电压的绝对值。以后在Id-Vg的测定中，有时将扫描范围记为Vc±Vamp，是在Vc-Vamp与Vc+Vamp之间对Vg进行了往复扫描的含义。沿着图中示出的箭头的方向，漏极电流变化。漏极电流(Id)在该图中归一化为每1μm栅极宽度的电流。得到了该Id-Vg的关系时的漏电压(Vd)、源电压(Vs)、基板电压(Vsub)的条件为Vd＝0.1V、Vs＝Vsub＝0V。以下只要无特别说明，在其他实施例中也是在该Vd、Vs、Vsub的电压条件下测定了Id-Vg的关系。如果将阈值电压定义为与Id＝1×10-8A/μm对应的栅极电压，则在图6(a)中为点a和点b处的栅极电压Va和Vb。如果将其差定义为存储窗Vw，则Vw＝Va-Vb在该实施例中为Vw＝0.59V，与基于现有技术的存储窗(图30)相比足够宽。在图6(b)中示出扫描振幅Vamp与存储窗的关系。如图中所示那样，Vamp＝2.7V时Vw＝0.40V，Vamp＝3.6V时Vw＝0.69V，Vamp＝3.9V时Vw＝0.79V。与图30(d)中所示的现有技术相比，存储窗变得格外地宽。特别是即使是Vamp＝2.7V这样的小的写入，也为Vw＝0.40V。看到这样明显的改善的主要原因在于，通过界面层的厚度减小至2.6nm，从而写入时对界面层施加的电压降低，从更小的写入电压开始发生电极化反转。
图7中公开的实施例21C中，由截面TEM分析可知，以SiO2作为主成分的界面层5的厚度为2.5nm。该实施例中，半导体基体1为用缓冲氢氟酸将表面的氧化膜除去后，在减压环境下将硅表面氧氮化1.4nm而成的半导体基体，能够简写为SiON(1.4nm)/Si。该实施例的层叠由作为金属的150nm厚的Ir、作为强电介质的x＝0.2的CSBT、作为绝缘体的6nm厚的HfO2构成。如图7中公开那样，首次形成了与1.4nm经氧氮化而成的层熔合的以SiO2作为主成分的界面层5。图7中的记为IL的层为界面层5。该界面层5的厚度为2.5nm，与3.4nm相比足够薄。
实施例02A为实施方式1的实施例。栅极层叠的结构为Ir(75nm)/CSBT(x＝0.2,135nm)/HfO2(4nm)/Si。半导体基体为p型Si。测定电容量相对于金属与半导体基体间的栅极电压(Cg-Vg)的关系，得到了图8。金属Ir的平面形状为一边100μm的正方形。使栅极电压(Vg)从-3.3V上升到+3.3V后，返回到-3.3V。交流电压的振幅为0.1V，交流频率为100kHz。由图中可知，由Cg-Vg所评价的存储窗Vw为0.56V。Vw用Cg＝100nF/cm2处的栅极电压进行了评价。
对层叠形成的详细情况进行说明。
[半导体基体1]
半导体基体1为硅或具有硅作为成分的半导体。可以是Si与Ge的混晶，也可以是SiC。可代替半导体基板而使用SOI(silicon on insulator)基板。安装绝缘体2之前，对于半导体基体而言，将表面的氧化膜除去是重要的。将表面的氧化膜除去后直接进行绝缘体2的形成工序，或者，将半导体基体表面氮化或氧氮化之后进行绝缘体2的形成工序。所形成的氮化或氧氮化的优选的厚度为1.5nm以内。制造方法可以是任何方法。例如表面氧化物通过浸入氢氟酸溶液、缓冲氢氟酸溶液而除去。氮化膜例如通过在减压气氛中导入NH3气，进行高速退火(RTA)而形成。氧氮化例如通过在减压气氛中导入O2气，进行了高速退火(RTA)后在减压气氛中导入NH3气进行高速退火(RTA)而形成。
[绝缘体2]
对绝缘体2要求致密、栅极与半导体基体表面间的泄漏电流小。另外，也要求在FeFET的制造工序中不与膜3a、强电介质3、半导体基体1进行元素的相互扩散或产生化学反应物。进而，绝缘体2优选介电常数大，以使对FeFET施加的栅极电压有效地施加于强电介质3。进而，优选绝缘体2的电子亲和力(真空能级与传导带的最下端的能量之差)比强电介质3的电子亲和力小，进而，绝缘体2的电离电位(真空能级与价电子带最上端的能量之差)比强电介质3的电离电位大。如果绝缘体2的电子亲和力比强电介质3的电子亲和力大，则在半导体基体表面的以SiO2作为主成分的界面层5与强电介质3之间绝缘体2成为导电性电子的阱，因泄漏电流等暂时进入阱的电子难以脱离，成为进入的电子的积存场所。如果在绝缘体2中电子存在、变动，则FeFET阈值电压以与强电介质的极化的转换独立的机制迁移。如果绝缘体2的电离电位比强电介质3的电离电位小，则在半导体基体表面的以SiO2作为主成分的界面层5与强电介质3之间，绝缘体2成为导电性空穴的阱，因泄漏电流等暂时进入了阱的空穴难以脱离，成为进入的空穴的积存场所。如果在绝缘体2中空穴存在、变动，则FeFET阈值电压以与强电介质的极化的转换独立的机制迁移。再有，就由Si看到的SiO2的位垒高度而言，电子比空穴小，电子容易发生从半导体基体1向绝缘体2的电荷的注入，因此绝缘体2的电离电位比强电介质3的电离电位大，从而优先优选绝缘体2的电子亲和力比强电介质3的电子亲和力小。只要满足针对绝缘体2的这些必要条件，则对绝缘体的种类没有限制，例如优选铪、锆、镧、钇、铝、镁、锰等元素的单独氧化物、以及这些元素的混合氧化物和它们的层叠氧化物。在列举的氧化物中添加氮，特别是出于减小泄漏电流的目的也是有用的。铝氮化物、铪氮化物、铝和铪混合氮化物由于具有在强电介质结晶化退火时使氧的扩散降低、使以SiO2作为主成分的界面层5的形成减少的作用，因此适合作为绝缘体2。铝氮化物、铪氮化物、铝和铪的混合氮化物等氮化物与作为满足针对上述绝缘体2的上述必要条件的绝缘体的氧化物的复合化合物、层叠物也适合。此外，即使在强电介质结晶化退火前不是绝缘体，也可在退火后形成满足上述必要条件的强电介质2。
如上述那样以SiO2作为主成分的界面层5优选比3.4nm薄，因此绝缘体2的SiO2换算膜厚(EOT)也比3.4nm薄，优选落入0.2nm以上且2nm以下，从而同程度的电压施加于界面层5和绝缘体2。如果将绝缘体2的相对介电常数记为kin，将SiO2的相对介电常数记为ksio2，则绝缘体2的实际的膜厚di为di＝(kin/ksio2)*EOT，绝缘物2为HfO2的情况下，如果使用kin＝25、ksio2＝3.9，则与EOT为0.2nm以上且2nm以下对应的HfO2的实际膜厚为1.3nm以上且13nm以下。
绝缘体2只要满足上述必要条件，则可采用任何制法形成。使用脉冲激光沉积法、溅射法、有机金属化学气相沉积法、原子层沉积法等方法适当地形成绝缘体2。
[膜3a]
3a为由Bi层状钙钛矿的构成元素构成的膜。由于为结晶化退火前，因此尚未成为Bi层状钙钛矿结晶结构。代表性的膜为由锶和铋和钽和氧的元素构成的膜、钙和锶和铋和钽和氧的膜、锶和铋和钽和铌和氧的膜、钙和锶和铋和钽和铌和氧的膜。可以是铋和钛和氧的膜、铋和镧和钛和氧的膜、铋和钕和钛和氧的膜。
膜3a采用脉冲激光沉积法、溅射法、有机金属化学气相沉积法、有机金属分解(MOD)法、溶胶-凝胶法等形成。
[金属4]
作为金属4，选择纯的金属及其合金、导电性氧化物。如果在膜3a上形成金属4后进行强电介质结晶化退火，则制成数据保持特性、数据的耐改写性优异的FeFET。强电介质结晶化退火的温度优选700℃～820℃，时间优选10分钟～60分钟，因此要求为耐受该退火条件的材料。锐意研究的结果，获知Ir、Pt、Ir和Pt的合金、以及Ru适合。
对金属4的形成法并无限定，例如采用溅射法、有机金属化学气相沉积法、电子束蒸镀法形成。
[强电介质结晶化退火]
形成至金属4后，在适合的温度环境下进行强电介质结晶化退火。由此，膜3a变化为强电介质3。强电介质3由以耐强电介质极化反转疲劳强的Bi层状钙钛矿作为主成分的材料构成。根据上述的膜3a的元素组成，主成分成为SrBi2Ta2O9、将SrBi2Ta2O9的Sr的一部分用Ca置换而成的CaxSr1-xBi2Ta2O9、将SrBi2Ta2O9和CaxSr1-xBi2Ta2O9的Ta的一部分置换为Nb而成的产物、和Bi4Ti3O12、(Bi,La)4Ti3O12、(Bi,Nd)4Ti3O12。可在形成直至金属4后进行退火，认为这是因为作为退火的结果，强电介质3与金属4的界面附近的性质稳定化。这关系到优异的数据保持特性、优异的耐改写性。反复锐意研究，获知强电介质结晶化退火在N2、Ar等不活泼性气体中混合了氧的气体环境下进行是关键。采用X射线衍射法确认了强电介质结晶化退火后的强电介质3具有Bi层状钙钛矿结晶结构。强电介质膜厚如上述那样，优选为59nm<df<150nm。更详细地说，为了使以SiO2作为主成分的界面层5的形成变小，在强电介质结晶化退火时气氛气体的成分极力地减少氧而以氮、氩作为主成分是重要的。同时地，使膜3a变化为Bi层状钙钛矿的强电介质时，由于强电介质为氧化物，因此也要求气氛气体中存在某种程度的氧。进而，金属4耐受该退火也是必要的，对于选择的Ir、Pt、Ir与Pt的合金、以及Ru而言，存在各自适合的氧气量。
通过实施例公开了上述层叠形成的详细情况。实施例26C中，绝缘体2为铪和镧和铝的复合氧化物(Hf-La-Al-O)，构成摩尔比为HfO2:LaAlO3＝7:3。栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.2,135nm)/Hf-La-Al-O(5nm)/Si。在N2中混合了氧的气氛(N2与O2的体积比为1:0.001)中，在760℃下进行了30分钟强电介质结晶化退火。图9为Id-Vg的测定结果，栅极电压的扫描范围为±3.3V，存储窗为Vw＝0.48V。实施例16A中，绝缘体2为锆和钇的复合氧化物(Zr-Y-O)，构成摩尔比为ZrO2:Y2O3＝92:8。栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.25,135nm)/Zr-Y-O(5nm)/Si。在N2中混合了氧的气氛(N2与O2的体积比为1:0.001)中，在760℃下进行了30分钟强电介质结晶化退火。图10为Id-Vg的测定结果，栅极电压的扫描范围为±3.3V，存储窗为Vw＝0.37V。实施例302B中，绝缘体2为HfO2。栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.2,135nm)/HfO2(4nm)/Si。在N2中混合了氧的气氛(N2与O2的体积比为1:0.001)中，在750℃下进行了30分钟强电介质结晶化退火。图11为Id-Vg的测定结果，栅极电压的扫描范围为0.5V±3.3V，存储窗为Vw＝0.64V。在实施例20C中，强电介质含有Nb。栅极层叠的结构和厚度为Ir(75nm)/Ca0.2Sr0.8Bi2(Ta0.75Nb0.25)2O9(135nm)/HfO2(5nm)/Si。在N2中混合了氧的气氛中、在793℃下进行了30分钟强电介质结晶化退火。栅极电压的扫描范围为0V±3.3V，存储窗为Vw＝0.28V。
在实施例12B中，绝缘体2为在Si上堆积了氮化铪2nm和在其上堆积了4nm的HfO2的层叠膜，栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.2,135nm)/HfO2(4nm)/Hf-N(2nm)/Si。在N2中混合了氧的气氛(N2与O2的体积比为1:0.001)中、在780℃下进行了30分钟强电介质结晶化退火。图12为Id-Vg的测定结果，栅极电压的扫描范围为0.5V±3.3V，存储窗为Vw＝0.57V。在实施例25C中，绝缘体2为在Si上堆积了氮化铝2nm和在其上堆积了4nm的HfO2的层叠膜，栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.2,135nm)/HfO2(4nm)/Al-N(2nm)/Si。在N2中混合了氧的气氛(N2与O2的体积比为1:0.001)中，在780℃下进行了30分钟强电介质结晶化退火。测定了Id-Vg，结果栅极电压的扫描范围为1.8V±3.3V，存储窗为Vw＝0.52V。在实施例18C中，绝缘体2为氮化铪5nm，栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.2,135nm)/Hf-N(5nm)/Si。在N2中混合了氧的气氛(N2与O2的体积比为1:0.0006)中，在750℃下进行了30分钟强电介质结晶化退火。测定了Id-Vg特性，结果栅极电压的扫描范围为±3.3V，存储窗为Vw＝0.39V。在实施例402A中，为使用x＝0.3的CSBT的实施例，栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.3,135nm)/HfO2(5nm)/Si。在N2中混合了氧的气氛中，在793℃下进行了30分钟强电介质结晶化退火。测定了Id-Vg，结果栅极电压的扫描范围为±3.3V，存储窗为Vw＝0.42V。
与实施例12B相同地，将绝缘体2由在Si上堆积了氮化铪(Hf-N)和在其上的HfO2而成的层叠形成的实施例的结果汇总于表1中。栅极层叠的结构是共同的，为Ir/CSBT(x＝0.2)/HfO2/Hf-N/Si。Id-Vg特性的存储窗为栅极电压的扫描范围为Vc±3.3V时的值。Hf-N采用有机金属化学气相沉积(MOCVD)法形成。对于各个实施例，将成为MOCVD法的关键的制造条件记载于表1中。NH3流量优选9sccm以上且20sccm以下，通过成为该范围，从而得到了0.4V以上的存储窗。另外，接受器(susceptor)温度优选260℃以上且400℃以下。使Hf-N的厚度为1nm以上且2nm以下。截面TEM分析的结果是，实施例11A的以SiO2作为主成分的界面层的厚度为3.1nm。
上述实施例02B、21C、02A、26C、16A、302B、12B中，金属4的Ir采用溅射法形成，膜3a采用脉冲激光沉积法形成，对于绝缘体2，氮化铪和氮化铝采用有机金属化学气相沉积法形成，其以外的材料采用脉冲激光沉积法形成。实施例09F中，采用有机金属化学气相沉积法沉积膜3a。强电介质3的CSBT的厚度为120nm，Ca的组成x为x＝0.15。栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.15,120nm)/HfO2(5nm)/Si。在N2中混合了氧的气氛(N2与O2的体积比为1:0.00026)中，在780℃下进行了30分钟强电介质结晶化退火。图13为Id-Vg的测定结果，栅极电压的扫描范围为0.5V±3.3V，存储窗为Vw＝0.51V。实施例09F中，Ir采用溅射法形成，HfO2采用脉冲激光沉积法形成。
可在不活泼性气体Ar中混合了氧的气氛中进行强电介质结晶化退火。在实施例03C中，绝缘体2为铪与镁的复合氧化物(Hf-Mg-O)，构成摩尔比为HfO2:MgO＝7:3。栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.2,135nm)/Hf-Mg-O(5nm)/Si。在Ar中混合了氧的气氛(Ar与O2的体积比为1:0.001)中，在760℃下进行了30分钟强电介质结晶化退火。图14为Id-Vg的测定结果，栅极电压的扫描范围为±3.3V，存储窗为Vw＝0.44V。
关于强电介质结晶化退火，关于在氮气N2中混合了氧气O2的气氛、温度、压力，详细地进行了研究。首先，使用了Ir作为金属4的情况下，图15公开了混合气体中的N2与O2的体积比率y与使用该体积比率制造并测定的FeFET的Id-Vg特性的存储窗的关系。作为纵轴的变量的存储窗为栅极电压的扫描范围为Vc±3.3V时的值。横轴的变量y为O2的体积相对于N2的体积的比率、即y＝[混合气体中的O2的体积]/[混合气体中的N2的体积]。图15中的标记1个个成为了制作的FeFET的实施例。图15中的实施例全部共同地，栅极层叠的结构与厚度为Ir(75nm)/CSBT(x＝0.2,135nm)/HfO2(4nm)/Si，强电介质结晶化退火的温度和时间为780℃、30分钟。Ir采用溅射法形成，CSBT和HfO2采用脉冲激光沉积法形成。强电介质结晶化退火的混合气体比在将退火容器暂且排气为真空后整合为规定的条件。图15中的(▲)标记的实施例是退火中有氮气和氧气的流动的情形，更具体地，N2流量为1000sccm，O2流量为1000ysccm。(■)标记的实施例为在退火中不存在氮气和氧气的流动的情形。已知用于得到良好的存储窗的好条件与气体流动的有无无关，用气体体积比率y表示。将Ir选择为金属4的情况下，氧的体积比率y的优选条件为0.0002以上且0.02以下，获得了存储窗0.4V以上。
在采用其他的Ca组成x制作的实施例中，也与气体流动的有无无关地显示出良好的存储窗。实施例24A中，为x＝0.25，栅极层叠为Ir(75nm)/CSBT(x＝0.25,135nm)/HfO2(4nm)/Si。在无气体流动、y＝0.001、780℃、30分钟的条件下进行强电介质结晶退火，栅极电压的扫描范围为±3.3V，存储窗为0.51V。实施例24B中，为x＝0.25，栅极层叠为Ir(75nm)/CSBT(x＝0.25，135nm)/HfO2(4nm)/Si。在有气体流动、y＝0.001、780℃、30分钟的条件下进行强电介质结晶退火，栅极电压的扫描范围为±3.3V，存储窗为0.53V。实施例27A中，为x＝0.1，栅极层叠为Ir(75nm)/CSBT(x＝0.1，135nm)/HfO2(4nm)/Si。在无气体流动、y＝0.001、780℃、30分钟的条件下进行强电介质结晶退火，栅极电压的扫描范围为±3.3V，存储窗为0.48V。
图16公开了强电介质结晶化退火的工序中的退火温度与制造的FeFET的Id-Vg特性的存储窗的关系。作为纵轴的变量的存储窗为栅极电压的扫描范围为Vc±3.3V时的值。退火时间为30分钟。图16中的标记成为了1个1个制作的FeFET的实施例。(▲)标记的实施例为在退火中存在氮气和氧气的流动的情形，更具体地，N2流量为1000sccm，O2流量为1sccm。(■)标记的实施例为在退火中不存在氮气和氧气的流动的情形。(▲)标记的实施例中，栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.2,135nm)/HfO2(5nm)/Si，(■)标记的实施例中，栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.2，135nm)/HfO2(4nm)/Si。用于强电介质结晶化退火的优选的温度条件为730℃以上且800℃以下，得到了存储窗0.4V以上。
将金属4为Ir以外的实施例公开于表4中。在22A、22B、22C、19E、19B、19C的实施例中，使用了Pt作为金属4。除19E以外，存储窗为0.40V以上。强电介质结晶化退火时的氧气相对于氮气的体积比率y在上述6个实施例中不同。如果在不含氧的纯的氮中在700℃～800℃下退火，则Pt剥离。如果关注氧的含有少即y小的实施例，在y＝0.0003的实施例19E中，能够获得Id-Vg特性，但Pt的损伤大。也尝试了y＝0.0001的实施例，但Pt的剥离剧烈，不能进行Id-Vg测定。在y＝0.0007的实施例22C中，几乎没有问题，但在FeSEM(场致发射型扫描型电子显微镜)的观察中开始看到Pt的缺损。由Pt构成了金属4的情况下，优选y大于0.0007且为0.01以下。对于Ir，通过在纯的氮中在700℃～800℃下进行退火，没有发生这样的剥离、缺损。作为金属4，采用溅射法形成了Ir与Pt的重量比为1:1的Ir与Pt的合金的实施例为14A、14B。在y＝0.0004的实施例14B中，没有发现金属的剥离，但在y＝0.0001的实施例14A中，观察到少许的金属的缺损。使Ru作为金属4的实施例为17C，在y＝0.0005的退火条件下没有观测到Ru的缺损。
目前为止公开的实施例中，强电介质结晶化退火全部在1个大气压(1atm)下进行。也进行了比1atm小的减压环境下的强电介质结晶化退火。将其结果汇总于图17和表2和表3中。在图的标记附近记载了实施例名称，将其实施例的退火条件的详细情况在表2和表3中明确出来。12G、12H、12I、21B、16F的实施例在氮与氧的混合气体中进行，为体积比率y＝0.001。退火时的压力(总压)能够从图17和表2中读取。如由图17和表2中可知那样，为了获得0.4V以上的存储窗，1atm以下且0.001MPa以上的压力条件是优选的。
反复进行了研究，发现了在强电介质结晶化退火时使气体仅为氧且降低压力也有效。如图17和表3中记载的12L、12k的实施例公开的那样，为了获得0.4V以上的存储窗，导入气体仅为氧且压力为10-5MPa(即10Pa)以上且10-4MPa(即100Pa)以下是优选的。由于为减压环境，从而使以SiO2作为主成分的界面层5的形成变小，由于也供给对于作为氧化物的强电介质的退火必要的氧，因此认为成为了优选的退火条件。
图18中公开了在绝缘体2中采用了HfO2的情形的HfO2的厚度与存储窗的关系。图中的一点一点对应于实施例。(■)标记为无气体流动的情形，(▲)标记为有气体流动的情形的实施例。栅极层叠的结构和厚度为Ir(75nm)/CSBT(x＝0.2，135nm)/HfO2/Si，氧气体积比率为y＝0.001。图18示出了HfO2的厚度为2nm以上且6nm以下非常适合。
发现了两个用于对上述的全部的本发明的FeFET的Id-Vg特性进行特性调整的退火工序。在上述的全部的工序结束后进行该特性调整退火。第1方法在比强电介质结晶化退火低的温度条件下在氧气中进行。第2方法在含氢的气体中进行。也可将两者的特性调整退火并用。
第1方法中，退火温度可为500℃以上且700℃以下，退火时间可为10分钟以上且60分钟以下。图19公开了实施例02B的芯片上的一个FeFET的特性调整退火前后的Id-Vg特性。虚线曲线为特性调整前，实线曲线为特性调整后。在栅极电压为0V至1V的附近，相对于栅极电压的变化，在特性调整退火后，与特性调整退火前相比，明显地漏极电流急剧地变化。一般认为通过窄的电压变化而具有大的电流变化为宜，因此特性得到了改进。定量地用SS(sub-threshold swing，亚阈值摆幅)值进行评价。SS值为在比电压阈值低的电压付近使漏极电流变化1位数所需的栅极电压，SS值小为宜。由Id＝10-10A/μm处的曲线的斜率求出了SS值。在此采用了由左右的磁滞曲线得到的SS值的平均值。另外，用Id＝10-8A/μm评价了存储窗。图19中公开了相对于特性调整退火温度的退火后的特性变化率。(○)标记为存储窗的变化率，(■)标记为S值的变化率。其中，变化率为([退火后的物理量]-[退火前的物理量])/[退火前的物理量]，用百分比(％)表示。退火后，存储窗变化率减小不好，SS值减小好。如图20所示那样，从500℃至700℃的范围内存储窗的变化率小，另一方面，关于SS值，随着温度的上升，SS值大幅地减小。在从500℃至550℃的范围中也发现10％左右的SS值的减小。如果过度使温度上升，则促进以SiO2作为主成分的界面层5的生长，存储窗减小，因此确定第1方法的退火温度的上限。认为通过在氧中的退火，以SiO2作为主成分的界面层5与Si界面的缺陷回复。
在第2方法中，使用含氢3％至5％的氢与氮的混合气体。退火温度优选350℃以上且450℃以下，退火时间优选3分钟以上且30分钟以下的条件。通过图21和图22，能够看到第2方法的明确的效果。图21为对于上述实施例21C在400℃下进行了30分钟退火。退火后(实线曲线)与退火前(虚线曲线)相比，相对于栅极电压的变化，明显地急剧变化。图22表示对于23C的实施例芯片上的一个FeFET在400℃下进行了5分钟第2方法的退火的结果。与图21同样地看到改进的效果。认为由于氢原子进入以SiO2作为主成分的界面层5与Si的界面的悬空键，使界面的状态密度减小，因此显现出氢退火的效果。高温或长时间的氢退火使作为氧化物的强电介质分解，因此优选上述的温度和时间的范围。
公开了写入电压的绝对值为3.3V时的耐脉冲改写性特性和数据保持特性。
使用了实施例02B的FeFET。将使高3.3V宽10μs的正极性脉冲接续于高-3.3V宽10μs的负极性脉冲的周期20μs的交替脉冲作为1个周期(1个循环)。反复给予该改写交替脉冲。给予改写交替脉冲的期间为Vd＝Vs＝Vsub＝0V。将该交替脉冲给予了累计规定的次数后，为了观察耐改写性，测定Id-Vg特性。对栅极电压进行±3.3V往复扫描。栅极电压扫描期间为Vd＝0.1V、Vs＝Vsub＝0V。如用给予Id＝10-8A/μm的图6(a)中说明那样，取得2个栅极电压(阈值电压)。然后，再次给予交替脉冲。如果成为了规定的累计次数，则为了再次观察耐改写性，测定Id-Vg特性。将其反复。这样得到了图23。(▼)标记的阈值电压为使栅极电压从-3.3V上升至3.3V时得到的阈值电压值，(▲)标记的阈值电压为使栅极电压从3.3V下降到-3.3V时的阈值电压。由图23可知，本实施例具有109次以上的耐改写性。根据专利文献1、3、非专利文献4、5等中记载的技术，现有技术具有108次以上耐改写性。图23表示本发明的FeFET也具有同等以上的耐改写性。
对于数据保持特性，给予了一个高-3.3V宽0.1s的负极性脉冲后，进入数据保持的状态，数据保持期间为Vg＝Vd＝Vs＝Vsub＝0V。在图24的(▼)标记的时刻，进行读出动作。读出期间设为Vd＝0.1V、Vs＝Vsub＝0V，将Vg从1.0V扫描至0V，得到Id-Vg特性，Id＝10-8A/μm处的Vg为阈值电压，绘制于图24中。规定时间数据保持后，进行读出动作。将其反复，取得图中的(▼)标记的结果，直至脉冲写入后105秒。给予了一个高3.3V宽0.1s的正极性脉冲后，进入数据保持的状态，将进行了相同的读出动作的结果表示为(▲)标记。显示了良好的数据保持特性。105秒后，负极性脉冲后的阈值电压比正极性脉冲后的阈值电压大大约0.31V。将104秒处的(▼)标记与105秒处的(▼)标记用直线(虚线)连接，将其外插至10年。同样地，将104秒处的(▲)标记与105秒处的(▲)标记用直线(虚线)连接，将其外插至10年。该外插操作示出在10年后阈值电压之差为约0.18V，2个存储状态可充分地识别。因而，本发明具有与专利文献1至3、非专利文献1至9等中记载的数据保持特性同等的数据保持特性。再有，数据保持时间的寿命为2个状态的识别变得困难的时间。在本说明书中，定义为阈值电压之差达到了0.05V的时间。再有，也有通过在读出时将栅极电压固定来测定漏极电流从而评价数据保持特性的方法。这种情况下，开电流相对于关电流之比约为3大致对应于上述阈值电压之差0.05V，因此数据保持时间的寿命在测定漏极电流的方法中定义为开电流相对于关电流之比达到了3的时间。根据该定义外插，本实施例的数据保持的寿命充分地超过了10年。因而，本发明提供了对以往开发的FeFET同时具有的二个特性即105秒以上的数据保持特性和108次以上的耐数据改写性特性的任一者也没有损害的情况下可进行写入电压的绝对值为3.3V以下的数据的写入的FeFET。
本发明的FeFET在写入电压的绝对值超过3.3V的情况下也提供良好的元件特性。图25和图26为耐数据改写性试验的结果。图25为对于实施例27E的结果。实施例27E的栅极层叠和厚度为Ir(75nm)/CSBT(x＝0.2，135nm)/HfO2(5nm)/Si，强电介质结晶化退火在相对于氮的氧体积比率y＝0.001的混合气体(1个大气压、有气体流动)中在800℃下进行了30分钟。将高4.5V宽10μs的正极性脉冲接续于高-4.5V宽10μs的负极性脉冲的周期20μs的交替脉冲作为1个周期(1个循环)。反复给予该改写交替脉冲。给予改写交替脉冲期间为Vd＝Vs＝Vsub＝0V。给予累计规定次数的该交替脉冲后，进行读出动作。在读出动作中，首先，用高-4.5V宽10μs的负极性脉冲写入后，在能够测定阈值电压的程度的窄范围扫描栅极电压。这种情况下，栅极电压从0.9V扫描至0.1V。栅极电压扫描期间设为Vd＝0.1V、Vs＝Vsub＝0V，测定Id，给予Id＝10-8A/μm的栅极电压为给予了负极性脉冲后的阈值电压。接下来，用高4.5V宽10μs的正极性脉冲写入后，同样地栅极电压从0.9V扫描到0.1V，在Vd＝0.1V、Vs＝Vsub＝0V的条件下测定了Id。给予Id＝10-8A/μm的栅极电压为给予了正极性脉冲后的阈值电压。如果该读出动作结束，则再次给予交替脉冲。如果成为了规定的累计次数，则再次进行读出动作。将其反复。这样得到了图25。图25的结果公开了本实施例具有108次以上的耐改写性。公知由具有浮置栅极的晶体管构成的NAND闪速存储器的耐改写性至多为105左右，与其相比是显著好的耐改写性。
图26为对于实施例12H的结果。实施例12H的栅极层叠和厚度为Ir(75nm)/CSBT(x＝0.2，135nm)/HfO2(5nm)/Si，强电介质结晶化退火在y＝0.001的混合气体(有气体流动)中、0.01MPa的压力下在750℃下进行了30分钟。为了得到图25，采用与上述的方法相同的方法测定。只在数值上不同的部位做记号。将高4.5V宽10μs的正极性脉冲接续于高-4.3V宽10μs的负极性脉冲的周期20μs的交替脉冲作为1个周期(1个循环)。给予了累计规定的次数的该交替脉冲后，进行了读出动作。读出时的栅极电压从0.6V扫描至-0.4V。图26示出109次以上的耐改写性特性。
图27和图28公开了数据保持特性的结果。图27为对于实施例27F的结果。实施例27F的栅极层叠与厚度为Ir(75nm)/CSBT(x＝0.2，135nm)/HfO2(5nm)/Si，强电介质结晶化退火在相对于氮的氧体积比率y＝0.001的混合气体(1个大气压、有气体流动)中在750℃下进行了30分钟。给予了一个高-4.5V宽10μs的负极性脉冲后，进入数据保持的状态，数据保持期间为Vg＝Vd＝Vs＝Vsub＝0V。在图27的涂黑圆标记(●)的时刻进行读出动作。读出期间设为Vd＝0.1V、Vs＝Vsub＝0V，将Vg从0.3V扫描至-0.4V，得到Id-Vg特性，Id＝10-8A/μm处的Vg为阈值电压，绘制于图27。给予一个高4.5V宽10μs的正极性脉冲后，进入数据保持的状态，将进行了同样的读出动作的结果表示为白色圆标记(○)。105秒后，负极性脉冲后的阈值电压比正极性脉冲后的阈值电压大大约0.3V，显示出良好的数据保持特性。图28为对于实施例12H的结果。实施例12H的栅极层叠和厚度以及强电介质结晶化退火的条件如上所述。写入负极性脉冲的高度为-4.3V，宽度为10μs。写入正极性脉冲的高度为4.5V，宽度为10μs。数据保持期间为Vg＝Vd＝Vs＝Vsub＝0V。读出期间设为Vd＝0.1V、Vs＝Vsub＝0V，将Vg从0.6V扫描至-0.4V，得到Id-Vg特性，Id＝10-8A/μm处的Vg为阈值电压，绘制于图28中。105秒后，负极性脉冲后的阈值电压比正极性脉冲后的阈值电压大大约0.25V，显示出良好的数据保持特性。如实施例12H的例子所示那样，本发明提供同时具有优异的数据保持和优异的耐数据改写性这两种特性的FeFET。
本发明FeFET的制造方法多种多样，并无限定，从上述多个实施例中选择2个实施例，对其制造过程进行说明。
[实施例302B的情形]
1.Si基体1的准备和表面处理
准备了形成有源极区域和漏极区域、表面用35nm厚的SiO2保护的p型的Si基板。浸入缓冲氢氟酸中，将表面的保护SiO2膜除去。为图29(a)的状态。
2.绝缘体2的形成
使用脉冲激光沉积法形成了绝缘体2。靶为HfO2，激光为KrF准分子激光，激光的波长为248nm，使脉冲出射数为每秒10个，使激光能量为250mJ。基板温度为220℃，导入N2，N2流量为4sccm，压力为15Pa。成膜8分57秒，作为绝缘体2形成了4nm的HfO2。再有，根据装置与靶等的状态而变动的成膜速度另外通过监控器来把握，调节成膜时间，得到规定的膜厚。
3.膜3a的形成
使用脉冲激光沉积法形成了膜3a。靶为Ca-Sr-Bi-Ta-O，靶中含有的Ca与Sr的摩尔比为Ca:Sr＝0.2:0.8。再有，采用卢瑟福后方散射分析法查明了在经过强电介质结晶化退火而完成的FeFET中也保持该摩尔比。激光为KrF准分子激光，激光的波长为246nm，脉冲出射数为每秒50个，激光能量为250mJ。基板温度为415℃，导入O2，O2流量为3.1sccm，压力为11Pa下，成膜17分47秒，作为膜3a形成了135nm的Ca-Sr-Bi-Ta-O。再有，根据装置和靶等的状态变动的成膜速度另外通过监控器来把握，调节成膜时间，得到规定的膜厚。
4.金属4的形成
使用Rf磁控管溅射法形成了金属4。靶为金属Ir，无基板加热。导入Ar的流量为1.4sccm，压力为0.15Pa，Rf功率为40W，成膜22分30秒，作为金属4形成了75nm厚的Ir。经过2.3.4的工序达到了图29(b)的状态。
5.栅极金属形状的形成
(1)光刻工序
采用通常的光刻技术残留栅极形状的光致抗蚀剂。FeFET的栅极长度为10μm，栅极宽度为200μm至10μm，有8种。
(2)金属4的蚀刻
使用离子铣削法，将没有被光致抗蚀剂覆盖的部位的Ir金属4除去。
(3)光致抗蚀剂除去
将实施例试样浸入丙酮中，将光致抗蚀剂除去后，将其用超纯水洗净。经过该工序，成为了图29(c)的状态。
6.强电介质结晶化退火
使用红外线金面发射炉，进行了强电介质结晶化退火。安置实施例试样后对炉容器进行了真空排气。然后，将氧和氮边保持规定的体积比率y＝0.001边导入炉容器内后，停止气体导入。用10分钟从室温提高到750℃，在无流动的状态的1个大气压气体气氛中在750℃下对实施例试样退火30分钟。
7.源极·漏极接触用孔的形成
(1)光刻工序
采用通常的光刻技术将源极·漏极接触用孔的部位的抗蚀剂去除。
(2)蚀刻工序
使用离子铣削法，将强电介质3和绝缘体2除去。
(3)光致抗蚀剂除去
将实施例试样浸入丙酮中，将光致抗蚀剂除去。
经过该工序，成为图29(d)的状态，Id-Vg特性等的测定成为了可能。在图29(c)与图29(d)之间有强电介质结晶化退火的工序，图29(c)的膜3a变为了图29(d)的强电介质3。另外，图29(d)中，省略了以SiO2作为主成分的界面层5的记载。
上述2种的特性调整退火根据需要在6.或7.的工序以后进行。
[实施例12B的情形]
1.Si基体1的准备和表面处理、3.膜3a的形成、4.金属4的形成、5.栅极金属形状的形成、7.源极·漏极接触用孔的形成与上述实施例302B的情形相同。不过，在3.膜3a的形成中，考虑成膜速度的变动，成膜时间发生了改变。另外，在6.强电介质结晶化退火中，使退火温度成为了780℃，除此以外，与上述实施例302B的情形相同。
2.绝缘体2的形成中，在该实施例中在氮化铪(Hf-N)2nm形成后，形成了4nm的HfO2。HfO2的形成与上述实施例302B的情形相同。不过，考虑3.成膜速度的变动，成膜时间发生了改变。
其中，对氮化铪(Hf-N)的形成进行详述。使用如下类型的有机金属化学气相沉积法形成了氮化铪，所述有机金属化学气相沉积法为：使将含有Hf的络合物溶解在溶剂中而成的原料溶液分散在搬运气体中，将分散而成的气液两相状态的原料气体在维持气液两相状态的情况下导入气化室，在气化室中进行了气化后导入成膜室。
上述含有Hf的络合物优选Hf[N(C2H5)(CH3)]4。简写为TEMAHF。确认了写为TDEAHF的化学式Hf[N(C2H5)2]4的含有Hf的络合物也同样地能够形成Hf-N的膜。上述溶剂使用了乙基环己烷(ECH)。上述搬运气体使用了氮气，但也可以是氩气。氨(NH3)气也导入了上述生长室中。选择适合的NH3气流量是关键。另外，保持基板(即，制作中途的实施例试样)的接受器的温度也必须适宜地选择。在ECH中溶解TEMAHF而成的原料溶液中，TEMAHF在ECH中的浓度可为每1升为0.1摩尔～0.2摩尔。在ECH中溶解TDEAHF而成的原料溶液中，TDEAHF在ECH中的浓度也可为每1升为0.1摩尔～0.2摩尔。原料溶液的液体流量可为0.1ccm至0.3ccm。生长室的压力为200Pa～700Pa。可知NH3气体流量为5sccm以上且30sccm以下、接受器温度为260℃以上且400℃以下对于满足Hf3N4的化学计量比的氮化铪膜的形成适合。在该条件下，在不是FeFET的试验基板(硅片)上形成35nm的Hf-N膜，采用卢瑟福后方散射法对组成进行了分析，结果Hf与N的原子数比为[N原子数]/[Hf原子数]＝1.36。这表示本发明中成膜的氮化铪的组成与由Hf3N4的化学式已知的氮化铪(4/3＝1.33)的组成相近。
附图标记的说明
1.半导体基体
2.绝缘体
3a.膜a
3.强电介质
4.金属
5.以SiO2作为主成分的界面层(IL)
6.源极区域
7.漏极区域
表1
栅极层叠为Ir/CSBT(x＝0.2)/HfO2/Hf-N/Si的FeFET的制作条件和存储窗
表2
在减压下在氮和氧的混合气体中进行退火的实施例的条件和存储窗的汇总
表3
在减压下在氧气中进行退火的实施例的条件和存储窗
表4
作为金属4，使用了Pt、IrPt合金、Ru的实施例

Claims (22)

1.一种半导体强电介质存储元件的制造方法，其特征在于，其是由半导体基体、绝缘体、强电介质和金属构成的元件的制造方法，该制造方法在半导体基体上按以下顺序形成了绝缘体、由铋层状钙钛矿结晶的强电介质的构成元素构成的膜、和金属后进行强电介质结晶化退火，
所述膜为由锶和铋和钽和氧的元素构成的膜、钙和锶和铋和钽和氧的膜、锶和铋和钽和铌和氧的膜、或者钙和锶和铋和钽和铌和氧的膜，
所述金属由Ir、或Pt、或Ir和Pt的合金、或Ru构成，
所述强电介质结晶化退火在氮中加入了氧的混合气体中或者在氩中加入了氧的混合气体中进行。
2.根据权利要求1所述的半导体强电介质存储元件的制造方法，其特征在于，所述半导体基体具有源极区域和漏极区域，所述半导体强电介质存储元件为晶体管。
3.根据权利要求1或2所述的半导体强电介质存储元件的制造方法，其特征在于，所述强电介质结晶化退火的温度为730℃以上且800℃以下。
4.根据权利要求1或2所述的半导体强电介质存储元件的制造方法，其特征在于，所述金属为Ir，并且所述在氮中加入了氧的混合气体的氧相对于氮的体积比率为0.0002以上且0.02以下。
5.根据权利要求1或2所述的半导体强电介质存储元件的制造方法，其特征在于，所述金属为Pt，并且所述在氮中加入了氧的混合气体的氧相对于氮的体积比率大于0.0007且为0.01以下。
6.根据权利要求1或2所述的半导体强电介质存储元件的制造方法，其特征在于，所述金属为重量比1:1的Ir与Pt的合金，并且所述在氮中加入了氧的混合气体的氧相对于氮的体积比率大于0.0001且为0.0004以下。
7.根据权利要求1或2所述的半导体强电介质存储元件的制造方法，其特征在于，所述强电介质结晶化退火时的压力为0.001MPa以上且1个大气压以下。
8.根据权利要求1或2所述的半导体强电介质存储元件的制造方法，其特征在于，所述绝缘体为含有铪、锆、镧、钇、铝、镁、锰的金属元素中的至少1种的金属氧化物、或该金属氧化物的层叠金属氧化物。
9.根据权利要求1或2所述的半导体强电介质存储元件的制造方法，其特征在于，所述绝缘体为氮化铪或氮化铝的氮化物。
10.根据权利要求1或2所述的半导体强电介质存储元件的制造方法，其特征在于，所述绝缘体为所述氮化物与所述金属氧化物的层叠、或者所述氮化物与所述层叠金属氧化物的层叠。
11.根据权利要求10所述的半导体强电介质存储元件的制造方法，其特征在于，所述氮化物为氮化铪，所述金属氧化物为HfO2。
12.根据权利要求8所述的半导体强电介质存储元件的制造方法，其特征在于，所述金属氧化物为HfO2，HfO2的膜厚为1.3nm以上且13nm以下。
13.根据权利要求1或2所述的半导体强电介质存储元件的制造方法，其特征在于，进行了所述强电介质结晶化退火以后，进行特性调整退火，该特性调整退火是在氧气中的退火和在氮中混合了氢的混合气体中的退火中的至少一者的退火。
14.根据权利要求13所述的半导体强电介质存储元件的制造方法，其特征在于，所述特性调整退火中的所述在氧气中的退火的温度为600℃以上且700℃以下。
15.根据权利要求13所述的半导体强电介质存储元件的制造方法，其特征在于，所述特性调整退火中的所述在氮中混合了氢的混合气体的退火的温度为350℃以上且450℃以下。
16.根据权利要求13所述的半导体强电介质存储元件的制造方法，其特征在于，所述特性调整退火中的所述在氮中混合了氢的混合气体的退火的时间为3分钟以上且30分钟以下。
17.一种半导体强电介质存储元件的制造方法，其特征在于，其是由半导体基体、绝缘体、强电介质和金属构成的元件的制造方法，该制造方法在半导体基体上按以下顺序形成了绝缘体、由铋层状钙钛矿结晶的强电介质的构成元素构成的膜、和金属后进行强电介质结晶化退火，
所述膜为由锶和铋和钽和氧的元素构成的膜、钙和锶和铋和钽和氧的膜、锶和铋和钽和铌和氧的膜、或者钙和锶和铋和钽和铌和氧的膜，
所述金属由Ir、或Pt、或Ir和Pt的合金、或Ru构成，
所述强电介质结晶化退火在压力为10Pa以上且100Pa以下的氧气氛中进行。
18.根据权利要求9所述的半导体强电介质存储元件的制造方法，其特征在于，通过如下的有机金属化学气相沉积法，使含有Hf的络合物与NH3气在生长室中反应而形成上述氮化铪，所述有机金属化学气相沉积法为：使将含有Hf的络合物溶解在溶剂中而成的原料溶液分散在搬运气体中，将分散而成的气液两相状态的原料气体在维持气液两相状态的情况下导入气化室，在气化室中进行了气化后导入成膜室。
19.根据权利要求18所述的半导体强电介质存储元件的制造方法，其特征在于，所述含有铪的络合物为TEMAHF或TDEAHF。
20.一种半导体强电介质存储晶体管，其特征在于，其按以下顺序将具有源极区域和漏极区域的半导体基体、绝缘体、强电介质和金属层叠，
所述强电介质为由锶和铋和钽和氧构成的铋层状钙钛矿强电介质、或者由钙和锶和铋和钽和氧构成的铋层状钙钛矿强电介质、或者由锶和铋和钽和铌和氧构成的铋层状钙钛矿强电介质、或者由钙和锶和铋和钽和铌和氧构成的铋层状钙钛矿强电介质，
上述金属为Ir、或Pt、或Ir和Pt的合金、或Ru，
所述强电介质的膜厚大于59nm且小于150nm，数据的写入即使在写入电压的绝对值为3.3V以下的情况下也能利用，能进行105秒以上的数据保持。
21.根据权利要求20所述的半导体强电介质存储晶体管，其特征在于，所述半导体强电介质存储晶体管可进行108次以上数据改写。
22.根据权利要求20所述的半导体强电介质存储晶体管，其特征在于，在所述半导体基体与所述绝缘体的界面处所形成的半导体基体表面的界面层的厚度比3.4nm小。
CN201710265559.0A 2016-04-22 2017-04-21 半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管 Active CN107452742B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-086570 2016-04-22
JP2016086570A JP6751866B2 (ja) 2016-04-22 2016-04-22 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ

Publications (2)

Publication Number Publication Date
CN107452742A true CN107452742A (zh) 2017-12-08
CN107452742B CN107452742B (zh) 2022-02-01

Family

ID=58644838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710265559.0A Active CN107452742B (zh) 2016-04-22 2017-04-21 半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管

Country Status (6)

Country Link
US (2) US10686043B2 (zh)
EP (1) EP3236487B1 (zh)
JP (1) JP6751866B2 (zh)
KR (1) KR102154646B1 (zh)
CN (1) CN107452742B (zh)
TW (1) TWI721157B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190008049A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자의 제조 방법
KR20190115508A (ko) * 2018-03-15 2019-10-14 에스케이하이닉스 주식회사 강유전성 메모리 장치
US10879391B2 (en) * 2019-05-07 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Wakeup-free ferroelectric memory device
KR20210014017A (ko) 2019-07-29 2021-02-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US11139315B2 (en) * 2019-10-31 2021-10-05 Qualcomm Incorporated Ferroelectric transistor
US11227933B2 (en) * 2020-03-31 2022-01-18 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric field effect transistor using charge trapping band misalignment and methods of forming the same
KR20210143046A (ko) * 2020-05-19 2021-11-26 삼성전자주식회사 산화물 반도체 트랜지스터
US11569382B2 (en) * 2020-06-15 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
US20210399136A1 (en) * 2020-06-18 2021-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133092A (en) * 1998-07-24 2000-10-17 Symetrix Corporation Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US20010028582A1 (en) * 2000-04-07 2001-10-11 Yasuo Tarui Ferroelectric memory element
US20020096737A1 (en) * 2000-08-24 2002-07-25 Takashi Nakamura Semiconductor device and method for manufacturing the same
US20020098599A1 (en) * 2000-02-24 2002-07-25 Hidemi Takasu Method of manufacturing ferroelectric memory device
US20020168785A1 (en) * 2001-05-10 2002-11-14 Symetrix Corporation Ferroelectric composite material, method of making same, and memory utilizing same
US20030036243A1 (en) * 1999-02-12 2003-02-20 Katsuyuki Hironaka Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method
US6660631B1 (en) * 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
US20040036111A1 (en) * 2002-03-26 2004-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and a fabrication method thereof
US20050230726A1 (en) * 2003-09-04 2005-10-20 Intematix Corporation Ferroelectric rare-earth manganese-titanium oxides
US20080087890A1 (en) * 2006-10-16 2008-04-17 Micron Technology, Inc. Methods to form dielectric structures in semiconductor devices and resulting devices
US20080217738A1 (en) * 2007-03-09 2008-09-11 Fujitsu Limited Semiconductor device and method of manufacturing the same
US20090020797A1 (en) * 2006-03-30 2009-01-22 Fujitsu Limited Semiconductor device and method of manufacturing the same
US20150171183A1 (en) * 2012-06-05 2015-06-18 National Institute Of Advanced Industrial Science And Technology Semiconductor ferroelectric storage transistor and method for manufacturing same
US20150357077A1 (en) * 2013-01-16 2015-12-10 Nitto Denko Corporation Transparent conductive film and production method therefor

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152859B2 (ja) 1994-09-16 2001-04-03 株式会社東芝 半導体装置の製造方法
US6185472B1 (en) * 1995-12-28 2001-02-06 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, manufacturing apparatus, simulation method and simulator
JP3103916B2 (ja) 1997-07-09 2000-10-30 ソニー株式会社 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
US6048740A (en) * 1998-11-05 2000-04-11 Sharp Laboratories Of America, Inc. Ferroelectric nonvolatile transistor and method of making same
US6151241A (en) 1999-05-19 2000-11-21 Symetrix Corporation Ferroelectric memory with disturb protection
US6495878B1 (en) 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
JP5016416B2 (ja) 2001-01-18 2012-09-05 株式会社渡辺商行 気化器及び気化方法
US6441417B1 (en) 2001-03-28 2002-08-27 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
JP2002305289A (ja) 2001-04-05 2002-10-18 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4488661B2 (ja) * 2001-09-18 2010-06-23 Ｏｋｉセミコンダクタ株式会社 強誘電体キャパシタの製造方法
JP2003243628A (ja) * 2002-02-15 2003-08-29 Sony Corp 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法
JP4887481B2 (ja) 2002-08-20 2012-02-29 独立行政法人産業技術総合研究所 半導体強誘電体記憶デバイス
CN100423266C (zh) 2002-08-20 2008-10-01 独立行政法人产业技术综合研究所 半导体-铁电体存储器设备以及制造该设备的工艺
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
JP2004139655A (ja) * 2002-10-17 2004-05-13 Matsushita Electric Ind Co Ltd 半導体記憶装置及びそれが搭載された電子装置
WO2004059736A1 (ja) * 2002-12-25 2004-07-15 Fujitsu Limited 半導体装置の製造方法
US6876536B2 (en) 2002-12-27 2005-04-05 Tdk Corporation Thin film capacitor and method for fabricating the same
US9121098B2 (en) 2003-02-04 2015-09-01 Asm International N.V. NanoLayer Deposition process for composite films
JP4192008B2 (ja) 2003-02-18 2008-12-03 株式会社渡辺商行 気化器及び気化器の洗浄方法並びに気化器を用いた装置
JP4785180B2 (ja) 2004-09-10 2011-10-05 富士通セミコンダクター株式会社 強誘電体メモリ、多値データ記録方法、および多値データ読出し方法
KR100655291B1 (ko) * 2005-03-14 2006-12-08 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그 제조방법
JP2007115733A (ja) * 2005-10-18 2007-05-10 Fujitsu Ltd 強誘電体キャパシタ、強誘電体メモリ、及びそれらの製造方法
JP4768469B2 (ja) * 2006-02-21 2011-09-07 株式会社東芝 半導体装置の製造方法
JP2008016626A (ja) 2006-07-05 2008-01-24 Toshiba Corp 半導体装置及びその製造方法
JP4822547B2 (ja) 2007-03-28 2011-11-24 独立行政法人産業技術総合研究所 強誘電体を有する電界効果トランジスタ型記憶素子及びその製造方法
JP2008219026A (ja) 2008-03-31 2008-09-18 Watanabe Shoko:Kk 原料溶液の気化方法
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US20120181584A1 (en) 2011-01-19 2012-07-19 Ru Huang Resistive Field Effect Transistor Having an Ultra-Steep Subthreshold Slope and Method for Fabricating the Same
US8513773B2 (en) * 2011-02-02 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Capacitor and semiconductor device including dielectric and N-type semiconductor
KR20130047054A (ko) * 2011-10-31 2013-05-08 에스케이하이닉스 주식회사 고유전층 및 금속게이트전극을 갖는 반도체장치 및 그 제조 방법
JP5561300B2 (ja) 2012-03-26 2014-07-30 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2014053571A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
JP6438727B2 (ja) * 2013-10-11 2018-12-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133092A (en) * 1998-07-24 2000-10-17 Symetrix Corporation Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US20030036243A1 (en) * 1999-02-12 2003-02-20 Katsuyuki Hironaka Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method
US20020098599A1 (en) * 2000-02-24 2002-07-25 Hidemi Takasu Method of manufacturing ferroelectric memory device
US20010028582A1 (en) * 2000-04-07 2001-10-11 Yasuo Tarui Ferroelectric memory element
US20020096737A1 (en) * 2000-08-24 2002-07-25 Takashi Nakamura Semiconductor device and method for manufacturing the same
US6660631B1 (en) * 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
US20020168785A1 (en) * 2001-05-10 2002-11-14 Symetrix Corporation Ferroelectric composite material, method of making same, and memory utilizing same
US20040036111A1 (en) * 2002-03-26 2004-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and a fabrication method thereof
US20050230726A1 (en) * 2003-09-04 2005-10-20 Intematix Corporation Ferroelectric rare-earth manganese-titanium oxides
US20090020797A1 (en) * 2006-03-30 2009-01-22 Fujitsu Limited Semiconductor device and method of manufacturing the same
US20080087890A1 (en) * 2006-10-16 2008-04-17 Micron Technology, Inc. Methods to form dielectric structures in semiconductor devices and resulting devices
US20080217738A1 (en) * 2007-03-09 2008-09-11 Fujitsu Limited Semiconductor device and method of manufacturing the same
US20150171183A1 (en) * 2012-06-05 2015-06-18 National Institute Of Advanced Industrial Science And Technology Semiconductor ferroelectric storage transistor and method for manufacturing same
US20150357077A1 (en) * 2013-01-16 2015-12-10 Nitto Denko Corporation Transparent conductive film and production method therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WENWU WANG: "The Fabrication of Hafnium Nitride by Metal Organic Chemical Vapor Deposition (MOCVD) Using TDEAHF Precursor for Gate-Electrode Application", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *

Also Published As

Publication number Publication date
US20200279927A1 (en) 2020-09-03
EP3236487A3 (en) 2018-05-16
KR20170121082A (ko) 2017-11-01
EP3236487B1 (en) 2024-06-05
US11335783B2 (en) 2022-05-17
JP6751866B2 (ja) 2020-09-09
TW201803033A (zh) 2018-01-16
TWI721157B (zh) 2021-03-11
JP2017195348A (ja) 2017-10-26
US10686043B2 (en) 2020-06-16
CN107452742B (zh) 2022-02-01
EP3236487A2 (en) 2017-10-25
US20170309488A1 (en) 2017-10-26
KR102154646B1 (ko) 2020-09-10

Similar Documents

Publication Publication Date Title
CN107452742A (zh) 半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管
Lee et al. The influence of top and bottom metal electrodes on ferroelectricity of hafnia
Gaddam et al. Insertion of HfO 2 seed/dielectric layer to the ferroelectric HZO films for heightened remanent polarization in MFM capacitors
CN104471702B (zh) 半导体铁电存储晶体管及其制造方法
CN106463513B (zh) 铁电存储器单元及形成半导体结构的方法
Mueller et al. From MFM Capacitors Toward Ferroelectric Transistors: Endurance and Disturb Characteristics of ${\rm HfO} _ {2} $-Based FeFET Devices
CN104810269B (zh) 具有铁电氧化铪的半导体装置及形成该半导体装置的方法
WO2021112247A1 (ja) 不揮発性記憶装置、不揮発性記憶素子及びその製造方法
Lomenzo et al. Ferroelectric Si-doped HfO 2 device properties on highly doped germanium
CN1306599C (zh) 半导体装置及其制造方法
US20210375890A1 (en) Ferroelectric memory device and method of forming the same
CN110085590A (zh) 形成铁电存储器单元的方法及相关半导体装置结构
JP2008270313A (ja) 半導体記憶素子
WO2021024598A1 (ja) 不揮発性記憶装置及びその動作方法
US20230378354A1 (en) Ferroelectric memory devices having improved ferroelectric properties and methods of making the same
US11968841B2 (en) Ferroelectric device based on hafnium zirconate and method of fabricating the same
Wang et al. Evolution of pronounced ferroelectricity in Hf 0.5 Zr 0.5 O 2 thin films scaled down to 3 nm
Zhao et al. Impact of molybdenum oxide electrode on the ferroelectricity of doped-hafnia oxide capacitors
CN114664833A (zh) 存储器件、形成其的方法及包括存储单元的存储器件
US20230200078A1 (en) Ferroelectric Device
US20230085754A1 (en) Memory device
Ohmi Transistor-type nonvolatile memory using hafnium-based ferroelectric thin films
Wang et al. Tunable defect engineering of Mo/TiON electrode in angstrom-laminated HfO2/ZrO2 ferroelectric capacitors towards long endurance and high temperature retention
US20240145571A1 (en) Inserting inhibition layer for inducing antiferroelectricity to ferroelectric structure
US20230403862A1 (en) Ferroelectric tunnel junctions with conductive electrodes having asymmetric nitrogen or oxygen profiles

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210108

Address after: Tokyo, Japan

Applicant after: National Research and Development Corporation Industrial Technology Research Institute

Applicant after: Co Ltd. and Hirotake

Address before: Tokyo, Japan

Applicant before: National Research and Development Corporation Industrial Technology Research Institute

Applicant before: WACOM R&D Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: National Research and Development Corporation Industrial Technology Comprehensive Research Institute

Patentee after: Wagom Research Institute

Address before: Tokyo, Japan

Patentee before: National Research and Development Corporation Industrial Technology Comprehensive Research Institute

Patentee before: Co., Ltd. and Guangwu

CP01 Change in the name or title of a patent holder