CN100423266C - 半导体-铁电体存储器设备以及制造该设备的工艺 - Google Patents

Abstract

此前的MFIS晶体管存在的问题的是，在数据写入之后，数据会根据存储晶体管的操作在大约最多一天的时间里消失。这主要是因为：缓冲层与铁电体具有很高的漏电流，因此，电荷积聚在铁电体与缓冲层之间的界面周围，从而屏蔽了由铁电体存储的电极化，使铁电体的电极化无法控制晶体管中的源极与漏极之间的电导。在本发明中，通过构造由HfO_2+u或Hf_1-xAl_2xO_2+x+y制成的绝缘体缓冲层(2)，可以减少流经绝缘体缓冲层(2)以及铁电体(3)中的每一个的漏电流，并且可以实现具有真正地充分长的数据保持时间的存储晶体管。

Description

半导体-铁电体存储器设备以及制造该设备的工艺

技术领域

本发明涉及半导体-铁电体存储设备以及制造该设备的工艺。更特别地，本发明涉及一种将栅极绝缘膜中含有铁电体膜的晶体管用作存储单元的半导体-铁电体存储设备，以及用于制造该设备的工艺。

背景技术

专利文献1：日本特开2001-291841号公报

专利文献2：日本特开2002-353420号公报

非专利文献1：S.Migita et al.，Integrated Ferroelectrics，Vol.40，pp.135-143，2001

非专利文献2：Shinji Migita et al.，Denshi 

GakkaiRonbun-shi，Vol.J85-C，No.1(January 2002)，pp.14-22

预期使用铁电体作为栅极绝缘膜的晶体管将会成为下一代高度集成存储器，这是因为数据存储、数据读取和写入全都是在单个晶体管中执行的。在这种晶体管中，根据铁电体的电极化的方向来控制晶体管的电导。实际上，目前已经对这样的结构进行了研究，其中该结构包含了绝缘体缓冲层，所述缓冲层插在半导体与铁电体之间，以免损害半导体和铁电体的特性(例如，参见专利文献1和2)。这种结构包含有与铁电体相接触的金属栅极的晶体管被称为MFIS(金属-铁电体-绝缘体-半导体)晶体管。

原则上，预期MFIS晶体管应该具有下列特性：(1)由于应用了电极化，因此，即使在断电的时候，数据也不会消失；(2)读出操作只需要检查晶体管源极与漏极之间的电导，并且即使是在执行了读取操作之后，数据内容仍未被破坏；以及(3)读取和写入数据的速度与DRAM的速度一样高。

然而，此前的MFIS晶体管存在问题，那就是在写入了数据之后，数据会根据存储晶体管的操作而在最多约为1天的时间里消失(例如，参见非专利文献1和2)。

如上所述，此前的MFIS晶体管不能在能够实际使用的时段上保持数据。这主要是因为缓冲层和铁电体都具有很高的漏电流，因此，电荷将会积聚在铁电体与缓冲层之间的界面周围，由此所述电荷将会屏蔽铁电体中的电极化，从而使铁电体的电极化无法控制晶体管中的源极与漏极之间的电导。

此外还存在着这样问题，尽管在铁电体中的数据写入过程中，为MFIS施加了电压，但是当缓冲层的介电常数很低的时候，大部分电压都作用于缓冲层。

发明内容

本发明解决了上述相关技术中的问题。并且本发明的目的是提供一种能在可以实际使用的一个时段上保持数据的MFIS类型的存储设备。

为了实现上述目的，本发明提供了一种半导体-铁电体存储器装置，其包括：金属-铁电体-绝缘体-半导体MFIS晶体管，其包括具有源极区和漏极区的半导体基底或半导体区域，并且在所述半导体基底或半导体区域上依次层叠有绝缘体缓冲层、铁电体膜以及栅极，其中该绝缘体缓冲层是包含铪-铝氧化物的绝缘膜，所述绝缘体缓冲层中的所述铪元素与所述铝元素之间的比为Hf_1-x∶Al_2x，其中构成比x处于0＜x＜0.7的范围内。

更为优选地，所述绝缘体缓冲层包含有氮元素作为添加物。

为了实现上述目的，本发明还提供了一种半导体-铁电体存储器装置，其包括金属-铁电体-绝缘体-半导体MFIS晶体管，该金属-铁电体-绝缘体-半导体MFIS晶体管包括具有源极区和漏极区的半导体基底或半导体区域，并且在所述半导体基底或半导体区域上依次层叠有绝缘体缓冲层、铁电体膜以及栅极，其中该绝缘体缓冲层是包括铪氧化物的绝缘膜，并且包含有氮元素作为添加物。

优选地，所述氮元素的含有量为1×l0¹⁹cm^-3到1×10²²cm^-3。

更为优选地，在半导体基底与绝缘体缓冲层之间插入有氧化物膜、氮化物膜或氮氧化合物膜。

为了实现该目的，本发明还提供了一种用于制造半导体-铁电体存储器装置的工艺，该半导体-铁电体存储器装置包括金属-铁电体-绝缘体-半导体MFIS晶体管，该金属-铁电体-绝缘体-半导体MFIS晶体管包括具有源极区和漏极区的半导体基底或半导体区域，并且在所述半导体基底或半导体区域上依次层叠有包括铪-铝氧化物的绝缘体缓冲层、铁电体膜以及栅极，所述绝缘体缓冲层中的所述铪元素与所述铝元素之间的比为Hf_1-x∶Al_2x，其中构成比x处于0＜x＜0.7的范围内，所述工艺包括半导体表面的处理、绝缘体缓冲层的形成、铁电体膜的形成、栅极的形成以及热处理。

优选地，所述绝缘体缓冲层的形成是在包含有氮气的气氛中进行的。

为了实现该目的，本发明还提供了一种用于制造半导体-铁电体存储器装置的工艺，该半导体-铁电体存储器装置包括金属-铁电体-绝缘体-半导体MFIS晶体管，该金属-铁电体-绝缘体-半导体MFIS晶体管包括具有源极区和漏极区的半导体基底或半导体区域，并且在该半导体基底或者半导体区域上依次层叠有包括铪氧化物、并包含有氮元素作为添加物的绝缘体缓冲层、铁电体膜以及栅极，所述工艺包括半导体表面的处理、绝缘体缓冲层的形成、铁电体膜的形成、栅极的形成以及热处理，其中所述绝缘体缓冲层的形成是在包含有氮气的气氛中进行的。

优选地，所述包含有氮气的气氛是包含有摩尔比为1∶1到1∶10^-7的氮和氧的混合气体的气氛。

更为优选地，所述热处理在从如下各项中选择的任何定时和环境中至少执行一次：在铁电体膜的形成过程中的用于形成铁电体膜的真空容器中；在铁电体膜形成之后的用于形成铁电体膜的真空容器中；在铁电体膜形成之后和栅极形成之前的退火炉中；以及，在栅极形成之后的退火炉中。

根据本发明，可以以一个晶体管的尺寸来实现数据的写入和读出，并且写入的数据在一实际足够长的时段上都不会消失。此外，即使在读出之后，数据的内容仍未被破坏。根据本发明的装置可以用在多种电路中，这其中不但作为用于大范围应用的半导体存储器，而且还作为了半导体逻辑电路中的稳定的临时存储器。

附图说明

图1是根据本发明的晶体管的概观说明图。

图2是显示了示例1中的栅极电压与漏极电流之间的关系的图。

图3是显示了根据示例1的晶体管中的漏极电流随时间变化的图。

图4是显示了示例2中的栅极电压与漏极电流之间的关系的图。

图5是显示了根据示例2的晶体管中的漏极电流随时间变化的图。

图6是显示了示例1中的扫描栅极电压与存储器窗宽度之间关系的图。

图7是显示了示例1中的栅极电压与栅极漏电流之间的关系的图。

图8是显示了示例1中的重写操作数目与漏极电流之间的关系的图。

图9是显示了示例1中的栅极电压脉冲宽度与漏极电流之间的关系的图。

图10是显示了示例2中的栅极电压与栅极漏电流之间的关系的图。

图11是显示了示例1至7中的Hf_1-xAl₂XO_2+x+y中的组成x与存储窗宽度之间的关系的图。

图12是显示了根据示例5的晶体管中的漏极电流随时间变化的图。

图13是显示了示例1和8中的氧(相对于氮)的摩尔比与存储窗宽度之间的关系的图。

图14是显示了根据示例9的晶体管中的漏极电流随时间变化的图。

图15是显示了根据示例10的晶体管中的漏极电流随时间变化的图。

具体实施方式

图1是根据本发明的半导体-铁电体存储器装置的概观说明图。为了制造根据本发明的该装置，首先需要准备半导体基底1。这个半导体基底1可以是硅、锗或硅/锗混合晶体，但也可以是SiC或GaAs，其类型并没有受到限制。此外还可以用SOI(绝缘体上硅(silicon on insulator))基板来代替半导体基底。

绝缘体缓冲层的一个面2a与半导体基底1的一个面相连。由于绝缘体缓冲层2由包含铪作为组成元素的氧化物HfO_2+u制成，或者由包含铪和铝作为组成元素的氧化物Hf_1-xAl_2xO_2+x+y制成。所以，从增强热稳定性和化学稳定性以及具有较高介电常数的观点上讲，特别优选的是：使x的范围处于0＜x＜0.7。从显示出良好绝缘特性的观点上讲，较为优选的是：使y的范围处于-0.2＜y＜0.2。此外，从展现良好绝缘特性的立场上讲，特别优选的是使u的范围处于-0.2＜u＜0.2。此外，从减少用于数据写入、即确定电极化状态的所施加的电压绝对值的观点上讲，特别优选的是：使HfO_2+u和Hf_1-xAl_2xO_2+x+y中的每一个的厚度t都处于范围4nm＜t＜40nm之中。

铁电体膜3的一个面3a连接到绝缘体缓冲层2的另一个面2b。尽管铁电体的种类不受限制，但是铁电体的典型示例包括SrBi₂Ta₂O₉、SrBi₂(Ta_1-zNb_z)₂O₉、Bi₄Ti₃O₁₂、Bi_4-zLa_zTi₃O₁₂、PbZr_1-zTi_zO₃以及YMnO₃。从减小用于数据写入(即确定电极化状态)所施加的电压的绝对值的观点上讲，特别优选的是：使铁电体膜的厚度d处于范围20nm＜d＜600nm。

栅极4与铁电体膜3的另一个面3b相连。栅极4可以是具有良好电导性的任何一种材料。例如，它既可以是金或铂之类的金属、诸如TiN或TaN的氮化物、或者诸如IrO₂或RuO₂的氧化物。此外，栅极4可以是多层膜，例如Pt/TiN/Ti或IrO₂/Ir。

半导体基底1具有源极区5和漏极区6。在源极区5和漏极区6是n型的情况下，除了源极区5和漏极区6以外的区域7是p型的。在半导体基底1中的源极区5以及漏极区6是p型的情况下，除源极区5和漏极区6以外的区域7是n型的。

效果

数据存储是以铁电体膜3的电极化为基础的。为了具有铁电体性，在薄膜形成或是后续热处理过程中应该将铁电体膜3加热至高温，以使膜3成为结晶状态。这个结晶化温度通常是从650℃到950℃。一般来说，温度越高，结晶性和铁电体性越好。结晶步骤的时间通常是1小时。为了在硅中形成源极区和漏极区，有必要进行在至少大约为1050℃温度下的短时(通常是30秒)热处理来激活杂质。而绝缘体缓冲层2也不可避免地经历了这个用于使铁电体膜3结晶化的高温步骤。在标准的制造工艺中，缓冲层2还经历了用于形成源极区和漏极区的热处理步骤。相应地，在现有的工艺中，绝缘体缓冲层2也会在热处理步骤中被结晶化，由此导致在晶粒之间的晶粒边界有漏电流流过，这一点是非常不利的。在本实施例中的HfO_2+u或Hf_1-xAl_2xO_2+x+y的情况下，甚至在用于铁电体结晶化的热步骤和用于激活杂质的热步骤中，绝缘体缓冲层2也未被结晶化，而是保持非晶体状态。因此，绝缘体缓冲层2可以具有减小的漏电流。对于非晶体状态的绝缘体缓冲层2，其表面要比已结晶化的绝缘体缓冲层更为平滑。用于铁电体膜3的晶体生长的晶种不易于从非晶体的绝缘体缓冲层2的表面产生。相应地，铁电体膜3的晶粒可以很小并且可以形成致密薄膜，以及减少流经铁电体膜3的漏电流。另一方面，在结晶化绝缘体缓冲层2的时候，这个层会因为晶粒和晶粒边界而具有增强的表面不规则性。这些晶粒易于产生铁电体膜3的晶种，并且所得到的铁电体膜3由大的晶粒构成并具有增大的漏电流。如上所述，通过构造HfO_2+u或Hf_1-xAl_2xO_2+x+y的绝缘体缓冲层2，可以减少分别流经绝缘体缓冲层2以及铁电体膜3的漏电流，并且可以实现具有足够长的数据保持时间的存储晶体管。在热处理步骤中，Hf_1-xAl_2xO_2+x+y即使处于与HfO_2+u相比更高的温度，也仍保持非晶体状态，因此，在使用具有较高结晶化温度的铁电体作为铁电体膜3的时候，Hf_1-xAl_2xO_2+x+y是特别优选的。

制造工艺

接下来将对制造工艺加以说明。毫无疑问，在这里不应该将本发明的制造工艺视为是仅限于以下处理。

可以使用任何一种薄膜形成技术来形成绝缘体缓冲层2。用于物理汽相淀积的有效技术包括：脉冲激光淀积(也称为激光融蚀(laserablation))、溅射以及汽相淀积。化学淀积的示例包括MOCVD(金属有机化学汽相淀积)、MOD(金属有机分解)以及溶胶-凝胶法。

此外，可以使用任何一种薄膜形成技术来形成铁电体膜3以及栅极4。用于物理汽相淀积的有效技术包括脉冲激光淀积、溅射以及汽相淀积。而化学淀积的示例包括MOCVD、MOD以及溶胶-凝胶法。

在下文中对制造工艺的示例进行了描述，在该示例中，使用硅作为半导体基底1，并且使用脉冲激光淀积来形成绝缘体缓冲层2以及铁电体膜3。

1.硅表面的处理

通过一种标准表面清洁方法来清洁硅表面。此后，用稀释的氢氟酸或者缓冲氢氟酸清除残留在表面上的氧化层。另外，可以进行例如用于形成由一个到几个分子层构成的氧化物膜、氮化物膜或氮氧化物膜的表面处理。

2.绝缘体缓冲层2的形成

通过脉冲激光淀积来形成所述层。为了防止形成诸如SiO₂的具有低介电常数的氧化层，在形成所述层的过程中，硅的温度保持在较低的温度(从室温到550℃)。当绝缘体缓冲层2是一种包含铪和铝作为构成元素的氧化物时，使用目标合成物Hf_1-xAl_2xO_2+x+y。另选地，也可以使用HfO_2+u以及Al₂O₃。在这种情况下，虽然可以同时汽化(溅射)这两个目标，但是可以使用这样一种方法，其中通过热处理分别交替地将两个目标汽化一次或多次，以合成Hf_1-xAl_2xO_2+x+y。在交替淀积HfO_2+u和Al₂O₃时，特别优选的是：先淀积HfO_2+u。在绝缘体缓冲层2是包含铪作为组成元素的氧化物时，使用目标合成物HfO_2+u。由于绝缘体缓冲层2是氧化物，因此在形成过程中导入了氧气。特别优选的是：将氧气与氮气相混合，以防止和减小在硅与绝缘体缓冲层2之间的界面上形成介电常数很低的氧化层。此外，氮还可以减少绝缘体缓冲层2中的结构缺陷并降低漏电流。在使用氧/氮混合气体的时候，N∶O混合摩尔比是从1∶1到1∶10^-7。此外，由于Hf_1-xAl_2xO_2+x+y以及HfO_2+u目标自身包含有氧，并且由于铪原子以及铝原子容易形成氧化物，因此只可以在绝缘体缓冲层2的形成过程中导入氮气。在这种情况下，所述混合摩尔比是由氮气中包含的剩余的氧的量确定的。虽然氮与剩余的氧之间的混合摩尔比N∶O通常是从1∶10^-5到1∶10^-7，但是氧气与氮气的摩尔比可以小于这个范围。

作为在包含氮气的气氛中形成膜的结果，将氮元素作为添加物添加到绝缘体缓冲层中。由此可以提供如上所述的效果。优选地，氮元素的含量处于从1×10¹⁹cm^-3到1×10²²cm^-3的范围。更为优选的是，其范围是从5×10¹⁹cm^-3到5×10²¹cm^-3。

3.铁电体膜3的形成

该膜是通过脉冲激光淀积形成的。可以使用这样一种方法：将作为半导体基底1的硅置于与在上述绝缘体层2的形成中使用的相同的用于薄膜形成的真空容器中，并且在不从该容器中取出硅的情况下，通过脉冲激光淀积连续地形成绝缘体缓冲层2以及铁电体膜3。这种方法是非常优选的，因为绝缘体缓冲层2与铁电体膜3之间的界面保持清洁并且可以获得优异的电气特性。在铁电体膜3的形成过程中导入了氧气。

4.栅极的形成

例如，在铂的情况下，通过利用电子束加热的汽相淀积、通过溅射或脉冲激光淀积来形成铂栅极。

5.热处理步骤

执行热处理用于使铁电体膜3结晶化。在这里存在四种热处理定时情况，并且实施了至少其中的一种。

(1)在上述步骤(3)的薄膜形成过程中的热处理。(2)在上述步骤3中的薄膜形成之后在用于薄膜形成的真空容器中的热处理。(3)在步骤3的薄膜形成之后并在步骤4之前，在退火炉中的热处理。(4)在步骤4之后在退火炉中的热处理。

当铁电体膜3是SrBi₂Ta₂O₉的时候，用于结晶化的热处理温度是从650℃到900℃。

在该用于结晶化的热处理步骤中，在向硅基底表面供应氧的时候，存在如下情况：在基底与绝缘体缓冲层之间的界面或者在基底与例如氧化物膜的表面处理膜之间的界面上会生长氧化硅膜。根据本发明，由于向绝缘体缓冲层添加了氮元素，因此氧元素的活动被抑制，从而抑制了氧化硅膜的生长。此外还应该防止热处理减少铁电体膜。

[示例1]

以下是所使用的材料及其厚度。

半导体基底1：Si

绝缘体缓冲层2：Hf_1-xAl_2xO_2+x+y；x＝0.25；y＝0；厚度是10nm

铁电体膜3：SrBi₂Ta₂O₉；厚度是400nm

栅极4：Pt；厚度是200nm；栅极宽度(从源极区到漏极区的距离长度)是10μm

源极区5和漏极区6的导电类型：n型

区域7的导电类型：p型

作为绝缘体缓冲层2的Hf_1-xAl_2xO_2+x+y(x＝0.25；y＝0)是通过脉冲激光淀积形成的。所使用的激光器是KrF准分子激光器。激光能量是250毫焦/脉冲，脉冲重复频率是2Hz，并且淀积时间是270秒。基底温度是200℃。导入气体是氮/氧混合气体，其中摩尔比N∶O是1∶10^-6。在淀积室中的该导入气体的压力是0.1托(13.33帕)。此外，通过脉冲激光淀积还形成了与铁电体膜3相对应的SrBi₂Ta₂O₉。激光器的种类和能量与上述绝缘体缓冲层2的情况一样。脉冲重复频率是5Hz并且淀积时间是34分钟。基底温度则是400℃。导入气体是氧气。在淀积室中的导入气体的压力是0.1托(13.33帕)。通过电子束真空淀积将铂形成为栅极4。在形成了栅极之后，在大气压的氧中在800℃下执行热处理1小时，从而使SrBi₂Ta₂O₉结晶化。通过使用在半导体设备制造步骤中使用的技术(例如光刻法和离子束蚀刻)来制造晶体管。

接下来示出了在上述示例1中制造的晶体管的特性。图2显示将栅极电压VG施加到栅极4时导致的漏极电流I_D。栅极电压从6V连续变化到-6V，然后从-6变化到6V。根据铁电体的特有性质，漏极电流如图2所示变化。通过使用栅极电压扫描，漏极电流的变化如箭头所示。晶体管可以根据由图2中显示的两个点所代表的存储电极化方向而进入导通(ON)状态和截止(OFF)状态中的任一状态。图3显示的是将栅极电压固定在两个点，并分别针对导通状态或截止状态在一长时段上测量漏极电流的结果。从图3中可以看出，这两种状态以非常稳定的方式持续。

[示例2]

以下是所使用的材料及其厚度。

半导体基底1：Si

绝缘体缓冲层2：HfO_2+u；u＝0；厚度是10nm

铁电体膜3：SrBi₂Ta₂O₉；厚度是400nm

栅极4：Pt；厚度是200nm；栅极宽度(从源极区到漏极区的距离长度)是10μm

源极区5和漏极区6的导电类型：n型

区域7的导电类型：p型

作为绝缘体缓冲层2的HfO_2+u(u＝0)是通过脉冲激光淀积形成的。所使用的激光器是KrF准分子激光器。激光的能量是250毫焦/脉冲，脉冲重复频率是2Hz，并且淀积时间是270秒。基底的温度是200℃。导入气体是氮/氧混合气体，其中摩尔比N∶O是1∶10^-6。在淀积室中的该导入气体的压力是0.1托(13.33帕)。此外，通过脉冲激光淀积还形成了与铁电体膜3相对应的SrBi₂Ta₂O₉。激光器的种类和能量与上述绝缘体缓冲层2的情况是一样的。脉冲重复频率是5Hz并且淀积时间是34分钟。基底温度是400℃。导入气是氧。在淀积室中该导入气体的压力是0.1托(13.33帕)。通过电子束真空淀积将铂形成为栅极4。在形成了栅极之后，在大气压的氧气中在800℃下执行热处理达1小时，从而使SrBi₂Ta₂O₉结晶化。

接下来示出在上述示例2中制造的晶体管的实验结果。图4示出当将栅极电压VG施加到栅极4时导致的漏极电流I_D。栅极电压从8V连续变化到-8V，然后从-8变化到8V。据铁电体的特有性质，漏极电流如图4所示变化。通过使用栅极电压扫描，可以如箭头所示来改变漏极电流。晶体管可以根据图4中显示的两个点所代表的存储电极化方向进入导通状态和截止状态中的任何一种状态。图5示出将栅极电压固定在两个点并且分别针对导通状态和截止状态在一长时段上测量漏极电流的结果。从图5中可以看出，这两种状态非常稳定地持续。

在图2中，在范围0＜V_G＜V中的包含了由“导通状态”表示的点的曲线和在范围1.6V＜V_G＜4.6V中的包含了由“截止状态”表示的点的曲线具有几乎相互并行移动的关系。将与移动该的宽度相对应的电压称为存储窗宽度。该存储窗宽度给出MFIS晶体管的存储器特性的一个指标。存储窗宽度的数值太小会导致设定电压的宽度过小，而存储窗宽度的值太大会导致用于写入数据的栅极电压增大。在图2中，栅极电压是在±6V的范围中变化的。在图6中概述了用于示例1的栅极电压(扫描电压)的宽度改变时的存储窗宽度。

使源极、漏极和基底具有相同的电位，此外还对栅极的电位进行调整，使之比源极、漏极和基底电位高出V_G。在这些条件下，对流经顺序设置的绝缘体缓冲层以及铁电体膜的电流I_G进行测量。图7显示了示例1中的测量结果。I_G对应于顺序设置的绝缘体缓冲层以及铁电体膜中的漏电流。当VG≤±6V时，则I_G是5×10^-10A/cm²或是更小。这些漏电流值要远远小于数值1×10^-8A/cm²或是比非专利文献2中第20页的图9(b)所显示的相同电压范围更低。

执行用于确定数据重写操作数目的测试。在长达500ns的时间里将+8V的电压施加到栅极，由此形成导通状态，随后在长达500ns的时间里施加-8V的电压，从而形成截止状态。将该操作作为一个循环重复进行10¹²次。图8显示了用于示例1的测试结果。从图8可以看出，即使在10¹²次重复(即2×10¹²次的数据重写操作)之后，也可以在无任何问题的情况下将导通状态的漏极电流与截止状态的漏极电流区分开。

进行用于确定对于写入脉冲宽度的依存性的测试。向栅极施加脉冲高度为+8V或-8V的单个脉冲电压，以形成导通状态或截止状态，同时改变脉冲的宽度。在施加了这个写入脉冲之后，施加0.1V的漏极电压来测量漏极电流。在图9中示出了示例1中的测试结果。从图9中可以看出，甚至在施加了宽度为500ns的脉冲之后，导通状态的漏极电流比截止状态的漏极电流高出至少4位。

通过二次离子质谱分析法对示例1的样本的元件组成进行了分析。所述样本是从硅基底的背面按照硅/绝缘体缓冲层/铁电体膜的顺序采取的，并且对每个组成部分进行了元素分析。结果确定该绝缘体缓冲层包含有氮原子作为添加物。该氮原子的量是2×10²¹cm^-3。如上所述，这些原子的存在不但用于减少绝缘体缓冲层的结构缺陷，进而减少漏电流，而且还用于防止在硅与绝缘体缓冲层之间的界面上形成低介电常数的氧化层。

而且，在示例2的情况下，以与图7所示相同的方式向栅极施加电压，并且对所产生的漏电流I_G进行测量。图10示出了该测试结果。在这个示例中，漏电流比非专利文献2第20页的图9(b)所给出的示例中的要低。

通过二次离子质谱分析法对示例2的样本进行了分析。所使用的方法与上述示例1中的方法是相同的。由此确定绝缘体缓冲层包含有氮原子作为添加物。该氮原子的量是2×10²⁰cm^-3。与示例1一样，这些原子的存在用于减少漏电流并且用于防止在硅与缓冲层之间的界面上形成低介电常数的氧化层。

[示例3～7以及参考示例]

除了绝缘体缓冲层中的组成x之外，示例3～7的晶体管与示例1和2中的晶体管都是在完全相同的条件下制造的。x的值是：在示例3中x＝0.05，在示例4中x＝0.12，在示例5中x＝0.48，在示例6中x＝0.68，在示例7中x＝0.85。此外，作为参考示例，制造了采用x＝1的材料(即Al₂O₃)作为绝缘体缓冲层的晶体管。对栅极电压进行了扫描并对漏极电流进行了测量，以确定MFIS晶体管的存储窗宽度。在±6V的相同条件下执行了栅极电压的扫描。在图11对其结果以及示例1和示例2中的结果进行了显示。图11中的数字对应于示例的编号。在图11中，R表示参考示例。当x等于0或者介于大于0至小于0.7之间的范围时，获得了1V或是更大的存储窗宽度。向示例5的晶体管施加7V的栅极电压V_G，然后使V_G返回到0.95V，以形成导通状态。保持V_G＝0.95V的该状态，并且对作为时间函数的导通状态中的漏极电流进行了测量。另外，此外，对该晶体管施加了-7V的栅极电压V_G，然后将V_G返回到0.95V，以形成截止状态。保持V_G＝0.95V的该状态，并且对作为时间函数的截止状态中的漏极电流进行了测量。在图12中示出了这些结果。

[示例8]

除了所导入的氧气对于氮气的摩尔比之外，示例8的晶体管与示例1中的晶体管是在完全相同的条件下制造的。也就是说，在该示例中，导入气体中的N∶O是1∶0.053。对栅极电压进行扫描并对漏极电流进行测量，以确定MFIS晶体管的存储窗宽度。在±5V的相同条件下进行了栅极电压的扫描。本示例的结果与示例1中的结果一起示出在图13中。图13中的数字对应于该示例的编号。

[示例9]

以下给出了所使用的材料及其厚度。

半导体基底1：Si

绝缘体缓冲层2：Hf_1-xAl_2xO_2+x+y；x＝0.25；y＝0；厚度是10nm

铁电体膜3：SrBi₂Ta₂O₉；厚度是400nm

栅极4：Pt；厚度是180nm；栅极宽度(从源极区到漏极区的距离长度)是10μm

源极区5和漏极区6的导电类型：n型

区域7的导电类型：p型

对硅进行表面处理，在这个处理中利用缓冲氢氟酸来清除在硅表面上残留的氧化层，随后利用射频(rf)等离子体源形成氮化物膜。也就是说，以1.5cc/min的速度将氮气提供给安装在用于脉冲激光淀积的真空容器上的射频等离子源，并且在200W的射频输出的条件下产生氮等离子体，以在硅表面形成厚度为1nm的氮化硅薄膜。用氮等离子体波束照射的时段是10分钟，并且在该照射时段上，硅基底的温度是200℃。通过脉冲激光淀积形成作为绝缘体缓冲层2的Hf_1-xAl_2xO_2+x+y(x＝0.25；y＝0)。所使用的激光器是KrF准分子激光器。激光的能量是250毫焦/脉冲，脉冲重复频率是2Hz，淀积时间是270秒。基底的温度是200℃。导入气体是氮气。在淀积室中，导入气体的压力是0.1托(13.33帕)。通过脉冲激光淀积还形成了与铁电体膜3相对应的SrBi₂Ta₂O₉。激光的种类和能量与上述绝缘体缓冲层2的情况是一样的。脉冲重复频率是5Hz，淀积时间是27分钟。基底的温度是400℃。导入气体是氧。在淀积室中，该导入气体的压力是0.1托(13.33帕)。通过电子束真空淀积将铂形成为栅极4。在形成了该栅极之后，在处于大气压的氧气中在800℃下进行热处理1小时，以便使SrBi₂Ta₂O₉结晶化。利用在半导体设备制造步骤中所使用的技术(例如光刻法和离子束蚀刻法)来制造晶体管。

对示例9中制造的晶体管施加8V的栅极电压V_G，然后使V_G返回到0.2V，以形成导通状态。保持V_G＝0.2V的该状态，并且对作为时间函数的导通状态中的漏极电流进行了测量。另外，对该晶体管施加-8V的栅极电压V_G，然后使V_G返回到0.2V，以形成截止状态。保持V_G＝0.2V的该状态，随后会对截止状态中的漏极电流进行测量，以此作为时间函数。在图14中示出了这些结果。

[示例10]

以下了所使用的材料及其宽度。

半导体基底1：Si

绝缘体缓冲层2：Hf_1-xAl_2xO_2+x+y；x＝0.25；y＝0；厚度是10nm

铁电体膜3：SrBi₂Ta₂O₉，厚度是400nm

栅极4：Pt；厚度是200nm；栅极长度(从源极区到漏极区的距离长度)10μm

源极区5以及漏极区6的导电类型：n型

区域7的导电类型：p型

分别准备了HfO₂和Al₂O₃作为脉冲激光淀积的目标材料，以通过脉冲激光淀积来形成作为绝缘体缓冲层2的Hf_1-xAl_2xO_2+x+y(x＝0.25；y＝0)。所用激光器是KrF准分子激光器。激光能量是250毫焦/脉冲，脉冲重复频率则是2Hz。首先淀积HfO₂202秒，然后淀积Al₂O₃68秒。基底温度是200℃。导入气体是氮气。在淀积室中，该导入气体的压力是0.1托(13.33帕)。通过脉冲激光淀积还形成了与铁电体膜3相对应的SrBi₂Ta₂O₉。激光器的种类和能量与上述绝缘体缓冲层2的情况相同。脉冲重复频率是5Hz并且淀积时间是34分钟。基底温度是400℃。导入气体是氧。在淀积室中，该导入气体的压力是0.1托(13.33帕)。通过电子束真空淀积将铂形成为栅极4。在形成了栅极之后，在大气压力的氧气中在800℃下执行热处理1小时，从而使SrBi₂Ta₂O₉结晶化。利用半导体设备制造步骤中所使用的技术(例如光刻法和离子束蚀刻法)来制造晶体管。

对于示例10中制造的晶体管施加6V的栅极电压V_G，然后使V_G返回到0.9V，以形成导通状态。保持V_G＝0.9V的该状态，并且对作为时间函数的导通状态中的漏极电流进行了测量。此外，对于该晶体管施加了-6V的栅极电压V_G，然后使V_G返回到0.9V，以形成截止状态。保持V_G＝0.9V的该状态，并且对作为时间函数的截止状态中的漏极电流进行了测量。在图15中示出了这些结果。

Claims (22)

1. 一种半导体-铁电体存储器装置，其包括金属-铁电体-绝缘体-半导体MFIS晶体管，所述金属-铁电体-绝缘体-半导体MFIS晶体管包括具有源极区和漏极区的半导体基底或半导体区域，在所述半导体基底或半导体区域上依次层叠有绝缘体缓冲层、铁电体膜以及栅极，其中所述绝缘体缓冲层是包含铪-铝氧化物的绝缘膜，所述绝缘体缓冲层中的所述铪元素与所述铝元素之间的比为Hf_1-x∶Al_2x，其中构成比x处于0＜x＜0.7的范围内。

2. 根据权利要求1所述的半导体-铁电体存储器装置，其中所述绝缘体缓冲层包含有氮元素作为添加物。

3. 根据权利要求2所述的半导体-铁电体存储器装置，其中氮元素的含有量为从1×10¹⁹cm^-3到1×10²²cm^-3。

4. 根据权利要求1所述的半导体-铁电体存储器装置，其中在所述半导体基底或半导体区域与所述绝缘体缓冲层之间插入有氧化物膜、氮化物膜或氮氧化合物膜。

5. 一种半导体-铁电体存储器装置，其包括金属-铁电体-绝缘体-半导体MFIS晶体管，所述金属-铁电体-绝缘体-半导体MFIS晶体管包含有具有源极区和漏极区的半导体基底或半导体区域，在所述半导体基底或半导体区域上依次层叠有绝缘体缓冲层、铁电体膜以及栅极，其中所述绝缘体缓冲层是包含铪氧化物的绝缘膜，并且包含有氮元素作为添加物。

6. 根据权利要求5所述的半导体-铁电体存储器装置，其中所述氮元素的含有量是从1×10¹⁹cm^-3到1×10²²cm^-3。

7. 根据权利要求5所述的半导体-铁电体存储器装置，其中在半导体基底或半导体区域与绝缘体缓冲层之间插入有氧化物膜、氮化物膜或氮氧化合物膜。

8. 一种用于制造半导体-铁电体存储器装置的工艺，该半导体-铁电体存储器装置包括金属-铁电体-绝缘体-半导体MFIS晶体管，所述金属-铁电体-绝缘体-半导体MFIS晶体管包括具有源极区和漏极区的半导体基底或半导体区域，并且在所述半导体基底或半导体区域上依次层叠有包含铪-铝氧化物的绝缘体缓冲层、铁电体膜以及栅极，所述绝缘体缓冲层中的所述铪元素与所述铝元素之间的比为Hf_1-x∶Al_2x，其中构成比x处于0＜x＜0.7的范围内，所述工艺包括半导体表面的处理、绝缘体缓冲层的形成、铁电体膜的形成、栅极的形成以及热处理。

9. 根据权利要求8所述的用于制造半导体-铁电体存储器装置的工艺，其中所述绝缘体缓冲层的形成是在包含有氮气的气氛中进行的。

10. 根据权利要求9所述的用于制造半导体-铁电体存储器装置的工艺，其中所述包含有氮气的气氛是包含有摩尔比为从1∶1到1∶10^-7的氮和氧的混合气体气氛。

11. 根据权利要求8所述的用于制造半导体-铁电体存储器装置的工艺，其中将基底放置在用于薄膜形成的真空容器中，并且在不将所述基底从所述容器中取出的情况下，通过汽相淀积连续地形成所述绝缘体缓冲层和所述铁电体膜。

12. 根据权利要求8所述的用于制造半导体-铁电体存储器装置的工艺，其中将基底放置在用于薄膜形成的真空容器中，并且在不将所述基底从所述容器中取出的情况下，通过脉冲激光淀积连续地形成所述绝缘体缓冲层和所述铁电体膜。

13. 根据权利要求8所述的用于制造半导体-铁电体存储器装置的工艺，其中所述铪和铝是同时提供的，以通过汽相淀积形成所述绝缘体缓冲层。

14. 根据权利要求12所述的用于制造半导体-铁电体存储器装置的工艺，其中所述铪和铝是从单独的源提供的。

15. 根据权利要求8所述的用于制造半导体-铁电体存储器装置的工艺，其中将所述铪和铝交替地分别提供了至少一次，以通过汽相淀积来形成所述绝缘体缓冲层。

16. 根据权利要求15所述的用于制造半导体-铁电体存储器装置的工艺，其中首先提供所述铪。

17. 根据权利要求8所述的用于制造半导体-铁电体存储器装置的工艺，其中所述热处理在从如下各项中选择的任何定时和环境中至少执行一次：在所述铁电体膜形成期间的用于所述铁电体膜形成的真空容器中；在所述铁电体膜形成之后的用于所述铁电体膜形成的真空容器中；在所述铁电体膜形成之后和所述栅极形成之前的退火炉中；以及在所述栅极形成之后的退火炉中。

18. 一种用于制造半导体-铁电体存储器装置的工艺，该半导体-铁电体存储器装置包括金属-铁电体-绝缘体-半导体MFIS晶体管，所述金属-铁电体-绝缘体-半导体MFIS晶体管包含有具有源极区和漏极区的半导体基底或半导体区域，并且在所述半导体区域或半导体基底上依次层叠有包括铪氧化物并包含有氮元素作为添加物的绝缘体缓冲层、铁电体膜以及栅极，所述工艺包括半导体表面的处理、绝缘体缓冲层的形成、铁电体膜的形成、栅极的形成以及热处理，其中所述绝缘体缓冲层的处理是在包含氮气的气氛中进行的。

19. 根据权利要求18所述的用于制造半导体-铁电体存储器装置的工艺，其中所述包含氮气的气氛是包含有摩尔比为从1∶1到1∶10^-7的氮和氧的混合气体气氛。

20. 根据权利要求18所述的用于制造半导体-铁电体存储器装置的工艺，其中将基底放置在用于薄膜形成的真空容器中，并且在不将所述基底从所述容器中取出的情况下，通过汽相淀积连续地形成所述绝缘体缓冲层和所述铁电体膜。

21. 根据权利要求18所述的用于制造半导体-铁电体存储器装置的工艺，其中将基底放置在用于薄膜形成的真空容器中，并且在不将所述基底从所述容器中取出的情况下，通过脉冲激光淀积连续地形成所述绝缘体缓冲层以及所述铁电体膜。

22. 根据权利要求18所述的用于制造半导体-铁电体存储器装置的工艺，其中所述热处理在从如下各项中选择的任何定时和环境中至少执行一次：在所述铁电体膜的形成期间的用于所述铁电体膜形成的真空容器中；在所述铁电体膜形成之后的用于所述铁电体膜形成的真空容器中；在所述铁电体膜形成之后和所述栅极形成之前的退火炉中；以及，在所述栅极形成之后的退火炉中。

Images