JP2016534575A - 強誘電体メモリセルを形成する方法および関連する半導体デバイス構造 - Google Patents

強誘電体メモリセルを形成する方法および関連する半導体デバイス構造 Download PDF

Info

Publication number
JP2016534575A
JP2016534575A JP2016541993A JP2016541993A JP2016534575A JP 2016534575 A JP2016534575 A JP 2016534575A JP 2016541993 A JP2016541993 A JP 2016541993A JP 2016541993 A JP2016541993 A JP 2016541993A JP 2016534575 A JP2016534575 A JP 2016534575A
Authority
JP
Japan
Prior art keywords
hafnium
crystal orientation
forming
dominant
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016541993A
Other languages
English (en)
Other versions
JP6181314B2 (ja
Inventor
タオ,チエン
エヌ. ロックレイン,マシュー
エヌ. ロックレイン,マシュー
アール. クック,ベス
アール. クック,ベス
ヴィシャーク ニルマル ラマスワミ,ドゥライ
ヴィシャーク ニルマル ラマスワミ,ドゥライ
Original Assignee
マイクロン テクノロジー, インク.
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク., マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2016534575A publication Critical patent/JP2016534575A/ja
Application granted granted Critical
Publication of JP6181314B2 publication Critical patent/JP6181314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

強誘電体メモリセルを形成する方法。方法は、望まれる優位な結晶配向を示す電極材料を形成することを含む。ハフニウム系材料が電極材料の上に形成され、ハフニウム系材料は、望まれる結晶配向を有する強誘電材料の形成を誘導するために結晶化される。強誘電材料を含む半導体デバイス構造とともに、追加の方法も記載される。【選択図】図1

Description

[優先権主張]
この出願は、「METHODS OF FORMING A FERROELECTRIC MEMORY CELL AND RELATED SEMICONDUCTOR DEVICE STRUCTURES」のための、2013年9月13日に出願された米国特許出願シリアル番号14/026,883の出願日の利益を主張する。
[技術分野]
開示の実施形態は、半導体デバイスの設計および製造の分野に関する。より具体的には、開示の実施形態は、電極材料上に強誘電(FE)材料を含む強誘電メモリセルを形成する方法に関し、かつ、関連する半導体デバイス構造に関する。
チタン酸ジルコン酸鉛(PZT)は、FEランダムアクセスメモリ(FERAM)といった不揮発性のデータストレージにおける使用のためのFE材料として研究されて来ている。しかし、PZTは厚さが少ないときにそのFE特性を失うために、PZTは従来の半導体加工技術と適合せずかつスケーラブルではなく、このために集積化に問題を持つ。
ケイ酸ハフニウム(HfSiO)は高誘電率誘電性材料であり、PZTにとっての置換強誘電材料として研究されてきている。ケイ酸ハフニウムは多形性であり、単斜晶系の、正方晶系の、立方晶系の、または斜方晶系の結晶構造で形成する場合があり、結晶構造のそれぞれは多数の可能な、(111)または(200)結晶配向といった、結晶配向を有し得る。ケイ酸ハフニウムは、優位な(優勢な)形成結晶配向(dominant formed crystallographic orientation)である(111)結晶配向で従来は形成される。
窒化チタンは多形性の材料であり、それぞれが(001)、(002)、(100)、(110)、(111)または(200)結晶配向といった多数の可能な結晶配向を有する多くの結晶構造を形成し得る。窒化チタンは、立方相において従来は形成され、しばしば優位な形成結晶配向である(200)結晶配向といった多数の結晶配向を有する。
強誘電材料の望まれる結晶配向が達成されることが可能なようにケイ酸ハフニウムまたは他のFE材料を形成する改良方法を持つことが望ましいであろう。
本開示の一実施形態に従った半導体デバイス構造の部分断面図である。 原子層堆積(ALD)処理によって形成されたTiNおよび従来のSFD(Sequential Flow Deposition)法によって形成されたTiNの、斜入射X線回折(GIXRD)によって測定された結晶配向を示す。 ALD処理によって形成されたTiNの粗さを、SFD法によって形成されたTiNの粗さと比べて示す顕微鏡画像である。 ALD処理によって形成されたTiNの粗さを、SFD法によって形成されたTiNの粗さと比べて示す顕微鏡画像である。 GIXRDによって測定された、テストウエハおよび制御ウエハ用のケイ酸ハフニウムの結晶配向を示す。 テストウエハおよび制御ウエハ用に100サイクルで実施されたポジティブアップネガティブダウン(Positive Up Negative Down (PUND))ヒステリシスである。 テストウエハおよび制御ウエハ用のサイクル数の関数としての中央値2Pr(E=0での陽分極および陰分極の大きさの合計である残留分極)の図表である。
強誘電体メモリセルを形成する方法が、強誘電材料および電極材料を含む関連する半導体デバイス構造と同様に、開示される。強誘電材料は望まれる結晶配向で結晶化され得る。強誘電材料の望まれる結晶配向は、望まれる結晶配向で電極材料を形成すること、電極材料の上にハフニウム系材料を形成すること、および強誘電材料を製造するためにハフニウム系材料を結晶化すること、によって達成され得る。したがって、電極材料は、強誘電材料の望まれる結晶配向の形成を誘導するためのテンプレートとして機能し得る。
開示の実施形態の綿密な記載を提供するために、以下の記載は、材料の種類、材料の厚さおよび加工の条件といった具体的な詳細を提供する。しかしながら、これらの具体的な詳細を採用せずに開示の実施形態が実施され得ることを当業者は理解するであろう。実際には、開示の実施形態は、産業で採用される従来の製造技術と連携して実施され得る。加えて、本書類に提供される記載は半導体デバイス構造を形成するための完全な加工フローをなすものではなく、以下に記載される半導体デバイス構造のそれぞれは完全な半導体デバイスをなすものではない。開示の実施形態を理解するために必要なこれらの加工動作と構造のみが以下に詳細に記載される。完全な半導体デバイスをなすための追加の動作は従来の製造技術によって実行され得る。また、本出願に添付の任意の図面は例示する目的のみであり、従って一定の縮尺ではないことに留意するべきである。加えて、図面間で共通の要素は同じ番号指定を保持する場合がある。
本書類で使われる場合、「一つの(a)」、「一つの(an)」、「その(the)」といった単数形は、そうでないことが文脈から明確にわかる場合を除いて、複数形も含むことが意図される。
本書類で使われる場合、「第一の(first)」、「第二の(second)」、「上部(top)」、「底部(bottom)」、「上方(upper)」、「下方(lower)」、「上(over)」、「下(under)」などといった、関係を示す語は、開示と添付の図面を理解するうえでの明確さおよび便宜のために使用され、いかなる具体的な優先、配向、または順番を暗示することもこれらに依存することも、そうでないことが文脈から明確にわかる場合を除いて、ない。
本書類で使用される場合、「基板(substrate)」は、半導体デバイス構造内のコンポーネントといったコンポーネントがその上に形成される、下地材料または構造物を意味し、かつこれらを含む。基板は、半導体基板、支持構造上の半導体基材、金属電極、または、1以上の材料、構造もしくは領域をその上に持つ半導体基板であり得る。基板は、従来のシリコン基板、または半導電性材料を含む他のバルク基板であり得る。本書類で使用される場合、「バルク基板(bulk substrate)」はシリコンウエハのみならず、シリコン・オン・サファイア(「SOS」)基板またはシリコン・オン・グラス(「SOG」)基板といったシリコン・オン・インシュレータ(「SOI」)基板、ベース半導体下地、その他の半導体、または、シリコン・ゲルマニウム(Si1−xGe、xは例えば、0.2と0.8の間のモル分率)、ゲルマニウム(Ge)、ガリウムヒ素(GaAs)、窒化ガリウム(GaN)もしくはリン化インジウム(InP)といった光電子工学的な材料のエピタキシャル層、その他をも、意味し、かつこれらを含む。さらに、以下の記載で「基板」が参照された場合、ベース半導体構造あるいは下地内またはこれら上の、材料、領域、接合を形成するために以前の加工段階が利用されている場合がある。
本書類で使用される場合、「強誘電(ferroelectric)」という語は、電界の存在下で反転可能な自発電気分極(電気双極子)を有する材料を意味し、かつこれを含む。
本書類で使用される場合、材料の結晶配向の参照における「優位な(dominant)」あるいは「優勢な(dominant)」という語は、指定された結晶配向を他の任意の結晶配向と比べてより多量に示す材料を意味し、かつこれを含む。非限定的な例によって、「優位な(111)結晶配向」は、(111)結晶配向を他の任意の結晶配向と比べてより多量に示す材料を意味する。
本書類で使用される場合、「ケイ酸ハフニウム(hafnium silicate)」は、ハフニウム原子、ケイ素原子、酸素原子を含む材料を意味し、かつこれを含む。便宜上、材料の組成は、「HfSiO」と略される場合があり、これは、ハフニウム原子、ケイ素原子、酸素原子の化学量論を示すものではない。
本書類で使用される場合、「ハフニウムアルミネート(hafnium aluminate)」という語は、ハフニウム原子、アルミニウム原子、および酸素原子を含む材料を意味し、かつこれを含む。便宜上、材料の組成は「HfAlOx」と略される場合があり、これは、ハフニウム原子、アルミニウム原子、および酸素原子の化学量論を示すものではない。
本書類で使用される場合、「ジルコン酸ハフニウム(hafnium zirconate)」という語は、ハフニウム原子、ジルコニウム原子、および酸素原子を含む材料を意味し、かつこれを含む。便宜上、材料の組成は「HfZrOx」と略される場合があり、これは、ハフニウム原子、ジルコニウム原子、および酸素原子の化学量論を示すものではない。
本書類で使用される場合、「ストロンチウムドープ酸化ハフニウム(strontium-doped hafnium oxide)」という語は、ハフニウム原子、ストロンチウム原子、および酸素原子含む材料を意味し、かつこれを含む。便宜上、材料の組成は「HfSrOx」と略される場合があり、これは、ハフニウム原子、ストロンチウム原子、および酸素原子の化学量論を示すものではない。
本書類で使用される場合、「マグネシウムドープ酸化ハフニウム(magnesium-doped hafnium oxide)」という語は、ハフニウム原子、マグネシウム原子、および酸素原子含む材料を意味し、かつこれを含む。便宜上、材料の組成は「HfMgOx」と略される場合があり、これは、ハフニウム原子、マグネシウム原子、および酸素原子の化学量論を示すものではない。
本書類で使用される場合、「ガドリニウムドープ酸化ハフニウム(gadolinium-doped hafnium oxide)」という語は、ハフニウム原子、ガドリニウム原子、および酸素原子含む材料を意味し、かつこれを含む。便宜上、材料の組成は「HfGdOx」と略される場合があり、これは、ハフニウム原子、ガドリニウム原子、および酸素原子の化学量論を示すものではない。
本書類で使用される場合、「イットリウムドープ酸化ハフニウム(yttrium-doped hafnium oxide)」という語は、ハフニウム原子、イットリウム原子、および酸素原子含む材料を意味し、かつこれを含む。便宜上、材料の組成は「HfYOx」と略される場合があり、これは、ハフニウム原子、イットリウム原子、および酸素原子の化学量論を示すものではない。
図1は、基板102と、基板102の上の電極104、電極104の上のFE材料106、FE材料106の上の別の電極108、および別の電極108の上の金属シリサイド材料110を有する半導体デバイス構造100を示す。電極104は、優位な(111)結晶配向といった望まれる優位な結晶配向を有する、窒化チタンといった結晶性材料から形成され得る。従って、電極材料が窒化チタンであると、電極材料は、窒化チタンの他の結晶配向、すなわち(001)、(002)、(100)、(110)、(200)、(311)、(331)、(420)、(422)または(511)結晶配向、よりも多量に窒化チタンの(111)結晶配向を含み得る。本書類の例は、電極104はTiNで形成されることが記載されるが、FE材料106の望まれる結晶配向を生み出すように構成される望まれる結晶配向を電極104の材料が有する限り、他の材料が使用されてもよい。
半導体デバイス構造100はFERAMのメモリセルとして構成され得る。メモリセルは、例えば1トランジスタ/1キャパシタ(1T/1C)構成にて、配列され得る。しかし、メモリセルの他の構成も使用され得る。図1の半導体デバイス構造100を含む完全なFERAMを形成するための追加の動作が、本書類に詳細には記載されない従来の製造技術によって実行され得る。
FE材料106は、ドーパントを含む、ハフニウム系材料といった金属酸化物材料であり得る。ハフニウム系材料はFE材料106を形成するために結晶化される。単純さと便宜のために、「ハフニウム系材料(hafnium-based material)」という語は本書類では結晶化される前の材料を指すために使用され、「FE材料(FE material)」という語は結晶化された後の材料を指すために使用される。FE材料106は、ドーパントが取り入れられる酸化ハフニウムであり得る。ドーパントは、シリコン、アルミニウム、ジルコニウム、マグネシウム、ストロンチウム、ガドリニウム、イットリウム、他の希土類元素、またはこれらの組み合わせであり得る。強誘電材料の例は、ケイ酸ハフニウム(HfSiO)、ハフニウムアルミネート(HfAlO)、ジルコン酸ハフニウム(HfZrO)、ストロンチウムドープ酸化ハフニウム(HfSrO)、マグネシウムドープ酸化ハフニウム(HfMgO)、ガドリニウムドープ酸化ハフニウム(HfGdO)、イットリウムドープ酸化ハフニウム(HfYO)またはこれらの組み合わせを含むがこれらに限定されない。酸化ハフニウムは強誘電特性を示さないが、結晶形態にありかつ上記のドーパントの1つを含む酸化ハフニウムは強誘電性である得る。結晶形態にありかつ正しい組成で上記のドーパントの1つを含む酸化ハフニウムは強誘電性である。FE材料106は0.1モルパーセントから約70モルパーセントのドーパントを含み得る。FE材料106がHfSiOなら、FE材料106は、約4.4モルパーセントから約5.6モルパーセントのシリコンといったような、約4モルパーセントから約6モルパーセントのシリコンを含む酸化ハフニウムであり得る。一実施形態において、HfSiO材料は、4.7モルパーセントのシリコンを含む。FE材料106がHfAlOなら、FE材料106は、約5モルパーセントから約7モルパーセントのアルミニウムを含む酸化ハフニウムであり得る。FE材料106がHfYOなら、FE材料106は、約2.5モルパーセントから約5.5モルパーセントのイットリウムを含む酸化ハフニウムであり得る。FE材料106がHfZrOなら、FE材料106は、約40モルパーセントから約70モルパーセントのジルコニウムを含む酸化ハフニウムであり得る。半導体デバイス構造100のFE材料106は結晶状態にあり得、かつ、望まれる結晶配向を有し得る。
別の電極108は、結晶状態で窒化チタン(TiN)から形成され得る。別の電極108の材料は特定の結晶配向に限定されず、したがって、(001)、 (002)、 (100)、 (110)、 (111)、もしくは(200)結晶配向またはこれらの組み合わせにおいて結晶TiNから形成され得る。別の電極108は、電極104と同じまたは異なる優位な結晶配向を有する窒化チタンから形成され得る。本書類の例は別の電極108がTiNから形成されることを記載するが、他の従来の材料が使用されてもよい。
金属シリサイド材料110は、タングステンシリサイド(WSi)または他の金属シリサイドであり得る。金属シリサイド材料110は、別の電極108およびFE材料106の上に配置され得る。金属シリサイド材料110は、半導体デバイス構造100の製造中の、別の電極108の酸化といった、劣化を防ぎ得る。
一実施形態において、電極104は優位な(111)結晶配向においてTiNから形成され、FE材料106は優位な(200)結晶配向におけるケイ酸ハフニウムであり、別の電極材料106はTiNから形成され、金属シリサイド材料110はタングステンシリサイドである。
従って、本開示は、基板の上で優位な(111)結晶配向において窒化チタンを含む電極を含むFEメモリセルを記載する。強誘電材料は電極の上にあり、別の電極材料は強誘電材料の上にある。
半導体デバイス構造100を形成するために、望まれる優位な結晶配向を示す電極104は、電極材料および形成条件を適切に選択することによって基板102上に形成され得る。例えば、電極104は、基板102の上に(111)結晶配向窒化チタンを堆積することで形成され得る。一実施形態において、電極104の(111)結晶配向窒化チタンは、ALDによって、有機金属ALD前駆物質を使用して、窒化チタンを堆積することによって形成される。有機金属ALD前駆物質は、テトラキス(ジメチルアミノ)チタン(TDMAT)を含み得るが、これに限定されない。しかし、他の有機金属ALD前駆物質が使用されてもよい。TiNを形成するためのALD技術は本技術分野で知られ、従って本書類では詳細には記載しない。有機金属ALD前駆物質は塩素を含まないため、結果として生じるTiNは低い塩素含有量を有し、これがシールディングを低減し、その結果、電極104における均一な電界につながる。電極104は、約20オングストロームから約200オングストロームにわたる、約50オングストロームから約130オングストロームにわたる、または約40オングストロームから約70オングストロームにわたる厚さにおける、といったような、連続する材料として形成され得る。一実施形態において、電極104の厚さは約60オングストロームである。
特定のALD前駆物質を使用してTiNから電極104を形成するALD方法が本書類に記載されるが、結果として生じる電極104が望まれる優位な結晶配向、すなわち優位な(111)結晶配向におけるTiN、を有するかぎり、電極104を形成する他の方法は利用可能である。例えば、望まれる優位な結晶配向を有する電極104は、TiAlNを使用して窒化チタンを堆積すること、または四塩化チタン(TiCl)前駆物質およびアンモニア(NH)を使用して窒化チタンを堆積することによって、代わりに形成され得る。これらの他の技術のための加工条件は、電極104のTiNが優位な(111)結晶配向において形成されるように選択され得る。
FE材料106のハフニウム系材料は電極104の上に形成され得る。ハフニウム系材料は、前記されたように、ドーパントを有する酸化ハフニウム材料を含み得る。ハフニウム系材料は、本書類には詳細には記載されない、スパッタリング、ALD、CVD、PECVD、またはMOCVDといった従来の技術によって形成され得る。金属酸化物材料は、形成された段階では(as formed)強誘電性ではなく、金属酸化物材料におけるドーパントのモル濃度が、強誘電特性を有する金属酸化物材料を提供するように適応され得る。金属酸化物材料におけるドーパントのモル濃度は、用いられる金属前駆物質、酸素前駆物質、およびドーパント前駆物質の相対的な比率を適切に選択することによって、および実施されるサイクルの数を変えることによって制御され得る。ハフニウム系材料は、その初期状態、形成された状態では、非晶質材料である得る。
別の電極108の電極材料は、FE材料106のハフニウム系材料の上に形成され得る。別の電極108の電極材料は、本書類には詳細には記載されない従来技術によって形成され得る。別の電極108の電極材料がTiNである一実施形態では、TiNは、TiClおよびNHを用いた従来のSFD(Sequential Flow Deposition)法によって形成され得る。電極104と別の電極108の両方がTiNから形成される場合、別の電極108のTiNは、電極104と同じ結晶配向または電極104とは異なる結晶配向を有し得る。電極104、FE材料106のハフニウム系材料および別の電極108は、金属−絶縁体−金属(MIM)スタック112を形成し得る。別の電極108の形成の間、FE材料106のハフニウム系材料は非晶質状態に留まり得る。
FE材料106および別の電極108のハフニウム系材料を形成した後、MIMスタック112は、ハフニウム系材料をその望まれる結晶配向へ結晶化するためのアニール処理に晒され得る。アニール条件は、ハフニウム系材料の組成と電極104および108の厚さとに基づいて決定され得る。ハフニウム系材料の結晶化温度は、ハフニウム系材料において存在するドーパントの量の関数であり得る。比較的高いドーパント濃度において、ハフニウム系材料の結晶化温度は、より少量のドーパントを有するハフニウム系材料の結晶化温度より高いことがあり得る。ハフニウム系材料の結晶化温度は、約800℃から約1000℃にわたり得る。望まれる優位な結晶配向を有する電極104を適切に形成することおよび、その後アニールを行うことによって、ハフニウム系材料は、その望まれる結晶配向へと結晶化し得る。例として、アニールに続いて電極104が(111)結晶配向TiNから形成され、FE材料106のハフニウム系材料が4.7モルパーセントのシリコンを有するケイ酸ハフニウムから形成されると、FE材料106は優位な(200)結晶配向を有する斜方晶系の結晶構造を有する。電極104の(111)結晶配向窒化チタンは、FE材料106として使用されるケイ酸ハフニウムの優位な(200)結晶配向を形成するためのテンプレートとして機能する平滑な表面を提供し得る。ケイ酸ハフニウム以外の材料がFE材料106のハフニウム系材料として使用される場合、アニール処理に続いて、FE材料106は斜方晶系の結晶構造を有し得る。しかし、結果として生じるFE材料106の優位な結晶配向は、使用されるハフニウム系材料によって、(200)結晶配向以外の結晶配向であり得る。
本開示の半導体デバイス構造100を含むFERAMを形成するための追加の加工動作が、本書類には詳細には記載しない従来の製造技術によって実施され得る。
従って、本開示は、強誘電メモリセルを形成する方法をも含む。方法は、望まれる優位な結晶配向を示す電極材料を形成することを含む。ハフニウム系材料は、電極材料の上に形成され、ハフニウム系材料は、望まれる結晶配向を有する強誘電材料の形成を誘導するために結晶化される。
本開示は強誘電メモリセルを形成する別の方法を含む。方法は、優位な(111)結晶配向において窒化チタンを含む電極材料を形成することを含む。非晶質ケイ酸ハフニウム材料は電極材料の上に形成される。別の電極材料は非晶質ケイ酸ハフニウム材料の上に形成され、非晶質ケイ酸ハフニウム材料は優位な(200)結晶配向の形成を誘導するために結晶化される。
使用および動作の間、本開示の半導体デバイス構造100は、改善されたセル性能を示し得る。望まれる優位な結晶配向を有する電極104上で望まれる結晶配向をFE材料106が有する半導体デバイス構造100は、向上したサイクリング、向上したデータ保持、より低い強誘電飽和保磁力(E)およびより低い電界飽和といった、本質的に(intrinsically)向上した強誘電性質を示した。
いかなる理論にも拘束されることなく、望まれる優位な結晶配向を有する電極104を形成することによって、強誘電材料106のハフニウム系材料の望まれる結晶配向は形成され得ると思われる。望まれる結晶配向を有する強誘電材料106を形成することによって、強誘電材料106の双極子メカニズムは、電極104および108に対して直角に配向され得る。例えば、TiNの優位な(111)結晶配向は、TiNの他のいかなる結晶配向よりも平滑であると思われる。TiNの優位な(111)結晶配向は、その上に、HfSiOといった強誘電材料のハフニウム系材料の(200)結晶配向が形成され得る、平滑テンプレートとして機能すると思われる。TiNの優位な(111)結晶配向から形成される電極104と、(200)結晶配向においてHfSiOから形成されるFE材料106とを有するFERAMにおいて、強誘電材料106の双極子は、電極104および108に対して直角に配向される。従って、FERAMセルは、そのc軸にそって容易に分極され、動作されることが可能である。
以下の例は、本発明の実施形態をより詳細に説明するために役立つ。これらの例は、本開示の範囲に関して網羅的であるとも排他的であるとも解釈されるべきではない。
<例>
例1
窒化チタンの150オングストロームの層が、TiClおよびNHを使用して従来のSFD(Sequential Flow Deposition)法によって形成された。窒化チタンの150オングストロームの別の層がALD前駆物質としてTDMATを使用してALD処理によって形成された。TiN材料の結晶構造および結晶配向は、斜入射X線回折(GIXRD)分析によって決定された。両方のTiN材料の結晶構造は多結晶立方晶だった。しかし、両方の材料は、異なる結晶配向を有した。図2に示されるように、ALD処理によって形成されたTiNは、より小さなピークを(200)および(220)結晶配向において持つ優位な(111)結晶配向を有したのに対し、SFD法によって形成されたTiNは、小規模なピークを(111)および(220)結晶配向において持つ優位な(200)結晶配向を有した。SFD法によって形成されたTiNにおいて、(200)結晶配向は、基板の表面に平行または略並行だったのに対し、ALD処理によって形成されたTiNにおいて、(111)結晶配向は、基板の表面に平行または略並行だった。
2つの窒化チタン材料の粗さも異なった。材料の粗さは、従来の原子間力顕微鏡(AFM)技術によって測定された。図3および図4に示されるように、ALD処理によって形成されたTiNは、SFD法によって形成されたTiNより有意に平滑だった。ALD処理によって形成されたTiNは、4.0Aの二乗平均平方根(RMS)粗さを有したのに対し、SFD法によって形成されたTiNは11.1AのRMSを有した。
例2
異なる技術によって形成されたTiN材料を含むテストウエハが用意された。制御ウエハは、ポリシリコン基板、基板の上の50オングストロームのTiN材料(底面電極)、底面電極のTiN材料の上の100オングストロームのHfSiO材料、HfSiO材料の上の100オングストロームのTiN材料(上面電極)、および上面電極のTiN材料の上の600オングストロームのWSiを含んでいた。底面電極のTiNは、優位な(200)結晶配向を有した。HfSiO材料は4.7モルパーセントのシリコンを含んだ。底面電極および上面電極のTiNは、TiClおよびNHを用いて従来のSFD(Sequential Flow Deposition)処理によって形成された。制御ウエハは、この書類および図面では、ウエハ5として参照される。
サンプルウエハにおいて、底面電極のTiN材料は、ALD前駆物質としてTDMATを使用してALD処理によって60オングストロームまたは125オングストロームに形成された。底面電極の125オングストロームのTiN材料を有するサンプルウエハは、本書類および図面ではウエハ5として参照され、底面電極の60オングストロームのTiN材料は、本書類および図面ではウエハ18として参照される。底面電極のTiNは優位な(111)結晶配向を有していた。サンプルウエハは、ポリシリコン基板、底面電極のTiN材料の上の100オングストロームのHfSiO材料(4.7モルパーセントのシリコンを含む)、HfSiO材料の上の100オングストロームのTiN材料(上面電極)、および上面電極のTiN材料の上の600オングストロームのWSiを含んでいた。上面電極の100オングストロームのTiN材料は従来のSFD法によって形成された。
上記のように材料のスタック112を含む制御ウエハおよびサンプルウエハは、1000℃にてアニールに晒された。ALD処理によって形成されたTiN材料の上のHfSiOx材料(ウエハ18)は、アニールに続いて、図5に示すように、斜方晶系の結晶構造と優位な(200)結晶配向を示した。対照的に、SFD法によって形成されたTiN材料の上のHfSiOx材料(ウエハ5)は、優位な(111)結晶配向を示した。
制御ウエハおよびサンプルウエハの性能も決定された。データ保持特性は、100サイクルで、従来のポジティブアップネガティブダウン(Positive Up Negative Down (PUND))パルス技術によって評価された。図6に示されるように、ウエハ18は、制御ウエハ(ウエハ5)のE(2.8V)と比べて、1.6Vというより低い強誘電飽和保磁力(E)を有した。より低いEは、ウエハ18を含むデバイスを作動させるのに必要とされる電圧が、ウエハ5の作動に必要とされる電圧も低いであろうということと、ウエハ18を含むデバイスが、ウエハ5よりも低い電圧にて作動させられることが可能であるということを暗示する。従って、ウエハ18は、より低いEおよびより低い電界飽和を有し、はるかに堅実な強誘電性質/PUNDヒステリシス振る舞いを見せた。
図7は、段階1が初期のポーリング(polling)状態、段階2が存続期間(lifetime)状態、段階3が劣化状態である、サイクル数の関数としての中央値2Prの図表である。図7に示されるように、ウエハ18はウエハ5(制御ウエハ)と比べて、延長されたサイクリングを劣化の前に示した。ウエハ5は、約1×10のサイクルで分極疲労を見せたのに対し、ウエハ18は、劣化が発生し始める前に、より大きな規模(3×10のサイクル)のほとんど1.5オーダーの向上を見せた。加えて、ウエハ18は、約9uC/平方cmの平均2Pr安定期を有するウエハ5と比べて、30パーセントのメモリウインドウ/センシングマージンの向上である、約12uC/平方cmの平均2Pr安定期を有した。段階1で測定されたデータに合致する線(図示せず)のより少ない傾きによって裏づけられるように、ウエハ18は初期サイクリングにおいて向上も見せた。ウエハ18の初期のサイクリング(すなわち段階1)は、ウエハ5の初期のサイクリングよりもより安定的であり、これは、ウエハ18のFE材料の双極子が電極の双極子に対して正しく配向されていること、および結果として生じるデバイスが迅速に書き込みを開始することが可能であることを暗示していた。対照的に、ウエハ5はそのFE材料の双極子がその電極の双極子と正しく整列するための追加の時間を必要とし、このことは、段階1における線の急峻な傾きによって示されている。従って、ウエハ18は、向上した初期のサイクリング、より大きな2Pr、および向上しかつ延長されたサイクリングを、劣化が起こる前に示した。
これらの結果は、(優位な(111)結晶配向TiN上の斜方晶系のHfSiO結晶構造および優位な(200)結晶配向を有する)ウエハ18が、制御ウエハと比較して向上した2Pr値、向上したサイクリング、向上したE、及びより低い電界飽和といった、本質的に向上した強誘電性質を有したということを示す。
開示には様々な修正および代替の形態の余地があり、特定の実施形態が、図面において例示目的で示され、かつ本書類に詳細に記載されてきた。しかし、開示は、開示された特定の形態に限定されることを意図していない。むしろ、開示は、以下に添付された請求の範囲で定義される開示の範囲内に入る全ての改変物、全ての等価物、および全ての代替物、そしてそれらの法律上の均等物を網羅するものである。
一実施形態において、電極104は優勢な(111)結晶配向においてTiNから形成され、FE材料106は優勢な(200)結晶配向におけるケイ酸ハフニウムであり、別の電極材料108はTiNから形成され、金属シリサイド材料110はタングステンシリサイドである。

Claims (19)

  1. 強誘電体メモリセルを形成する方法であって、
    望まれる優位な(優勢な)結晶配向を示す電極材料を形成することと、
    前記電極材料の上にハフニウム系材料を形成することと、
    望まれる結晶配向を有する強誘電材料の形成を誘導するために、前記ハフニウム系材料を結晶化することと、
    を含む、
    方法。
  2. 望まれる優位な結晶配向を示す電極材料を形成することは、結晶性窒化チタンを形成することを含む、
    請求項1に記載の方法。
  3. 望まれる優位な結晶配向を示す電極材料を形成することは、優位な(111)結晶配向において窒化チタンを形成することを含む、
    請求項1に記載の方法。
  4. 優位な(111)結晶配向において窒化チタンを形成することは、有機金属前駆物質を使用して前記優位な(111)結晶配向における前記窒化チタンを形成することを含む、
    請求項3に記載の方法。
  5. 優位な(111)結晶配向において窒化チタンを形成することは、原子層堆積によって、前記優位な(111)結晶配向における前記窒化チタンを形成することを含む、
    請求項3に記載の方法。
  6. 優位な(111)結晶配向において窒化チタンを形成することは、四塩化チタンおよびアンモニアを使用して、前記優位な(111)結晶配向における前記窒化チタンを形成することを含む、
    請求項3に記載の方法。
  7. 前記ハフニウム系材料を結晶化することは、前記優位な(111)結晶配向における前記窒化チタンの上に斜方晶系のケイ酸ハフニウムを形成することを含む、
    請求項3に記載の方法。
  8. 前記ハフニウム系材料を結晶化することは、前記優位な(111)結晶配向における前記窒化チタンの上に優位な(200)結晶配向においてケイ酸ハフニウムを形成することを含む、
    請求項3に記載の方法。
  9. 前記電極材料の上にハフニウム系材料を形成することは、前記電極材料の上に非晶質のハフニウム系材料を形成することを含む、
    請求項1に記載の方法。
  10. 前記電極材料の上にハフニウム系材料を形成することは、前記電極材料の上に、ケイ酸ハフニウム、ハフニウムアルミネート、ジルコン酸ハフニウム、ストロンチウムドープ酸化ハフニウム、マグネシウムドープ酸化ハフニウム、ガドリニウムドープ酸化ハフニウム、イットリウムドープ酸化ハフニウム、またはこれらの組み合わせを形成することを含む、
    請求項1に記載の方法。
  11. 前記電極材料の上にハフニウム系材料を形成することは、非晶質のケイ酸ハフニウム材料を前記電極材料の上に形成することを含む、
    請求項1に記載の方法。
  12. 前記強誘電材料の上に別の電極材料を形成することをさらに含む、
    請求項1に記載の方法。
  13. 前記ハフニウム系材料を結晶化することは、前記ハフニウム系材料を約800℃よりも高い温度にさらすことを含む、
    請求項1に記載の方法。
  14. 基板の上に、優位な(111)結晶配向における窒化チタンを含む電極と、
    前記電極の上の強誘電材料と、
    前記強誘電材料の上の別の電極と、
    を含む、
    半導体デバイス構造。
  15. 前記強誘電材料は、ケイ酸ハフニウム、ハフニウムアルミネート、ジルコン酸ハフニウム、ストロンチウムドープ酸化ハフニウム、マグネシウムドープ酸化ハフニウム、ガドリニウムドープ酸化ハフニウム、イットリウムドープ酸化ハフニウム、またはこれらの組み合わせを含む、
    請求項14に記載の半導体デバイス構造。
  16. 前記強誘電材料は、約4.4モルパーセントのシリコンから約5.6モルパーセントのシリコンを含むケイ酸ハフニウムを含む、
    請求項14に記載の半導体デバイス構造。
  17. 前記強誘電材料は、結晶性のドープ酸化ハフニウム材料を含む、
    請求項14に記載の半導体デバイス構造。
  18. 前記強誘電材料は、優位な(200)結晶配向を含むケイ酸ハフニウムを含む、
    請求項14に記載の半導体デバイス構造。
  19. 前記別の電極の上の金属シリサイド材料をさらに含む、
    請求項14に記載の半導体デバイス構造。
JP2016541993A 2013-09-13 2014-08-27 強誘電体メモリセルを形成する方法および関連する半導体デバイス構造 Active JP6181314B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/026,883 US9231206B2 (en) 2013-09-13 2013-09-13 Methods of forming a ferroelectric memory cell
US14/026,883 2013-09-13
PCT/US2014/052815 WO2015038332A1 (en) 2013-09-13 2014-08-27 Methods of forming a ferroelectric memory cell and related semiconductor device structures

Publications (2)

Publication Number Publication Date
JP2016534575A true JP2016534575A (ja) 2016-11-04
JP6181314B2 JP6181314B2 (ja) 2017-08-16

Family

ID=52666158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016541993A Active JP6181314B2 (ja) 2013-09-13 2014-08-27 強誘電体メモリセルを形成する方法および関連する半導体デバイス構造

Country Status (7)

Country Link
US (6) US9231206B2 (ja)
EP (1) EP3044808B1 (ja)
JP (1) JP6181314B2 (ja)
KR (1) KR101787298B1 (ja)
CN (2) CN110085590A (ja)
TW (1) TWI536625B (ja)
WO (1) WO2015038332A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180127180A (ko) * 2017-05-19 2018-11-28 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
JP2020033629A (ja) * 2018-08-31 2020-03-05 Tdk株式会社 強誘電性薄膜、強誘電性薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
JP2021503717A (ja) * 2017-11-16 2021-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation テクスチャ形成されたイリジウム底部電極を有する酸化ハフニウムおよび酸化ジルコニウムベースの強誘電性デバイス
US11437403B2 (en) 2019-09-18 2022-09-06 Kioxia Corporation Ferroelectric memory device

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US11052175B2 (en) 2015-08-19 2021-07-06 Musculoskeletal Transplant Foundation Cartilage-derived implants and methods of making and using same
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10153155B2 (en) 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
CN105609503A (zh) * 2016-01-25 2016-05-25 中国科学院微电子研究所 存储单元、存储器件及电子设备
US10249756B2 (en) * 2016-11-29 2019-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including memory and logic circuit having FETs with ferroelectric layer and manufacturing methods thereof
KR20180097378A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US10923501B2 (en) 2017-02-23 2021-02-16 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
US9966425B1 (en) * 2017-02-28 2018-05-08 United Microelectronics Corp. Method for fabricating a MIM capacitor
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
CN107134487B (zh) * 2017-06-06 2020-07-14 湘潭大学 一种基于氧化铪的铁电栅结构及其制备工艺
US20190057860A1 (en) * 2017-08-18 2019-02-21 Lam Research Corporation Methods for improving performance in hafnium oxide-based ferroelectric material using plasma and/or thermal treatment
JP6597740B2 (ja) * 2017-08-30 2019-10-30 東京エレクトロン株式会社 成膜方法及び成膜装置
US11107919B2 (en) * 2017-08-31 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including ferroelectric layer having columnar-shaped crystals
US10784362B2 (en) * 2017-10-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10741678B2 (en) * 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
DE102018105953B4 (de) 2017-10-30 2023-09-21 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiter-bauelement und verfahren zu dessen herstellung
CN107910441A (zh) * 2017-11-29 2018-04-13 中国地质大学(武汉) 200取向TiN电极及其在制备阻变式存储器上的应用
WO2019195025A1 (en) * 2018-04-02 2019-10-10 Lam Research Corporation Capping layer for a hafnium oxide-based ferroelectric material
TWI815891B (zh) * 2018-06-21 2023-09-21 美商應用材料股份有限公司 薄膜及沉積薄膜的方法
WO2020024216A1 (zh) * 2018-08-02 2020-02-06 中国科学院微电子研究所 阻变存储器及其制备方法
CN109065712A (zh) * 2018-08-02 2018-12-21 中国科学院微电子研究所 阻变存储器及其制备方法
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
KR102246261B1 (ko) * 2019-02-26 2021-04-28 삼성에스디아이 주식회사 반도체 메모리 소자용 커패시터 및 이의 제조 방법
US11515330B2 (en) * 2019-05-10 2022-11-29 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
US10825834B1 (en) 2019-05-10 2020-11-03 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
KR20210047591A (ko) * 2019-10-22 2021-04-30 삼성전자주식회사 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자
KR20210047592A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 전자 소자 및 그 제조방법
CN112928116B (zh) 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
KR20220004433A (ko) * 2020-07-03 2022-01-11 삼성전자주식회사 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자
CN111755447B (zh) * 2020-07-13 2023-05-12 湘潭大学 一种基于多逻辑态的高密度铁电存储单元及其调控方法
CN112271255B (zh) * 2020-10-23 2023-06-09 湘潭大学 一种铁电电容器和存储单元及其制备方法
WO2022083898A1 (en) * 2021-03-26 2022-04-28 Ferroelectric Memory Gmbh Capacitive memory structure, memory cell, electronic device, and methods thereof
CN113437049B (zh) * 2021-06-21 2022-10-11 复旦大学 一种铪基铁电存储器及其制备方法
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135798A (ja) * 1999-11-10 2001-05-18 Nec Corp 強誘電体メモリおよび強誘電体メモリ製造方法
JP2007250631A (ja) * 2006-03-14 2007-09-27 Seiko Epson Corp 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
US20090057737A1 (en) * 2007-09-05 2009-03-05 Qimonda Ag Integrated circuit with dielectric layer
JP2010118443A (ja) * 2008-11-12 2010-05-27 Panasonic Corp 半導体装置及びその製造方法
JP2011029399A (ja) * 2009-07-24 2011-02-10 Utec:Kk 強誘電体膜、電子部品及び強誘電体膜の製造方法
JP2012256850A (ja) * 2011-05-17 2012-12-27 Mitsubishi Materials Corp 強誘電体薄膜の製造方法
JP2015015334A (ja) * 2013-07-04 2015-01-22 株式会社東芝 半導体装置および誘電体膜

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63301558A (ja) 1987-01-28 1988-12-08 Toshiba Corp 半導体集積回路装置
US5087593A (en) * 1990-12-10 1992-02-11 Ford Motor Company Preparation of titanium nitride from organometallic precursors
US5242860A (en) 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
US5767543A (en) * 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure
JP3077905B1 (ja) 1999-07-21 2000-08-21 パラマウントベッド株式会社 ギャッチ機能を有するベッド
JP4445091B2 (ja) * 2000-04-07 2010-04-07 康夫 垂井 強誘電体記憶素子
KR100423906B1 (ko) 2001-08-08 2004-03-22 삼성전자주식회사 강유전성 메모리 장치 및 그 제조방법
US6728093B2 (en) 2002-07-03 2004-04-27 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
US6853535B2 (en) * 2002-07-03 2005-02-08 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
JP4586956B2 (ja) * 2002-12-24 2010-11-24 セイコーエプソン株式会社 電極膜の製造方法
JP4785180B2 (ja) * 2004-09-10 2011-10-05 富士通セミコンダクター株式会社 強誘電体メモリ、多値データ記録方法、および多値データ読出し方法
KR100688521B1 (ko) * 2005-01-18 2007-03-02 삼성전자주식회사 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법
KR100718267B1 (ko) * 2005-03-23 2007-05-14 삼성전자주식회사 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
US20130043452A1 (en) 2011-08-15 2013-02-21 Unity Semiconductor Corporation Structures And Methods For Facilitating Enhanced Cycling Endurance Of Memory Accesses To Re-Writable Non Volatile Two Terminal Memory Elements
JP4831562B2 (ja) * 2005-06-23 2011-12-07 富士通株式会社 強誘電体メモリ装置
JP5010121B2 (ja) 2005-08-17 2012-08-29 セイコーエプソン株式会社 半導体装置の製造方法
JP4778765B2 (ja) * 2005-10-07 2011-09-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100655139B1 (ko) * 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
JP4605056B2 (ja) * 2006-03-14 2011-01-05 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4600322B2 (ja) 2006-03-14 2010-12-15 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) * 2006-04-17 2008-07-23 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4164700B2 (ja) * 2006-05-24 2008-10-15 セイコーエプソン株式会社 強誘電体メモリおよびその製造方法
US7768050B2 (en) 2006-07-07 2010-08-03 The Trustees Of The University Of Pennsylvania Ferroelectric thin films
JP2008078390A (ja) * 2006-09-21 2008-04-03 Fujitsu Ltd 半導体装置およびその製造方法
JP4320679B2 (ja) 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
CN101636836B (zh) * 2007-03-20 2011-03-30 富士通半导体股份有限公司 半导体装置及其制造方法
US7960216B2 (en) * 2008-05-10 2011-06-14 Intermolecular, Inc. Confinement techniques for non-volatile resistive-switching memories
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
WO2011052354A1 (ja) * 2009-10-27 2011-05-05 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
CN101789260B (zh) * 2010-01-19 2013-03-20 湘潭大学 一种铁电存储器用外延应变铁电薄膜及调控其应变的方法
TW201128767A (en) 2010-02-09 2011-08-16 Univ Ming Chi Technology Ferroelectric memory having thermal oxide layer and manufacturing method thereof
KR101647384B1 (ko) * 2010-03-16 2016-08-24 삼성전자주식회사 반도체 소자
KR101492139B1 (ko) * 2010-12-01 2015-02-10 캐논 아네르바 가부시키가이샤 비휘발성 메모리 소자 및 그 제조방법
JP2013026554A (ja) * 2011-07-25 2013-02-04 Elpida Memory Inc 半導体装置の製造方法
JP5788274B2 (ja) * 2011-09-14 2015-09-30 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
US9053802B2 (en) * 2013-06-04 2015-06-09 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135798A (ja) * 1999-11-10 2001-05-18 Nec Corp 強誘電体メモリおよび強誘電体メモリ製造方法
JP2007250631A (ja) * 2006-03-14 2007-09-27 Seiko Epson Corp 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
US20090057737A1 (en) * 2007-09-05 2009-03-05 Qimonda Ag Integrated circuit with dielectric layer
JP2010118443A (ja) * 2008-11-12 2010-05-27 Panasonic Corp 半導体装置及びその製造方法
JP2011029399A (ja) * 2009-07-24 2011-02-10 Utec:Kk 強誘電体膜、電子部品及び強誘電体膜の製造方法
JP2012256850A (ja) * 2011-05-17 2012-12-27 Mitsubishi Materials Corp 強誘電体薄膜の製造方法
JP2015015334A (ja) * 2013-07-04 2015-01-22 株式会社東芝 半導体装置および誘電体膜

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
U. SCHROEDER: "Hafnium Oxide Based CMOS Compatible Ferroelectric Materials", ECS J. SOLID STATE SCI. TECHNOL., vol. volume 2, issue 4, JPN6015044328, 28 January 2013 (2013-01-28), pages 69 - 72, ISSN: 0003522681 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180127180A (ko) * 2017-05-19 2018-11-28 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
JP2018195767A (ja) * 2017-05-19 2018-12-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11476339B2 (en) 2017-05-19 2022-10-18 Renesas Electronics Corporation Method of manufacturing semiconductor device
KR102563425B1 (ko) * 2017-05-19 2023-08-04 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
JP2021503717A (ja) * 2017-11-16 2021-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation テクスチャ形成されたイリジウム底部電極を有する酸化ハフニウムおよび酸化ジルコニウムベースの強誘電性デバイス
JP7177574B2 (ja) 2017-11-16 2022-11-24 インターナショナル・ビジネス・マシーンズ・コーポレーション テクスチャ形成されたイリジウム底部電極を有する酸化ハフニウムおよび酸化ジルコニウムベースの強誘電性デバイス
JP2020033629A (ja) * 2018-08-31 2020-03-05 Tdk株式会社 強誘電性薄膜、強誘電性薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
JP7061752B2 (ja) 2018-08-31 2022-05-02 Tdk株式会社 強誘電性薄膜、強誘電性薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
US11437403B2 (en) 2019-09-18 2022-09-06 Kioxia Corporation Ferroelectric memory device

Also Published As

Publication number Publication date
US20190386015A1 (en) 2019-12-19
TWI536625B (zh) 2016-06-01
WO2015038332A1 (en) 2015-03-19
JP6181314B2 (ja) 2017-08-16
CN105556658B (zh) 2018-12-14
US11043502B2 (en) 2021-06-22
US20170186757A1 (en) 2017-06-29
US10403630B2 (en) 2019-09-03
US9231206B2 (en) 2016-01-05
US20150076437A1 (en) 2015-03-19
EP3044808B1 (en) 2022-02-23
TW201528570A (zh) 2015-07-16
KR20160041985A (ko) 2016-04-18
CN110085590A (zh) 2019-08-02
US20210313339A1 (en) 2021-10-07
US20180350824A1 (en) 2018-12-06
EP3044808A1 (en) 2016-07-20
US10062703B2 (en) 2018-08-28
KR101787298B1 (ko) 2017-10-18
EP3044808A4 (en) 2017-04-19
US20160064655A1 (en) 2016-03-03
US9698343B2 (en) 2017-07-04
CN105556658A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
US11043502B2 (en) Semiconductor devices including ferroelectric materials
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
JP7177574B2 (ja) テクスチャ形成されたイリジウム底部電極を有する酸化ハフニウムおよび酸化ジルコニウムベースの強誘電性デバイス
US20170103988A1 (en) Doped ferroelectric hafnium oxide film devices
TWI443745B (zh) 高k介電材料及形成高k介電材料之方法
US20140134823A1 (en) High-k perovskite materials and methods of making and using the same
EP4040488A1 (en) Ferroelectric device based on hafnium zirconate
US20230200078A1 (en) Ferroelectric Device
US20240145571A1 (en) Inserting inhibition layer for inducing antiferroelectricity to ferroelectric structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170719

R150 Certificate of patent or registration of utility model

Ref document number: 6181314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250