TWI443745B - 高ｋ介電材料及形成高ｋ介電材料之方法 - Google Patents

高ｋ介電材料及形成高ｋ介電材料之方法 Download PDF

Info

Publication number
TWI443745B
TWI443745B TW100128757A TW100128757A TWI443745B TW I443745 B TWI443745 B TW I443745B TW 100128757 A TW100128757 A TW 100128757A TW 100128757 A TW100128757 A TW 100128757A TW I443745 B TWI443745 B TW I443745B
Authority
TW
Taiwan
Prior art keywords
titanium dioxide
dielectric material
tio
amorphous
rutile
Prior art date
Application number
TW100128757A
Other languages
English (en)
Other versions
TW201212122A (en
Inventor
Tsai Yu Huang
Ching-Kai Lin
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201212122A publication Critical patent/TW201212122A/zh
Application granted granted Critical
Publication of TWI443745B publication Critical patent/TWI443745B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)
  • Formation Of Insulating Films (AREA)

Description

高K介電材料及形成高K介電材料之方法
本發明之實施例係關於具有高介電常數(k)及光滑表面之介電材料。更具體而言，在各個實施例中，本發明係關於形成包含至少兩部分之高k介電材料之方法(一部分為非晶形二氧化鈦(TiO2 )且另一部分為金紅石TiO2 )及由此產生之介電材料。
本申請案主張在2010年8月11日申請之美國專利申請案第12/854,734號「A HIGH-K DIELECTRIC MATERIAL AND METHODS OF FORMING THE HIGH-K DIELECTRIC MATERIAL」之申請日期之權益。
諸如動態隨機存取記憶體(DRAM)單元等記憶體單元通常包含耦合至諸如金屬氧化物半導體場效應電晶體(MOSFET)等存取裝置之電荷存儲電容器。MOSFET起施加或移除電容器上之電荷之作用，由此影響由所存儲電荷界定之邏輯狀態。諸如作業電壓、洩漏率及再新率等DRAM作業之條件通常會要求電容器存儲一定最小電荷。
電容器包含兩個導體用作電極，例如平行的金屬或多晶矽板。該等電極藉由介電材料彼此隔離。用於DRAM單元之一種類型之電容器係金屬-絕緣體-金屬(MIM)電容器。電容器中介電材料(即，絕緣體材料)之介電常數(k)係大量生產DRAM單元之關鍵要素。例如，3x nm DRAM單元或更大DRAM單元需要具有至少約55之介電常數之介電材料以便使電容器獲得期望電容。
晶質介電材料往往具有高於非晶形介電材料之介電常數。例如，金紅石TiO2 沿晶體結構之c軸具有約170之介電常數且沿晶體結構之a軸具有約90之介電常數，而非晶形TiO2 具有約30之介電常數。然而，由於金紅石TiO2 形成晶體，金紅石TiO2 具有極粗糙之表面，其導致電流洩漏增加。在習用半導體結構中，藉由原子層沈積(ALD)生長之TiO2 具有非晶形結構及約30之介電常數。
本發明揭示具有低電流洩漏之高k介電材料及形成此高k介電材料之方法。如本文所用之片語「高k」意指且包含具有至少約55之介電常數(k)之介電材料。高k介電材料係藉由形成第一非晶形二氧化鈦(TiO2 )部分及形成包含金紅石TiO2 之另一部分來形成。藉由形成第一非晶形TiO2 部分及第二金紅石TiO2 部分，高k介電材料可因金紅石TiO2 而表現高k值，且因非晶形TiO2 而可表現較光滑表面，從而減小電流洩漏。因此，獲得具有期望高k值及低電流洩漏之介電材料。
以下闡述提供具體細節，例如材料類型、材料厚度、及處理條件，以提供對本發明實施例之透徹闡述。然而，熟習此項技術者應理解，可在不採用該等具體細節之情形下實踐本發明之實施例。實際上，可結合工業中採用之習用半導體製造技術來實踐本發明之實施例。另外，本文不提供對製造DRAM裝置之完整製程流程之闡述，且下文闡述之DRAM裝置不形成完整半導體裝置。下文僅詳細闡述瞭解本發明之實施例所必需之彼等製程動作及結構。形成包含DRAM裝置之完整半導體裝置之其他動作可藉由習用技術來實施。
本文所述之材料可藉由任一適宜技術形成，該技術包含但不限於旋轉塗覆、毯覆式塗覆、化學氣相沈積(CVD)、ALD、電漿增強ALD或物理氣相沈積(PVD)。或者，可原位生長該等材料。熟習此項技術者可端視欲形成之具體材料來選擇用於沈積或生長材料之技術。儘管本文所闡述及闡明之材料可作為層形成，但該等材料並不限於此且可以其他三維構造形成。
在以下詳細說明中，參照形成本文一部分之附圖，且附圖中以圖解說明之方式顯示可實踐本發明之具體實施例。足夠詳細地闡述該等實施例以使熟習此項技術者能夠實踐本發明。然而，在不背離本發明範圍之情形下，可利用其他實施例且可作出結構、邏輯及電學改變。本文中所呈現之圖解說明並不意欲作為任一特定高k介電材料、DRAM裝置或系統之實際視圖，而僅僅係用於闡述本發明之實施例之理想化表示。本文中所呈現之該等圖式未必按比例繪製。另外，各圖式之間共同的元件可保留相同數字標號。
高k介電材料可由TiO2 形成。在一實施例中，所形成高k介電材料之第一部分係非晶形TiO2 且該高k介電材料之第二部分係金紅石TiO2 。
圖1係包含高k介電材料102之半導體結構100之圖解說明。半導體結構100可包含基板101，在基板101上形成高k介電材料102。高k介電材料102可包含其至少兩個部分110、112。基板101可包含習用矽基板或包含半導電材料層之其他塊狀基板。如本文所用之術語「塊狀基板」不僅包含矽晶圓，且亦包含絕緣體上矽(SOI)基板、藍寶石上矽(SOS)基板、基底半導體底板上之矽磊晶層及其他半導體或光電材料，例如矽-鍺、鍺、砷化鎵或磷化銦。基板101之材料可經摻雜或未經摻雜。絕緣體材料104可在基板101之表面上方形成。絕緣體材料104可由適宜作為絕緣或介電材料之氧化矽(SiOx )材料或由氮化矽(Si3 N4 )形成，例如SiO、SiO2 、或Si3 N4 。絕緣體材料104可藉由習用技術形成，例如藉由電漿增強CVD(PECVD)或標準熱CVD來形成。可在絕緣體材料104之上方形成第一電極106。第一電極106可由任一適宜導電材料形成，該導電材料包含但不限於金屬、金屬合金、導電金屬氧化物及其混合物。例如，第一電極106可由鎢(W)、鎳(Ni)、氮化鉭(TaN)、鉑(Pt)、氮化鎢(WN)、金(Au)、氮化鈦(TiN)、氮化鋁鈦(TiAlN)、釕(Ru)或氧化釕(RuO2 )形成。第一電極106可具有約50埃至約1000埃之厚度。
可在第一電極106上形成高k介電材料102。高k介電材料102可具有足夠高的k值及低電流洩漏以形成半導體結構100，其可係電容器。為提供介電材料102之足夠高的k值及低電流洩漏，高k介電材料102包含第一非晶形TiO2 部分110及第二金紅石TiO2 部分112。金紅石TiO2 具有高於非晶形TiO2 之介電常數。例如，金紅石TiO2 沿晶體結構之c軸具有約170之介電常數且沿晶體結構之a軸具有約90之介電常數。非晶形TiO2 具有約30之介電常數。雖然金紅石TiO2 具有高於非晶形TiO2 之介電常數，但金紅石TiO2 表現高於非晶形TiO2 之表面粗糙度。金紅石TiO2 之較高表面粗糙度導致半導體結構之電流洩漏高於包含非晶形TiO2 及金紅石TiO2 之半導體結構100。藉由形成包含第一非晶形TiO2 部分110及第二金紅石TiO2 部分112之高k介電材料102，該高k介電材料102之介電常數高於僅由非晶形TiO2 形成之介電材料，且表面粗糙度低於僅由金紅石TiO2 形成之介電材料。在一些實施例中，非晶形TiO2 可在金紅石TiO2 112形成期間轉變為金紅石相，從而獲得包括兩個金紅石TiO2 部分110、112之高k介電材料102。然而，高k介電材料102可仍表現低於僅由金紅石TiO2 形成之介電材料之表面粗糙度。
高k介電材料102之兩個部分110、112可在第一電極106上方形成。高k介電材料102與第一電極106相接觸之第一部分110可由非晶形TiO2 形成且在本文中亦稱為非晶形TiO2 110。如本文所用之片語「非晶形TiO2 」係指具有至少約70%之非晶形晶體結構之TiO2 。所形成之非晶形TiO2 110可與第一電極106之上表面直接接觸。高k介電材料102之第二部分112可由金紅石TiO2 或晶質TiO2 形成，且在本文中亦稱為金紅石TiO2 112。如本文所用之片語「金紅石TiO2 」係指具有至少約70%之金紅石晶體結構之TiO2 。金紅石TiO2 112可在非晶形TiO2 110上方形成且與其接觸。非晶形TiO2 110及金紅石TiO2 112在本文中統稱為高k介電材料102。
高k介電材料102之厚度可取決於欲最終形成之半導體結構100之尺寸及形狀。例如，在一實施例中，高k介電材料102可具有約2奈米(2 nm)至約15奈米(15 nm)之厚度。非晶形TiO2 110可具有約十分之二奈米(0.2 nm)至約5奈米(5 nm)之厚度。金紅石TiO2 112可具有約1奈米(1 nm)至約10奈米(10 nm)之厚度。
高k介電材料102可具有至少約55之介電常數。在一些實施例中，高k介電材料102可具有至少約75之介電常數。增加金紅石TiO2 112相對於非晶形TiO2 110之厚度可增加高k介電材料102之介電常數。換言之，金紅石TiO2 112愈厚，高k介電材料102之介電常數愈高。
高k介電材料102與僅由金紅石TiO2 形成之介電材料相比較可具有相對光滑之表面。例如，圖2及圖3係顯示僅有金紅石相之TiO2 (圖2)與本發明之高k介電材料102(圖3)相比較之電鏡照片。如藉由比較圖2及圖3可見，由於圖3中之TiO2 形成有第一非晶形TiO2 部分110，故第二金紅石TiO2 部分112之表面顯著比圖2中所示僅有金紅石相之TiO2 之表面109光滑。所得高k介電材料102可實質上係晶質且具有金紅石組份。
視情況，半導體結構100之一部分可包含在金紅石TiO2 112上方形成之非晶形TiO2 110'，如在圖1中以虛線所示。非晶形TiO2 110'可進一步降低高k介電材料102之表面粗糙度，且因此可進一步減小高k介電材料102之電流洩漏。或者，在其他實施例中，可在金紅石TiO2 上方形成除非晶形TiO2 以外之非晶形氧化物材料(未顯示)。例如，可在金紅石TiO2 112上方形成非晶形氧化鋁(Al2 O3 )、非晶形二氧化矽(SiO2 )、非晶形二氧化鋯(ZrO2 )或非晶形二氧化鉿(HfO2 )(未顯示)。
高k介電材料102可在其整個厚度中具有實質上均勻之組成，此乃因非晶形TiO2 110及金紅石TiO2 112二者均為TiO2 。在其他實施例中，如先前所述，非晶形TiO2 110可在形成金紅石TiO2 112期間轉變為金紅石TiO2 。在此等情況下，藉由目視或化學方法(例如藉由顯微術或化學分析)可能無法區分高k介電材料102之各部分。
可在高k介電材料102上方形成第二電極108。第二電極108可由與第一電極106相同或不同之材料形成。第二電極108可由任一適宜導電材料來形成，該導電材料包含但不限於金屬、金屬合金、導電金屬氧化物及其混合物。例如，第一電極106可由鎢(W)、鎳(Ni)、氮化鉭(TaN)、鉑(Pt)、氮化鎢(WN)、金(Au)、氮化鈦(TiN)、氮化鋁鈦(TiAlN)、釕(Ru)或氧化釕(RuO2 )形成。第二電極108可具有約50埃至約1000埃之厚度。第一電極106、高k介電材料102及第二電極108可形成如下文更詳細闡述之MIM電容器113。
如圖4中所圖解說明，高k介電材料102可用於DRAM裝置114中。雖然高k介電材料102經圖解說明為存在於DRAM裝置114中，但高k介電材料102亦可用於其他裝置，例如互補金屬氧化物半導體(CMOS)裝置。此外，雖然本文將高k介電材料102闡述為電容器113之一部分，但應理解，高k介電材料102亦可用於半導體結構之其他部分中。DRAM裝置114包含記憶體矩陣或陣列(未顯示)，該記憶體矩陣或陣列包含複數個電容器113。記憶體矩陣藉由複數個控制線與外圍電路(未顯示)耦合。外圍電路可包含用於尋址含於記憶體矩陣內之複數個電容器113之電路，以及用於在記憶體單元中存儲數據及自記憶體單元檢索數據之電路。外圍電路亦可包含用於控制或以其他方式確保DRAM裝置114之適當運行之其他電路。
如圖4中所示，DRAM裝置114包含在基板101上形成之複數個記憶體單元。該等記憶體單元包含根據本文中未詳細闡述之習用半導體處理技術在基板101上所形成之井116、汲極區118、源極區120及字線或閘極堆疊122。閘極堆疊122可包含閘極氧化物區124、導電閘極區126、間隔區128及帽130。可在閘極堆疊122上方形成第一絕緣材料132，其具有於其中形成之位元觸點134及第一電容器觸點136。位元觸點134可與源極區120電連通且第一電容器觸點136可與汲極區118電連通。絕緣材料104可在第一絕緣材料132上方形成且位元觸點134及第二電容器觸點138可於絕緣材料104中形成。所形成之電容器113與第二電容器觸點138電連通。電容器113包含第一電極106、包含第一非晶形TiO2 部分110及第二金紅石TiO2 部分112之高k介電材料102及第二電極108。
電容器113可係金屬-絕緣體-金屬(MIM)電容器，且以高k介電材料102用作MIM電容器113之絕緣體部分。DRAM裝置114可藉由本文未詳細闡述之習用技術及材料來形成。DRAM裝置114可視情況包含在金紅石TiO2 112與第二電極108之間形成之非晶形TiO2 110'(圖4中未圖解說明)。或者，在其他實施例中，可在金紅石TiO2 112與第二電極108之間形成另一非晶形氧化物材料，例如非晶形Al2 O3 、SiO2 、ZrO2 或HfO2 。非晶形TiO2 110'(圖1)或另一非晶形氧化物材料可進一步減小高k介電材料102與第二電極108之間之電流洩漏。
圖5及圖6圖解說明形成高k介電材料102之方法之一實施例。如圖5中所示，高k介電材料102之第一部分110(圖6)可在第一電極106上方形成，該第一電極106可在基板101上之絕緣材料104上方形成。高k介電材料102之第一部分110及高k介電材料102之第二部分112(圖6)可藉由原子層沈積(ALD)來形成。如本文所用之術語「原子層沈積」係指於沈積室中實施複數個連續沈積循環之沈積方法。ALD亦包含原子層磊晶(ALE)。在ALD中，第一化學前體經化學吸收至基板之表面，從而大致形成第一化學物質之單層。自沈積室吹掃清除過量第一化學前體。將第二化學前體及視情況反應氣體引入沈積室。大致形成第二化學物質之單層，其與第一化學物質之單層進行反應。自沈積室移除過量反應氣體、過量第二化學前體及副產物。藉由重複ALD脈衝，形成第一化學物質及第二化學物質之單層，直至材料達到期望厚度。舉例而言，第一化學前體可係四氯化鈦(TiCl4 )且第二化學前體可係水(H2 O)。可將TiCl4 引入沈積室且化學吸收至第一電極106之表面以形成鈦單層。可將H2 O引入沈積室且化學吸收至鈦單層之表面以形成氧化物單層。鈦單層與氧化物單層可經反應以形成TiO2 。
高k介電材料102之第一部分110可藉由控制ALD製程之溫度以便形成TiO2 之期望晶體結構而以非晶形TiO2 形式形成。非晶形TiO2 110係藉由在低溫下沈積鈦及氧化物之單層來形成。例如，第一部分110可在約150℃至約350℃之溫度下形成。在一實施例中，在285℃下沈積第一部分110，從而獲得具有光滑表面之TiO2 。如此形成之第一部分110可係實質上非晶形。
如圖6中所示，高k介電材料102之第二部分112可在高k介電材料102之第一部分110上方形成。第二部分112可藉由控制ALD製程之溫度以便形成期望晶體結構而以金紅石TiO2 形式形成。如此形成之第二部分112可實質上係晶質。金紅石TiO2 112可係在高於形成高k介電材料102之第一部分110所用溫度之溫度下沈積鈦及氧化物之單層來形成。例如，第二部分112可係在約350℃至約600℃之溫度下形成。在一實施例中，在500℃下沈積第二部分112。與第一部分110類似，第二部分112可由TiO2 形成，且用於形成第二部分112之第一及第二化學前體可包含TiCl4 及H2 O。在500℃下形成第二部分112及使用TiCl4 及H2 O作為第一及第二化學前體可穩定TiO2 之生長。在第二部分112之沈積期間，由於沈積第二部分112時之高溫，第一部分110可自非晶形TiO2 轉變為金紅石TiO2 。參照圖1，第二電極108可在高k介電材料102之第二部分112上方形成。
用於在基板101上形成高k介電材料102之系統140圖解說明於圖7中。可將包含絕緣體材料104及第一電極106之基板101定位於或置於沈積室142(能夠向其中引入第一及第二化學前體144)之支撐件或卡盤(未顯示)上。藉由調節沈積室142中之溫度，可形成非晶形TiO2 110及金紅石TiO2 112，如圖7中以虛線所示。作為非限制性實施例，沈積室142可係習用ALD室或ALD工具。在一實施例中，沈積室係Entron系統，例如自Ulvac Technologies公司(Methuen,MA)購得之Entron EX300 RF濺射室。
在將具有絕緣體材料104及第一電極106之基板101定位在卡盤上之後，可在第一電極106上形成非晶形TiO2 110。可將第一及第二化學前體144依序引入沈積室142中且可將沈積室142之溫度調節至形成非晶形TiO2 110之適當條件。例如，可將沈積室142之溫度調節至約150℃至約350℃。可將第一化學前體引入沈積室142中以在第一電極106上形成第一化學物質之第一單層。然後可吹掃沈積室142且可將第二化學前體引入沈積室142中以在第一化學物質單層上方形成第二化學物質之單層。然後，第一化學物質之單層與第二化學物質之單層可經反應以形成非晶形TiO2 110之第一層。如業內所熟知，可藉由控制沈積時間、所實施ALD循環之次數等來使非晶形TiO2 110達到期望厚度。在產生非晶形TiO2 110之後，可提高沈積室142之溫度以形成金紅石TiO2 112。例如，可將沈積室142之溫度提高至約350℃至約600℃。然後可如先前所述將第一及第二化學前體144依序引入沈積室142中，直至金紅石TiO2 112達到期望厚度。由於沈積金紅石TiO2 之溫度，高k介電材料102在沈積第二部分112之後不需要退火。
藉由在ALD製程期間調節溫度可在單個沈積室142中形成高k介電材料102之兩個部分。藉由原位形成非晶形TiO2 110及金紅石TiO2 112二者，高k介電材料102可使用單個沈積動作來產生。因此，可以成本高效之方式來產生高k介電材料102。另外，由於不需要在各工具之間轉移上面形成高k介電材料102之兩個部分之基板101，因此在第一電極106上形成高k介電材料102之通量可增加。
結論
在一些實施例中，本發明包含具有高介電常數之材料，及形成此等材料之方法。該材料可包含金紅石相二氧化鈦，其具有比在高於約500℃之溫度下沈積之金紅石相二氧化鈦至少顯著更光滑之表面。
在其他實施例中，本發明包含形成具有高介電常數之材料之方法。該等方法包含形成至少兩個二氧化鈦部分，該二氧化鈦包括具有非晶形二氧化鈦之第一部分及具有金紅石二氧化鈦之第二部分。至少兩個二氧化鈦部分可藉由原子層沈積來形成。
在其他實施例中，本發明包含形成高介電常數材料之方法。該等方法包含在約150℃至約350℃之溫度下形成第一二氧化鈦部分及在約350℃至約600℃之溫度下形成第二二氧化鈦部分。
雖然本發明容許各種修改及替代形式，但本文已以實例方式在圖式中顯示並在本文中詳細闡述具體實施例。然而，應理解，並非意欲將本發明限制於本文所揭示之具體形式。相反，本發明涵蓋在由下列隨附申請專利範圍及其合法等效內容界定之本發明範圍內的所有修改、改變及替代形式。
100．．．半導體結構
101．．．基板
102．．．高k介電材料
104．．．絕緣體材料
106．．．第一電極
108．．．第二電極
109．．．僅有金紅石相之TiO2 之表面
110．．．第一部分
110'．．．非晶形TiO2
112．．．第二部分
113．．．金屬-絕緣體-金屬(MIM)電容器
114．．．動態隨機存取記憶體(DRAM)裝置
116．．．井
118．．．汲極區
120．．．源極區
122．．．字線或閘極堆疊
124．．．閘極氧化物區
126．．．導電閘極區
128．．．間隔區
130．．．帽
132．．．第一絕緣材料
134．．．位元觸點
136．．．第一電容器觸點
138．．．第二電容器觸點
140．．．系統
142．．．沈積室
144．．．第一及第二化學前體
圖1係包含根據本發明之實施例形成之高k介電材料之記憶體單元之一部分之剖視圖；
圖2係金紅石TiO2 之表面之電鏡圖像；
圖3係具有第一非晶形TiO2 部分及第二金紅石TiO2 部分之TiO2 表面之電鏡圖像；
圖4係本發明之實施例之DRAM裝置之剖視圖。
圖5及圖6圖解說明形成包含圖1之高k介電材料之記憶體單元之部分之方法；且
圖7係本發明之實施例之沈積系統。
100．．．半導體結構
101．．．基板
102．．．高k介電材料
104．．．絕緣體材料
106．．．第一電極
108．．．第二電極
110．．．第一部分
110'．．．非晶形TiO2
112．．．第二部分

Claims (19)

  1. 一種具有高介電常數之材料，其包括至少兩個二氧化鈦部分，該至少兩個二氧化鈦部分包括非晶形二氧化鈦之至少第一部分及在該第一部份上面之金紅石二氧化鈦之至少第二部分。
  2. 如請求項1之材料，其在二氧化鈦之該第二部分上面進一步包括具有非晶形二氧化鈦之二氧化鈦的第三部分。
  3. 如請求項1之材料，其中該材料具有至少約55之介電常數。
  4. 如請求項1之材料，其中該材料具有比在高於約500℃之溫度下沈積之金紅石相二氧化鈦低之電流洩漏。
  5. 如請求項1之材料，其中該材料具有約2奈米至約15奈米之厚度。
  6. 一種形成具有高介電常數之材料之方法，其包括：形成至少兩個二氧化鈦部分，其中形成該至少兩個二氧化鈦部分包括形成具有非晶形二氧化鈦之至少第一部分及在該第一部份上面形成具有金紅石二氧化鈦之至少第二部分。
  7. 如請求項6之方法，其中形成至少兩個二氧化鈦部分係包括藉由原子層沈積來沈積該至少兩個二氧化鈦部分。
  8. 如請求項7之方法，其中藉由原子層沈積來沈積該至少兩個二氧化鈦部分係包括藉由原子層沈積在約150℃至約350℃之溫度下沈積該包括非晶形二氧化鈦之至少第一部分。
  9. 如請求項7之方法，其中藉由原子層沈積來沈積該至少兩個二氧化鈦部分係包括藉由原子層沈積在約285℃之溫度下沈積該包括非晶形二氧化鈦之至少第一部分。
  10. 如請求項7之方法，其中藉由原子層沈積來沈積該至少兩個二氧化鈦部分係包括藉由原子層沈積在約350℃至約600℃之溫度下沈積該包括金紅石二氧化鈦之至少第二部分。
  11. 如請求項7之方法，其中藉由原子層沈積來沈積該至少兩個二氧化鈦部分係包括藉由原子層沈積在約500℃之溫度下沈積該包括金紅石二氧化鈦之至少第二部分。
  12. 如請求項6之方法，其另外包括使二氧化鈦之該至少第一部分結晶。
  13. 如請求項12之方法，其中使二氧化鈦之該至少第一部分結晶係包括將非晶形二氧化鈦之該至少第一部分轉變為金紅石相二氧化鈦。
  14. 如請求項6之方法，其中形成至少兩個二氧化鈦部分係包括：在約150℃至約350℃之溫度下形成該具有非晶形二氧化鈦之至少第一部分；及在約350℃至約600℃之溫度下形成該具有金紅石二氧化鈦之至少第二部分。
  15. 如請求項14之方法，其中在約150℃至約350℃之溫度下形成該具有非晶形二氧化鈦之至少第一部分係包括藉由原子層沈積來沈積非晶形二氧化鈦。
  16. 如請求項15之方法，其中在約350℃至約600℃之溫度下形成該具有金紅石二氧化鈦之至少第二部分係包括將該非晶形二氧化鈦轉變為金紅石二氧化鈦。
  17. 如請求項14之方法，其中在約350℃至約600℃之溫度下形成該具有金紅石二氧化鈦之至少第二部分係包括形成表面比在高於約500℃之溫度下沈積之金紅石二氧化鈦顯著更光滑之金紅石二氧化鈦。
  18. 如請求項14之方法，其中在約150℃至約350℃之溫度下形成該具有非晶形二氧化鈦之至少第一部分係包括沈積約0.2奈米至約5奈米之二氧化鈦。
  19. 如請求項14之方法，其中在約350℃至約600℃之溫度下形成該具有金紅石二氧化鈦之至少第二部分係包括沈積約1奈米至約10奈米之二氧化鈦。
TW100128757A 2010-08-11 2011-08-11 高ｋ介電材料及形成高ｋ介電材料之方法 TWI443745B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/854,734 US8420208B2 (en) 2010-08-11 2010-08-11 High-k dielectric material and methods of forming the high-k dielectric material

Publications (2)

Publication Number Publication Date
TW201212122A TW201212122A (en) 2012-03-16
TWI443745B true TWI443745B (zh) 2014-07-01

Family

ID=45565036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100128757A TWI443745B (zh) 2010-08-11 2011-08-11 高ｋ介電材料及形成高ｋ介電材料之方法

Country Status (3)

Country Link
US (1) US8420208B2 (zh)
TW (1) TWI443745B (zh)
WO (1) WO2012021318A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013120825A (ja) * 2011-12-07 2013-06-17 Elpida Memory Inc 半導体装置及びその製造方法
EP3062323B1 (en) * 2013-09-29 2018-11-21 Shanghai Institute of Ceramics, Chinese Academy of Sciences Titanium oxide-based supercapacitor electrode material and method of manufacturing same
US20150140838A1 (en) * 2013-11-19 2015-05-21 Intermolecular Inc. Two Step Deposition of High-k Gate Dielectric Materials
US9263541B2 (en) 2014-04-25 2016-02-16 Globalfoundries Inc. Alternative gate dielectric films for silicon germanium and germanium channel materials
US10629428B2 (en) * 2018-03-09 2020-04-21 Globalfoundries Inc. Metal insulator metal capacitor devices
US10872763B2 (en) * 2019-05-03 2020-12-22 Applied Materials, Inc. Treatments to enhance material structures
US11417517B2 (en) 2019-05-03 2022-08-16 Applied Materials, Inc. Treatments to enhance material structures
CN115004340A (zh) 2019-11-01 2022-09-02 应用材料公司 用于鳍式场效应晶体管形成的帽氧化

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407435B1 (en) 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
KR100400246B1 (ko) 2000-12-29 2003-10-01 주식회사 하이닉스반도체 고집적 디램용 셀 커패시터의 제조방법
US6806145B2 (en) 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US7084078B2 (en) 2002-08-29 2006-08-01 Micron Technology, Inc. Atomic layer deposited lanthanide doped TiOx dielectric films
US7238628B2 (en) * 2003-05-23 2007-07-03 Symmorphix, Inc. Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides
KR100717768B1 (ko) 2005-08-30 2007-05-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법과, 비휘발성메모리 소자 및 그 제조방법
KR100648860B1 (ko) 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
TWI267879B (en) 2005-12-21 2006-12-01 Ind Tech Res Inst Metal-insulator-metal capacitor
US8222116B2 (en) 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20080118731A1 (en) 2006-11-16 2008-05-22 Micron Technology, Inc. Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, a method of forming the capacitor

Also Published As

Publication number Publication date
TW201212122A (en) 2012-03-16
US8420208B2 (en) 2013-04-16
US20120040162A1 (en) 2012-02-16
WO2012021318A2 (en) 2012-02-16
WO2012021318A3 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
TWI443745B (zh) 高ｋ介電材料及形成高ｋ介電材料之方法
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
US11043502B2 (en) Semiconductor devices including ferroelectric materials
TWI297947B (en) Semiconductor memory device with dielectric structure and method for fabricating the same
US9831085B2 (en) Method of fabricating hafnium oxide layer and semiconductor device having the same
TW201519369A (zh) 半導體裝置及其製造方法
CN101542657A (zh) 形成具有高介电常数的结构的方法和具有高介电常数的结构
EP4040488A1 (en) Ferroelectric device based on hafnium zirconate
US9318546B1 (en) Doped electrode for DRAM capacitor stack
CN102148228A (zh) 半导体器件以及半导体器件的制造方法
US8530348B1 (en) Integration of non-noble DRAM electrode
US11844226B2 (en) FeRAM with laminated ferroelectric film and method forming same
KR20220167016A (ko) 반도체 장치 및 그 제조 방법
KR20040060083A (ko) 금속 산화물 하부전극을 구비하는 반도체 소자의 캐패시터형성방법