CN112563323A - 铁电薄膜结构、形成其的方法和系统及包括其的电子器件 - Google Patents

铁电薄膜结构、形成其的方法和系统及包括其的电子器件 Download PDF

Info

Publication number
CN112563323A
CN112563323A CN202010673033.8A CN202010673033A CN112563323A CN 112563323 A CN112563323 A CN 112563323A CN 202010673033 A CN202010673033 A CN 202010673033A CN 112563323 A CN112563323 A CN 112563323A
Authority
CN
China
Prior art keywords
atomic layer
dielectric material
thin film
ferroelectric thin
film structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010673033.8A
Other languages
English (en)
Inventor
李润姓
金尚昱
赵常玹
许镇盛
李香淑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112563323A publication Critical patent/CN112563323A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了铁电薄膜结构、形成其的方法和系统及包括其的电子器件。该铁电薄膜结构包括至少一个第一原子层和至少一个第二原子层。第一原子层包括基于氧化物的第一电介质材料，第二原子层包括第一电介质材料和具有比第一电介质材料的带隙大的带隙的掺杂剂两者。

Description

铁电薄膜结构、形成其的方法和系统及包括其的电子器件
技术领域
本公开涉及铁电薄膜结构、用于制造铁电薄膜结构的方法和/或系统、包括铁电薄膜结构的电子器件以及用于制造电子装置的系统和/或方法。
背景技术
相关技术的基于硅的电子器件在改善操作特性和按比例缩小方面具有限制。例如，当测量常规的基于硅的逻辑晶体管的操作电压和电流特性时，亚阈值摆幅(SS)被限制于约60mV/dec。随着逻辑晶体管的尺寸减小，难以将操作电压降低至约0.8V或更小，因此，功率密度增加，这导致逻辑晶体管的按比例缩小的限制。为了解决这个问题，已经开发了使用铁电薄膜结构的电子器件。
发明内容
提供了铁电薄膜结构、用于制造铁电薄膜结构的方法和/或系统、包括铁电薄膜结构的电子器件以及用于制造电子装置的方法和/或系统。
额外的方面将在以下描述中部分地阐述且将部分地自该描述明显，或者可以通过本公开的所提出的实施方式的实践而获悉。
根据一些示例实施方式，一种铁电薄膜结构可以包括：至少一个第一原子层，包括基于氧化物的第一电介质材料；以及至少一个第二原子层，包括第一电介质材料和掺杂剂两者。掺杂剂可以具有比第一电介质材料的带隙大的带隙。
第一电介质材料可以包括铪(Hf)、锆(Zr)和铝(Al)中的至少一种的氧化物或者铪(Hf)、锆(Zr)和铝(Al)中的至少一种的钙钛矿。
掺杂剂可以包括硅(Si)、铪(Hf)、锆(Zr)、铝(Al)、镧(La)、钇(Y)、锶(Sr)和钆(Gd)中的至少一种的氧化物。
该铁电薄膜结构可以包括多个原子层，所述多个原子层包括彼此相同的电介质材料，所述多个原子层包括所述至少一个第一原子层。
该铁电薄膜结构可以包括包含不同电介质材料的多个原子层，所述多个原子层包括所述至少一个第一原子层。
所述至少一个第二原子层可以构成铁电薄膜结构的最上面的部分、铁电薄膜结构的中间部分和铁电薄膜结构的最下面的部分中的至少一个。
该铁电薄膜结构可以具有约0.1nm至约2nm的厚度。
根据一些示例实施方式，一种通过原子层沉积(ALD)形成铁电薄膜结构的方法可以包括：根据第一原子层沉积(ALD)操作在衬底上沉积第一原子层，第一原子层包括基于氧化物的第一电介质材料；以及根据第二原子层沉积(ALD)操作在第一原子层上沉积第二原子层，第二原子层包括第一电介质材料和掺杂剂两者，掺杂剂具有比第一电介质材料的带隙大的带隙。
根据第一原子层沉积(ALD)操作的第一原子层的沉积可以包括在衬底上形成第一电介质材料的前驱体；以及向第一电介质材料的前驱体供应氧化剂，以使氧化剂与第一电介质材料的前驱体反应从而形成第一原子层。
第二原子层的沉积可以包括：在第一原子层的一部分上形成第一电介质材料的另外前驱体，使得第一原子层的另外部分由第一电介质材料的另外前驱体暴露；在第一原子层的由第一电介质材料的另外前驱体暴露的另外部分上形成掺杂剂的前驱体；以及使第一电介质材料的另外前驱体和掺杂剂的前驱体与氧化剂反应以形成第二原子层。
第一电介质材料可以包括铪(Hf)、锆(Zr)和铝(Al)中的至少一种的氧化物或者铪(Hf)、锆(Zr)和铝(Al)中的至少一种的钙钛矿。
掺杂剂可以包括硅(Si)、铪(Hf)、锆(Zr)、铝(Al)、镧(La)、钇(Y)、锶(Sr)和钆(Gd)中的至少一种的氧化物。
根据一些示例实施方式，一种电子器件可以包括衬底、在衬底上的栅电极以及在衬底与栅电极之间的铁电层。铁电层可以包括：至少一个第一原子层，包括基于氧化物的第一电介质材料；以及至少一个第二原子层，包括第一电介质材料和掺杂剂两者，掺杂剂具有比第一电介质材料的带隙大的带隙。
第一电介质材料可以包括铪(Hf)、锆(Zr)和铝(Al)中的至少一种的氧化物或者铪(Hf)、锆(Zr)和铝(Al)中的至少一种的钙钛矿。
掺杂剂可以包括硅(Si)、铪(Hf)、锆(Zr)、铝(Al)、镧(La)、钇(Y)、锶(Sr)和钆(Gd)中的至少一种的氧化物。
铁电层可以包括多个原子层，所述多个原子层包括彼此相同的电介质材料，所述多个原子层包括所述至少一个第一原子层。
铁电层可以包括包含不同电介质材料的多个原子层，所述多个原子层包括所述至少一个第一原子层。
衬底可以包括与栅电极垂直地重叠的沟道元件以及在沟道元件的彼此相反侧的源极和漏极。
沟道元件可以包括Si、Ge、SiGe、III-V族半导体、氧化物半导体、氮化物半导体、氮氧化物半导体、二维(2D)材料、量子点和有机半导体中的至少一种。
根据一些示例实施方式，一种电子器件可以包括彼此间隔开的第一电极和第二电极、以及在第一电极与第二电极之间的铁电层。铁电层可以包括：至少一个第一原子层，包括基于氧化物的第一电介质材料；以及至少一个第二原子层，包括第一电介质材料和掺杂剂两者，掺杂剂具有比第一电介质材料的带隙大的带隙。
根据一些示例实施方式，一种制造电子装置的方法可以包括形成铁电薄膜结构、以及基于将铁电薄膜结构结合到电子装置部件中而制作电子装置。
电子装置部件可以包括处理电路和存储器中的至少一个。
根据一些示例实施方式，一种用于形成铁电薄膜结构的系统可以包括：工艺腔室，包括在工艺腔室中配置为在结构上支撑衬底的基座和/或卡盘；多个成分源和多个控制装置，每个成分源经由单独的控制装置连接到工艺腔室，每个控制装置被配置为控制保持在单独的被联接的成分源中的单独材料向工艺腔室的供应；以及电子装置，配置为控制至少所述多个控制装置以：根据第一原子层沉积(ALD)操作在工艺腔室中的衬底上沉积第一原子层，第一原子层包括基于氧化物的第一电介质材料；以及根据第二原子层沉积(ALD)操作在第一原子层上沉积第二原子层，第二原子层包括第一电介质材料和掺杂剂两者，掺杂剂可以具有比第一电介质材料的带隙大的带隙。
该系统还可以包括配置为加热工艺腔室的至少一部分的热源。电子装置可以被配置为控制热源以对第一原子层和第二原子层执行热处理工艺从而使第一原子层和第二原子层晶化。
附图说明
本公开的某些实施方式的以上及另外的方面、特征和优点将由以下结合附图的描述更加明显，附图中：
图1示出了根据一些示例实施方式的铁电薄膜结构的剖面；
图2示出了根据比较例的铁电薄膜结构的剖面；
图3显示了通过将使用图2所示的铁电薄膜结构的电子器件的泄漏电流特性与使用图1所示的根据示例实施方式的铁电薄膜结构的电子器件的泄漏电流特性相比较而获得的结果；
图4显示了通过将使用图2所示的铁电薄膜结构的电子器件的电容特性与使用图1所示的根据示例实施方式的铁电薄膜结构的电子器件的电容特性相比较而获得的结果；
图5A至图5G是示出根据一些示例实施方式的制造铁电薄膜结构的方法的视图；
图6示出了根据一些示例实施方式的铁电薄膜结构的剖面；
图7示出了根据一些示例实施方式的铁电薄膜结构的剖面；
图8示出了根据一些示例实施方式的铁电薄膜结构的剖面；
图9示出了根据一些示例实施方式的铁电薄膜结构的剖面；
图10示出了根据一些示例实施方式的电子器件的剖面；
图11示出了根据一些示例实施方式的电子器件的剖面；
图12示出了根据一些示例实施方式的电子器件的剖面；
图13显示了根据一些示例实施方式的配置为控制铁电薄膜结构的形成的系统的示意图；
图14显示了根据一些示例实施方式的可包括铁电薄膜结构的电子装置的示意图；
图15显示了根据一些示例实施方式的配置为控制电子装置的形成的系统的示意图；以及
图16是示出根据一些示例实施方式的由图15所示的系统来实现以制造电子装置的方法的流程图。
具体实施方式
现在将详细参照示例实施方式，其示例在附图中示出，其中同样的附图标记始终指代同样的元件。就此而言，一些示例实施方式可以具有不同的形式，并且不应被解释为限于在此阐述的描述。因此，下面通过参照附图仅描述一些示例实施方式来解释方面。如在此所使用地，术语“和/或”包括相关所列举项目中的一个或更多个的任何及所有组合。诸如“中的至少一个”的表述当在一列元素之后时，修饰整列元素而不修饰该列中的个别元素。
在下文中，将参照附图详细描述一些示例实施方式。在附图中，同样的附图标记指代同样的元件，并且为了清楚和描述的方便，附图中每个元件的尺寸可以被夸大。同时，下面描述的一些示例实施方式仅是示例，并且这些示例可以以各种其他形式改变。
在下文中，被描述为“在……上”或“在……之上”的内容可以包括处于接触或非接触上覆关系。单数表述包括复数表述，除非上下文清楚地另行指示。此外，当一元件被称为“包括”某一部件时，这意味着它还可以包括其他部件，并不排除其他部件，除非另有说明。
术语“该”和类似术语的使用可以以单数和复数使用。关于构成方法的步骤，除非有关于顺序的明确描述或其他情况，否则可以以适当的顺序执行步骤。不必限于结合步骤描述的顺序。所有示例或示例术语的使用仅出于详细描述技术构思的目的，并且示例或示例术语将不限制范围，除非它们受所要求保护的范围限制。
图1示出了根据一些示例实施方式的铁电薄膜结构的剖面。图1显示了通过原子层沉积(ALD)工艺制造的铁电薄膜结构200。
参照图1，铁电薄膜结构200包括堆叠在衬底50上的多个原子层。就此而言，在原子层沉积(ALD)工艺中每周期形成每个原子层，并且每个原子层可以具有原子级的厚度。在一些示例实施方式中，铁电薄膜结构200可以具有非常薄的厚度，例如约0.1nm至约2nm的厚度T。然而，本公开的实施方式不限于此。
当术语“约”或“实质上”在本说明书中结合数值使用时，其意图是相关数值包括围绕所述及的数值的±10％的公差。当范围被指定时，该范围包括其间的所有值，诸如0.1％的增量。
图1所示的铁电薄膜结构200包括至少一个第一原子层210、至少一个第二原子层220和第三原子层230。所述至少一个第一原子层210和所述至少一个第二原子层220可以交替地堆叠在衬底50上。在一些示例实施方式中，第二原子层220、第三原子层230和衬底50中的至少一个可以被省略。在一些示例实施方式中，铁电薄膜结构200包括单个第一原子层210和单个第三原子层230，并且不包括任何额外层。
在示例实施方式中，如图1所示，三个第一原子层210和三个第二原子层220交替地堆叠在衬底50上。然而，本公开不限于此，第一原子层210和第二原子层220的数量可以被各种各样地修改。
第一原子层210可以包括基于氧化物的第一电介质材料211。第一电介质材料211可以包括例如高k材料。第一电介质材料211可以包括例如铪(Hf)、锆(Zr)和铝(Al)中的至少一种的氧化物或者铪(Hf)、锆(Zr)和铝(Al)中的至少一种的钙钛矿(例如钙钛矿结构)。然而，本公开的实施方式不限于此。
例如，当第一电介质材料211是HfO时，通过在衬底50的表面上(例如直接在衬底50的表面上)形成Hf前驱体然后使Hf前驱体与氧化剂反应以在衬底50的表面上(例如直接在衬底50的表面上)形成HfO从而形成第一电介质材料211并且从而形成第一原子层210，第一原子层210可以提供在衬底50上(例如直接提供在衬底50上)。
第二原子层220可以包括第二电介质材料221，第二电介质材料221基于与第一原子层210所基于的氧化物不同的氧化物。因此，第一原子层210和第二原子层220可以被包括在包括不同电介质材料的多个原子层中。第二电介质材料221可以包括例如高k材料。第二电介质材料221可以包括例如铪(Hf)、锆(Zr)和铝(Al)中的至少一种的氧化物或者铪(Hf)、锆(Zr)和铝(Al)中的至少一种的钙钛矿(例如钙钛矿结构)。然而，本公开的实施方式不限于此。
例如，当第二电介质材料221是ZrO时，通过在第一原子层210的顶表面上(例如直接在第一原子层210的顶表面上)沉积Zr前驱体然后使Zr前驱体与氧化剂反应以在第一原子层210的顶表面上形成ZrO，第二原子层220形成在第一原子层210上。
第一原子层210和第二原子层220可以被布置为交替地堆叠在衬底50上，例如，如图1所示。第三原子层230可以提供在第二原子层220中的最上面的层的顶表面上(例如直接提供在第二原子层220中的最上面的层的顶表面上)。第三原子层230可以包括第一电介质材料211和具有比第一电介质材料211的带隙大的带隙的掺杂剂231两者。在一些示例实施方式中，在从铁电薄膜结构200中省略第二原子层220的情况下，第三原子层230可以提供在第一原子层210的顶表面上(例如直接提供在第一原子层210的顶表面上)。
在第三原子层230中，第一电介质材料211被提供为部分地覆盖第二原子层220的顶表面，并且掺杂剂231被提供为覆盖第二原子层220的顶表面的由第一电介质材料211暴露的部分。就此而言，构成第三原子层230的第一电介质材料211和掺杂剂231的含量比可以变化。
如上所述，第三原子层230中包括的第一电介质材料211可以包括例如Hf、Zr和Al中的至少一种的氧化物或者Hf、Zr和Al中的至少一种的钙钛矿。此外，第三原子层230中包括的掺杂剂231可以改善铁电特性和电特性。掺杂剂231可以包括例如硅(Si)、铪(Hf)、锆(Zr)、铝(Al)、镧(La)、钇(Y)、锶(Sr)和钆(Gd)中的至少一种的氧化物。然而，本公开的实施方式不限于此。
在一些示例实施方式中，第一原子层210和第二原子层220可以分别包括包含HfO的第一电介质材料211和包含ZrO的第二电介质材料221，并且第三原子层230包括包含HfO的第一电介质材料211和包含AlO的掺杂剂231。在这种情况下，通过在第二原子层220的顶表面上沉积Hf前驱体和Al前驱体然后使Hf前驱体和Al前驱体与氧化剂反应以在第二原子层220的顶表面上形成HfO和AlO，第三原子层230可以被形成。此后，第一原子层210、第二原子层220和第三原子层230通过热处理被晶化，从而完成铁电薄膜结构200的制造。就此而言，包括AlO的掺杂剂231可以在保持铁电薄膜结构200的铁电特性的同时改善铁电薄膜结构200的电特性(例如泄漏电流特性或电容特性)。
铁电体具有自发电偶极子，即，由晶化材料结构中的晶胞中的非中心对称电荷分布引起的自发极化。即使在没有外部电场的情况下，铁电体也由于偶极子而具有剩余极化。此外，极化的方向可以通过外部电场以电畴(domain)为单位翻转(switch)。取决于外部电场，铁电体可以具有也可以不具有迟滞特性。
在根据一些示例实施方式的铁电薄膜结构200中，包括第一电介质材料211和具有比第一电介质材料211的带隙大的带隙的掺杂剂231的第三原子层230提供在包括第一电介质材料211的第一原子层210和包括第二电介质材料221的第二原子层220上，其中第一电介质材料211和第二电介质材料221中的每种基于氧化物，并且第三原子层230中包括的掺杂剂231可以改善铁电性能和电性能。
在相关技术的电介质薄膜中，随着薄膜的厚度变小，泄漏电流特性劣化。为了防止泄漏电流特性的劣化，可以考虑使用具有大带隙的电介质材料形成薄膜的方法。然而，因为大多数电介质材料的带隙与介电常数成反比关系，所以使用具有大带隙的电介质材料形成的薄膜可能不适合在诸如电子器件的适用领域中使用。此外，即使当具有铁电性能的薄膜通过热处理形成时，泄漏电流特性也会在薄膜的厚度较小时由于薄膜的晶界而劣化。
在根据一些示例实施方式的铁电薄膜结构200中，包括基于氧化物的第一电介质材料211和具有比第一电介质材料211的带隙大的带隙的掺杂剂231的第三原子层230通过ALD工艺形成，因而铁电薄膜结构200可以形成为具有非常薄的厚度，并且可以在保持铁电性能的同时具有改善的电特性，诸如泄漏电流特性和电容特性。
在上述一些示例实施方式中，第三原子层230包括第一电介质材料211和掺杂剂231。然而，本公开不限于此，第三原子层230可以包括第二电介质材料221和具有比第二电介质材料221的带隙大的带隙的掺杂剂231。在一个或更多个实施方式中，第三原子层230可以包括第一电介质材料211和第二电介质材料221以及具有比第一电介质材料211和第二电介质材料221中的每种的带隙大的带隙的掺杂剂231。
在上述一些示例实施方式中，第三原子层230仅包括一个类型的掺杂剂231。然而，本公开不限于此，第三原子层230可以包括包含不同材料的两个或更多个种类的掺杂剂。在这种情况下，一个类型的掺杂剂可以改善铁电特性，其他类型的掺杂剂可以改善电特性。
在上述一些示例实施方式中，第一原子层210和第二原子层220分别包括基于氧化物的不同电介质材料，即第一电介质材料211和第二电介质材料221。然而，本公开不限于此，第一原子层210和第二原子层220可以是包括相同的基于氧化物的电介质材料的相同原子层。重申，第一原子层210和第二原子层220可以被包括在包含彼此相同的电介质材料的多个原子层中。在这种情况下，第三原子层230可以包括构成第一原子层210和第二原子层220的基于氧化物的电介质材料以及具有比该基于氧化物的电介质材料的带隙大的带隙的掺杂剂。例如，铁电薄膜结构可以包括各自包含HfO的第一原子层210和第二原子层220以及包含HfO和AlO的第三原子层230。就此而言，AlO可以改善铁电薄膜结构200的铁电性能和电性能。
图2显示了根据比较例的铁电薄膜结构的视图。
参照图2，铁电薄膜结构100可以包括交替地堆叠在衬底50上的至少一个第一原子层110和至少一个第二原子层120。在图2所示的比较例中，四个第一原子层110和三个第二原子层120交替地堆叠在衬底50上。
第一原子层110可以包括基于氧化物的第一电介质材料111，第二原子层120可以包括基于氧化物的第二电介质材料121。例如，第一原子层110可以包括HfO，第二原子层120可以包括ZrO。然而，本公开的实施方式不限于此。
图3显示了使用图2所示的铁电薄膜结构的电子器件(例如存储器件或逻辑器件)和使用图1所示的根据示例实施方式的铁电薄膜结构的电子器件(例如存储器件或逻辑器件)的泄漏电流特性。
这里，在图2所示的铁电薄膜结构100中，第一原子层110包括HfO，第二原子层120包括ZrO。在图1所示的根据一些示例实施方式的铁电薄膜结构200中，第一原子层210包括HfO，第二原子层220包括ZrO，第三原子层230包括HfO和AlO。
图3显示了当栅极电压为1mV、2mV和3mV时的泄漏电流特性“。HZO”代表图2所示的铁电薄膜结构100，“HAZO”代表图1所示的根据一些示例实施方式的铁电薄膜结构200。参照图3，可以看到，图1所示的根据一些示例实施方式的铁电薄膜结构200的泄漏电流特性相比于图2所示的铁电薄膜结构100的泄漏电流特性改善了约100倍。
图4显示了通过比较使用图2所示的铁电薄膜结构100的电子器件(例如电容器)和使用图1所示的根据一些示例实施方式的铁电薄膜结构200的电子器件的电容特性而获得的结果。
这里，在图2所示的铁电薄膜结构100中，第一原子层110包括HfO，第二原子层120包括ZrO。在图1所示的根据一些示例实施方式的铁电薄膜结构200中，第一原子层210包括HfO，第二原子层220包括ZrO，第三原子层230包括HfO和AlO。
图4显示了当电极之间的电压为1mV、2mV和3mV时的电容特性。“HZO”代表图2所示的铁电薄膜结构100，“HAZO”代表图1所示的根据一些示例实施方式的铁电薄膜结构200。参照图4，可以看到，与图2所示的铁电薄膜结构100的电容特性相比，图1所示的根据一些示例实施方式的铁电薄膜结构200的电容特性改善了约4％。
图5A至图5G是示出根据一些示例实施方式的制造铁电薄膜结构的方法的视图。在下文中，将描述形成铁电薄膜结构的方法，在该铁电薄膜结构中，包括第一电介质材料的第一原子层310、包括第二电介质材料的第二原子层320以及包括第一电介质材料和掺杂剂的第三原子层330使用原子层沉积工艺依次堆叠。这里，为了描述的方便，假设第一电介质材料是HfO，第二电介质材料是ZrO，掺杂剂是AlO。将理解，如参照图5B至图5G描述的第一原子层310可以具有在此描述的第一原子层(包括参照图1描述的第一原子层210)中的任何一个的任何性能。将理解，如参照图5D至图5G描述的第二原子层320可以具有在此描述的第二原子层(包括参照图1描述的第二原子层220)中的任何一个的任何性能。将理解，如参照图5G描述的第三原子层330可以具有在此描述的第三原子层(包括参照图1描述的第三原子层230)中的任何一个的任何性能。
参照图5A，通过将Hf前驱体311'供应到工艺腔室(未示出)中，包括Hf前驱体311'(第一电介质材料的前驱体)的第一原子材料层310'形成在衬底50的表面上(例如直接形成在衬底50的表面上)。Hf前驱体311'的形成可以包括将Hf前驱体311'供应到工艺腔室(未示出)中以使Hf前驱体311'沉积在衬底50上。这样的供应和沉积可以经由用于将前驱体提供到衬底上的任何已知的ALD操作来实现。随后，参照图5B，通过将某种氧化剂(未示出)提供到工艺腔室使得氧化剂被供应到Hf前驱体311'以使Hf前驱体311'与氧化剂反应，包括HfO311(第一电介质材料)的第一原子层310形成在衬底50的表面上(例如直接形成在衬底50的表面上)。将氧化剂供应到工艺腔室中以引起反应可以经由用于供应将与前驱体反应的氧化剂的任何已知的ALD操作来实现。因此，第一原子层310可以根据第一原子层沉积(ALD)操作(例如“工艺”)形成在衬底50的表面上(例如直接形成在衬底50的表面上)。
参照图5C，通过将Zr前驱体321'供应到工艺腔室，包括Zr前驱体321'(第二电介质材料的前驱体)的第二原子材料层320'形成在第一原子层310的顶表面上(例如直接形成在第一原子层310的顶表面上)。Zr前驱体321'的形成可以包括将Zr前驱体321'供应到工艺腔室(未示出)中以使Zr前驱体321'沉积在第一原子层310上。这样的供应和沉积可以经由用于将前驱体提供到层上的任何已知的ALD操作来实现。参照图5D，通过将某种氧化剂供应到工艺腔室使得Zr前驱体321'与氧化剂反应，包括ZrO 321(第二电介质材料)的第二原子层320形成在第一原子层310的顶表面上(例如直接形成在第一原子层310的顶表面上)。将氧化剂供应到工艺腔室中以引起反应可以经由用于供应将与前驱体反应的氧化剂的任何已知的ALD操作来实现。因此，第二原子层320可以根据第二原子层沉积(ALD)操作(例如“工艺”)形成在第一原子层310的顶表面上(例如直接形成在第一原子层310的顶表面上)。
参照图5E，Hf前驱体311'被供应到工艺腔室以在第二原子层320的顶表面上形成Hf前驱体311'。Hf前驱体311'的形成可以包括将Hf前驱体311'供应到工艺腔室(未示出)中以使Hf前驱体311'沉积在第二原子层320的至少一部分上。这样的供应和沉积可以经由用于将前驱体提供到层上的任何已知的ALD操作来实现。就此而言，Hf前驱体311'形成为覆盖第二原子层320的顶表面的一部分，使得第二原子层320的顶表面的一部分由Hf前驱体311'暴露。参照图5F，Al前驱体331'(掺杂剂前驱体)被供应到工艺腔室，以在第二原子层320的顶表面上形成Al前驱体331'。掺杂剂前驱体的形成可以包括将掺杂剂前驱体供应到工艺腔室(未示出)中以使掺杂剂前驱体沉积在第二原子层320的至少一部分上，从而覆盖第二原子层320的未被Hf前驱体311'覆盖的部分。这样的供应和沉积可以经由用于将前驱体提供到层上的任何已知的ALD操作来实现。就此而言，Al前驱体331'形成为覆盖第二原子层320的顶表面的由Hf前驱体311'暴露的部分。因此，包括Hf前驱体311'和Al前驱体331'的第三原子材料层330'形成在第二原子层320的顶表面上。
参照图5G，通过将某种氧化剂供应到工艺腔室使得Hf前驱体311'和Al前驱体331'各自与氧化剂反应，包括HfO 311和AlO 331(掺杂剂)的第三原子层330形成在第二原子层320的顶表面上。将氧化剂供应到工艺腔室中以引起反应可以经由用于供应将与前驱体反应的氧化剂的任何已知的ALD操作来实现。因此，第三原子层330可以根据第三原子层沉积(ALD)操作(例如“工艺”)形成在第二原子层320的顶表面上(例如直接形成在第二原子层320的顶表面上)。将理解，第三原子层330间接地形成在第一原子层310上，因而Hf前驱体311'除了暴露第二原子层320的顶表面的部分之外还间接地暴露第一原子层310的顶表面的部分，并且掺杂剂前驱体还覆盖第一原子层310的顶表面的由Hf前驱体311'暴露的那些部分。此后，对图5G所示的结构(例如，第一原子层310、第二原子层320和/或第三原子层330)执行热处理工艺，以使第一原子层310、第二原子层320和第三原子层330晶化，从而完成具有铁电性能的铁电薄膜结构的制造。
在上述一些示例实施方式中，第三原子层330包括HfO 311和AlO 331。然而，本公开不限于此，第三原子层330可以包括ZrO 321和AlO 331。在这种情况下，第三原子层330可以通过形成Zr前驱体321'和Al前驱体331'然后使它们与氧化剂反应而形成。在一个或更多个实施方式中，第三原子层330可以包括HfO 311、ZrO 321和AlO 331。在这种情况下，第三原子层330可以通过形成Hf前驱体311'、Zr前驱体321'和Al前驱体331'然后使它们与氧化剂反应而形成。
在以上描述中，其中单个第一原子层、单个第二原子层和单个第三原子层形成在衬底50上的情况已经作为示例被描述。然而，在一个或更多个实施方式中，可以形成至少一个第一原子层、至少一个第二原子层和至少一个第三原子层。
在先前的实施方式中，第一原子层310和第二原子层320分别包括HfO和ZrO。然而，在一个或更多个实施方式中，第一原子层310和第二原子层320可以分别包括ZrO和HfO。在一个或更多个实施方式中，第一原子层310和第二原子层320可以包括彼此相同的材料。在一个或更多个实施方式中，第一原子层310和第二原子层320可以各自包括HfO。在一个或更多个实施方式中，第一原子层310和第二原子层320可以各自包括ZrO。
在先前的实施方式中，第一原子层310和第二原子层320形成在衬底50上，然后第三原子层330形成在所得结构上。然而，本公开不限于此，第三原子层330可以形成在衬底50上，然后第一原子层310和第二原子层320可以形成在第三原子层330上。在一个或更多个实施方式中，第一原子层310形成在衬底50上，然后第三原子层330形成在第一原子层310上(例如，根据以上参照图5E-5G描述的第三ALD工艺直接形成在第一原子层310上)，然后第二原子层320可以形成在第三原子层330上或者可以被省略。
在上述一些示例实施方式中，第三原子层330仅包括一个类型的掺杂剂331。然而，本公开不限于此，第三原子层330可以包括包含不同材料的两个或更多个种类(例如类型的)掺杂剂。例如，当第三原子层330包括电介质材料以及不同种类的第一掺杂剂和第二掺杂剂时，第三原子层330可以通过在第二原子层320上形成电介质材料的前驱体、第一掺杂剂的前驱体和第二掺杂剂的前驱体然后使它们与氧化剂反应而形成。
图6示出了根据一些示例实施方式的铁电薄膜结构400的剖面。除了与图1所示的其中第三原子层230位于(例如至少部分地组成)铁电薄膜结构200的最上面的部分(例如远离衬底50的部分)的铁电薄膜结构200相反，第三原子层430至少部分地组成(例如位于)铁电薄膜结构400的最下面的部分(例如邻近衬底50的部分)以外，图6所示的铁电薄膜结构400与图1所示的铁电薄膜结构200相同。
参照图6，铁电薄膜结构400包括堆叠在衬底50上的多个原子层。铁电薄膜结构400可以具有例如约0.1nm至约2nm的厚度，但是其厚度不限于此。
铁电薄膜结构400包括至少一个第一原子层410、至少一个第二原子层420和第三原子层430。第三原子层430可以构成铁电薄膜结构400的最下面的部分。即，第三原子层430提供在衬底50的顶表面上。所述至少一个第一原子层410和所述至少一个第二原子层420交替地堆叠在第三原子层430上。
第一原子层410可以包括基于氧化物的第一电介质材料411。第二原子层420可以包括第二电介质材料421，第二电介质材料421基于与第一原子层410所基于的氧化物不同的氧化物。第一电介质材料411和第二电介质材料421可以包括例如高k材料。第一电介质材料411和第二电介质材料421可以包括例如铪(Hf)、锆(Zr)和铝(Al)中的至少一种的氧化物或者铪(Hf)、锆(Zr)和铝(Al)中的至少一种的钙钛矿。然而，本公开的实施方式不限于此。
第三原子层430可以包括第一电介质材料411和具有比第一电介质材料411的带隙大的带隙的掺杂剂431。在第三原子层430中，第一电介质材料411被提供为部分地覆盖衬底50的顶表面，掺杂剂431被提供为覆盖衬底50的顶表面的由第一电介质材料411暴露的部分。就此而言，构成第三原子层430的第一电介质材料411和掺杂剂431的含量比可以变化。第三原子层430中包括的掺杂剂431可以包括例如Si、Hf、Zr、Al、La、Y、Sr和Gd中的至少一种的氧化物。然而，本公开的实施方式不限于此。
在根据一些示例实施方式的铁电薄膜结构400中，包括基于氧化物的第一电介质材料411和具有比第一电介质材料411的带隙大的带隙的掺杂剂431的第三原子层430通过ALD工艺形成，因而铁电薄膜结构400可以形成为具有非常薄的厚度，并且可以在保持铁电性能的同时具有改善的电性能，诸如泄漏电流特性和电容特性。
在先前的实施方式中，第三原子层430包括第一电介质材料411和掺杂剂431。然而，在一个或更多个实施方式中，第三原子层430可以包括第二电介质材料421和具有比第二电介质材料421的带隙大的带隙的掺杂剂431。在一个或更多个实施方式中，第三原子层430可以包括第一电介质材料411和第二电介质材料421以及具有比第一电介质材料411和第二电介质材料421中的每种的带隙大的带隙的掺杂剂431。
在先前的实施方式中，第三原子层430仅包括一个类型的掺杂剂431。然而，在一个或更多个实施方式中，第三原子层430可以包括包含不同材料的两个或更多个类型的掺杂剂。在先前的实施方式中，第一原子层410和第二原子层420包括不同的电介质材料。然而，在一个或更多个实施方式中，第一原子层410和第二原子层420可以包括相同的电介质材料。
图7示出了根据一些示例实施方式的铁电薄膜结构500的剖面。除了第三原子层530构成铁电薄膜结构500的最下面的部分和最上面的部分以外，图7所示的铁电薄膜结构500与图1所示的铁电薄膜结构200相同。
参照图7，铁电薄膜结构500包括至少一个第一原子层510、至少一个第二原子层520和多个第三原子层530。第三原子层530可以至少部分地组成铁电薄膜结构500的最下面的部分和最上面的部分两者。所述至少一个第一原子层510和所述至少一个第二原子层520交替地堆叠在第三原子层530之间。
第一原子层510可以包括基于氧化物的第一电介质材料511。第二原子层520可以包括第二电介质材料521，第二电介质材料521基于与第一原子层510所基于的氧化物不同的氧化物。第一电介质材料511和第二电介质材料521可以包括例如铪(Hf)、锆(Zr)和铝(Al)中的至少一种的氧化物或者铪(Hf)、锆(Zr)和铝(Al)中的至少一种的钙钛矿，但实施方式不限于此。
每个第三原子层530可以包括第一电介质材料511和具有比第一电介质材料511的带隙大的带隙的掺杂剂531。在构成铁电薄膜结构500的最下面的部分的第三原子层530中，第一电介质材料511被提供为部分地覆盖衬底50的顶表面，并且掺杂剂531被提供为覆盖衬底50的顶表面的由第一电介质材料511暴露的部分。在构成铁电薄膜结构500的最上面的部分的第三原子层530中，第一电介质材料511被提供为部分地覆盖第二原子层520的顶表面，并且掺杂剂531被提供为覆盖第二原子层520的顶表面的由第一电介质材料511暴露的分部。第三原子层530中包括的掺杂剂531可以包括例如Si、Hf、Zr、Al、La、Y、Sr和Gd中的至少一种的氧化物。然而，本公开的实施方式不限于此。
图8示出了根据一些示例实施方式的铁电薄膜结构600的剖面。除了第三原子层630至少部分地组成(例如位于)铁电薄膜结构600的中间部分使得第三原子层630位于至少两层(所述至少两层包括至少一个第一原子层610和/或至少一个第二原子层620)之间以外，图8所示的铁电薄膜结构600与图1所示的铁电薄膜结构200相同。
参照图8，铁电薄膜结构600包括至少一个第一原子层610、至少一个第二原子层620和第三原子层630。就此而言，第三原子层630可以构成铁电薄膜结构600的中间部分。
第一原子层610可以包括基于氧化物的第一电介质材料611。第二原子层620可以包括第二电介质材料621，第二电介质材料621基于与第一原子层610所基于的氧化物不同的氧化物。第三原子层630可以包括第一电介质材料611和具有比第一电介质材料611的带隙大的带隙的掺杂剂631。尽管在图8所示的示例实施方式中，单个第三原子层提供在铁电薄膜结构600的中间部分中，但是本公开不限于此，多个第三原子层630可以提供在铁电薄膜结构600的中间部分中。
图9示出了根据一些示例实施方式的铁电薄膜结构700的剖面。除了多个第三原子层730遍及铁电薄膜结构700分布以外，图9所示的铁电薄膜结构700与图1所示的铁电薄膜结构200相同。
参照图9，铁电薄膜结构700包括至少一个第一原子层710、至少一个第二原子层720、以及第三原子层730。第三原子层730规则地或不规则地遍及铁电薄膜结构700布置。第三原子层730的布置可以被各种各样地修改。
第一原子层710可以包括基于氧化物的第一电介质材料711。第二原子层720可以包括第二电介质材料721，第二电介质材料721基于与第一原子层710所基于的氧化物不同的氧化物。第三原子层730可以包括第一电介质材料711和具有比第一电介质材料711的带隙大的带隙的掺杂剂731。
在下文中，将描述使用根据上述示例实施方式的铁电薄膜结构的电子器件。
图10示出了根据一些示例实施方式的电子器件1100的剖面。图10所示的电子器件1100可以是例如存储器件或逻辑器件。
参照图10，电子器件1100包括衬底1110以及依次堆叠在衬底1110上的铁电层1140和栅电极1150。将理解，栅电极1150在衬底1110上(例如间接地在衬底1110上)并且铁电层1140在衬底1110与栅电极1150之间。在衬底1110中，在其与栅电极1150对应(例如，如图10所示，与栅电极1150垂直地重叠)的位置处提供沟道元件1115，并且源极S 1121和漏极D1122可以提供在沟道元件1115的彼此相反侧。如图10所示，沟道元件1115可以是衬底1110的突出结构。
源极S 1121可以电连接到沟道元件1115的一侧，漏极D 1122可以电连接到沟道元件1115的另一侧。源极S 1121和漏极D 1122可以通过将杂质注入到衬底1110的不同区域中而形成，并且衬底1110的在源极S 1121与漏极D 1122之间的区域可以被定义为沟道元件1115。
衬底1110可以是例如Si衬底，但是可以替代地是包括除Si以外的材料(诸如Ge、SiGe、III-V族半导体等)的衬底。在这种情况下，沟道元件1115可以包括Si、Ge、SiGe或III-V族半导体。重申，衬底1110可以包括并且因而沟道元件1115可以包括Si、Ge、SiGe、III-V族半导体、氧化物半导体、氮化物半导体、氮氧化物半导体、二维(2D)材料、量子点和有机半导体中的至少一种。然而，这仅是示例，衬底1110的材料可以被各种各样地改变而不限于以上材料。另一方面，如同以下实施方式，沟道元件1115可以形成为与衬底1110分离的材料层而不是形成为衬底1110的一部分。
铁电层1140可以提供在衬底1110的沟道元件1115的顶表面上。就此而言，铁电层1140通过原子层沉积(ALD)工艺制造，并且可以具有例如约0.1nm至2nm的厚度，但不限于此。
铁电层1140可以是根据上述实施方式的铁电薄膜结构200、400、500、600和700中的任何一个。铁电层1140可以包括包含基于氧化物的电介质材料的至少一个第一原子层以及包含电介质材料和掺杂剂的至少一个第二原子层。至少一个第二原子层可以构成铁电层1140的最上面的部分、中间部分和最下面的部分中的至少一个。
至少一个第一原子层可以包括包含不同电介质材料的多个原子层。至少一个第一原子层可以包括包含彼此相同的电介质材料的多个原子层。第一原子层中包括的电介质材料可以包括例如高k材料。例如，第一原子层可以包括但不限于铪(Hf)、锆(Zr)和铝(Al中)的至少一种的氧化物或者铪(Hf)、锆(Zr)和铝(Al)中的至少一种的钙钛矿。
第二原子层可以包括如上所述的电介质材料和具有比该电介质材料大的带隙的掺杂剂。就此而言，所述掺杂剂可以包括例如硅(Si)、铪(Hf)、锆(Zr)、铝(Al)、镧(La)、钇(Y)、锶(Sr)和钆(Gd)中的至少一种的氧化物，但实施方式不限于此。
栅电极1150提供在铁电层1140的顶表面上。就此而言，栅电极1150可以布置为面对衬底1110的沟道元件1115且铁电层1140在它们之间。栅电极1150可以包括导电材料。
在根据一些示例实施方式的电子器件1100中，由于包括电介质材料和具有比该电介质材料的带隙大的带隙的掺杂剂，铁电层1140可以具有小的厚度，并且在铁电特性被保持的同时泄漏电流特性可以被改善。
图11示出了根据一些示例实施方式的电子器件1200的剖面。图11所示的电子器件1200可以是例如存储器件或逻辑器件。
参照图11，电子器件1200包括衬底1210以及沟道元件1215、铁电层1240和栅电极1250，沟道元件1215、铁电层1240和栅电极1250按此陈述顺序依次堆叠在衬底1210上。源电极1221和漏电极1222可以提供在沟道元件1215的两侧。
衬底1210可以包括但不限于Si、Ge、SiGe、III-V族半导体等。沟道元件1215可以提供在衬底1210的顶表面上。沟道元件1215可以被提供为与衬底1210分离的材料层，即不是衬底1210的一部分。沟道元件1215可以包括例如氧化物半导体、氮化物半导体、氮氧化物半导体、二维材料(2D材料)、量子点和有机半导体中的至少一种。就此而言，氧化物半导体可以包括例如InGaZnO，二维材料可以包括例如过渡金属二硫族化物(TMD)或石墨烯，量子点可以包括例如胶质量子点或纳米颗粒。然而，这仅是示例并且不受限制。
源电极1221和漏电极1222可以提供在沟道元件1215的两侧。源电极1221可以被提供为连接到沟道元件1215的一侧，漏电极1222可以被提供为连接到沟道元件1215的另一侧。源电极1221和漏电极1222可以包括导电材料，诸如金属、金属化合物或导电聚合物。
铁电层1240可以提供在沟道元件1215的顶表面上，并且栅电极1250可以提供在铁电层1240的顶表面上。就此而言，因为铁电层1240和栅电极1250与上述实施方式中的铁电层和栅电极相同，所以其详细描述将被省略。
图12示出了根据一些示例实施方式的电子器件1300的剖面。图12所示的电子器件1300可以是例如电容器。
参照图12，电子器件1300可以包括彼此间隔开(例如彼此脱离直接接触)的第一电极1310和第二电极1320以及提供在第一电极1310与第二电极1320之间的铁电层1340。就此而言，第一电极1310和第二电极1320可以各自包括例如导电金属。
铁电层1340通过ALD工艺制造，并且可以是根据上述实施方式的铁电薄膜结构200、400、500、600和700中的一个。铁电层1340可以包括包含基于氧化物的电介质材料的至少一个第一原子层以及包含电介质材料和掺杂剂的至少一个第二原子层。至少一个第二原子层可以构成铁电层1340的最上面的部分、中间部分和最下面的部分中的至少一个。
至少一个第一原子层可以包括包含不同电介质材料的多个原子层。至少一个第一原子层可以包括包含彼此相同的电介质材料的多个原子层。第一原子层中包括的电介质材料可以包括例如高k材料。例如，第一原子层可以包括但不限于Hf、Zr和Al中的至少一种的氧化物或钙钛矿。
第二原子层可以包括如上所述的电介质材料和具有比该电介质材料大的带隙的掺杂剂。就此而言，所述掺杂剂可以包括例如硅(Si)、铪(Hf)、锆(Zr)、铝(Al)、镧(La)、钇(Y)、锶(Sr)和钆(Gd)中的至少一种的氧化物，但实施方式不限于此。
在根据一些示例实施方式的电子器件1300中，由于包括电介质材料和具有比该电介质材料的带隙大的带隙的掺杂剂，铁电层1340可以在保持铁电特性的同时改善电容特性。
图13显示了根据一些示例实施方式的配置为控制铁电薄膜结构的形成的系统1301的示意图。如在此所使用地，系统1301可以被称为“套组(set)”。
参照图13，系统1301包括计算装置3010(这里也可互换地称为电子装置)、操纵器装置3040、热源3060、成分(例如气体、流体等)源3030-1至3030-N(其中N为正整数)和工艺腔室3020。
首先参照计算装置3010，计算装置3010可以包括经由总线3011通信地联接和/或电联接在一起的处理电路3012(这里也简称为处理器)、存储器3014、电源3015和通信接口3016。
计算装置3010可以被包括在一个或更多个各种各样的电子装置(包括例如移动电话、数码相机、传感器装置等)中。在一些示例实施方式中，计算装置3010可以包括服务器、移动装置、个人计算机(PC)、平板计算机、膝上型计算机、上网本、其某种组合等中的一个或更多个。移动装置可以包括移动电话、智能电话、个人数字助理(PDA)、其某种组合等。
存储器3014、处理电路3012、电源3015和通信接口3016可以通过总线3011彼此通信。
通信接口3016可以使用各种各样的通信协议向外部装置通信数据和/或从外部装置通信数据。在一些示例实施方式中，通信接口可以连接到电子线(例如导线)，并且可以被配置为接收和处理来自一个或更多个外部装置的电信号。
处理电路3012可以运行程序并经由如图13所示的通信接口3016控制系统1301的一个或更多个方面。将要由处理电路3012运行的程序代码可以存储在存储器3014中。
存储器3014可以存储信息。存储器3014可以是易失性或非易失性存储器。存储器3014可以是非暂时性计算机可读存储介质。存储器3014可以存储计算机可读指令，该计算机可读指令当被运行时引起如这里描述的一种或更多种方法、功能、工艺等的执行。在一些示例实施方式中，处理电路3012可以运行存储在存储器3014处的计算机可读指令中的一个或更多个，以使系统1301执行这里描述的所有方法中的一些，包括图5A-5G所示的方法。
在一些示例实施方式中，通信接口3016可以包括USB和/或HDMI接口。在一些示例实施方式中，通信接口2050可以包括无线通信接口。
仍参照图13，工艺腔室3020可以是这里描述的工艺腔室中的任何一个，并且可以包括基座和/或卡盘3022，基座和/或卡盘3022被配置为在结构上支撑衬底3050，根据示例实施方式中的任何一个的铁电薄膜结构4000(其可以是这里描述的铁电薄膜结构的示例实施方式中的任何一个)可形成在衬底3050上。如图所示，基座和/或卡盘3022可以联接到电动机，使得电子装置3010可以被配置为经由从通信接口3016通信的控制信号使基座和/或卡盘3022移动，例如从而使衬底3050和/或铁电薄膜结构4000能够移动至工艺腔室3020内、移动至工艺腔室3020中和/或从工艺腔室3020移出。
仍参照图13，系统1301包括操纵器装置3040，操纵器装置3040可以是用于操纵薄膜结构和/或衬底进入到工艺腔室3020中和/或离开工艺腔室3020的任何公知的装置，并且工艺腔室3020可以包括门户(例如门)3021，操纵器装置3040可以经由该门户(例如门)3021进入工艺腔室3020的内部以提供衬底3050和/或以至少取回在工艺腔室3020中形成的铁电薄膜结构4000。如图所示，操纵器装置3040和门户3021可以由电子装置3010控制。
仍参照图13，系统1301包括一个或更多个成分源3030-1至3030-N(N为正整数)，所述一个或更多个成分源3030-1至3030-N可以储存各种各样的材料，包括如这里描述的第一电介质材料、第二电介质材料、第一电介质材料前驱体、第二电介质材料前驱体、掺杂剂前驱体、氧化剂、这里描述的任何其他材料和/或成分或其任何组合。材料可以作为气体、作为液体、作为任何类型的流体或其任何组合来储存。如图所示，每个单独的成分源经由单独的供应控制装置(也称为控制装置，例如控制阀)3032-1至3032-N联接到工艺腔室3020，其中每个控制装置3032-1至3032-N(例如基于是控制阀)被配置为控制保持在被联接的成分源3030-1至3030-N中的单独的(例如对应的)成分源中的单独的材料向工艺腔室的供应。成分源3030-1至3030-N和/或控制装置3032-1至3032-N可以由电子装置3010控制。成分源3030-1至3030-N和控制装置3032-1至3032-N可以是用于在ALD工艺中向工艺腔室供应材料的任何公知类型的成分源或供应系统。
仍参照图13，系统1301包括热源3060，热源3060可以是可用于产生热并将所产生的热提供到工艺腔室3020(例如，以加热工艺腔室3020的至少一部分)例如提供与如这里描述的ALD工艺相关联的热处理的任何公知的加热装置、加热元件、加热器等。如图所示，热源3060可以由电子装置3010控制。
如图13所示，电子装置3010可以例如基于处理电路3012运行存储在存储器3014上的指令程序经由通信线路3018与系统1301的各种各样的元件通信，以使系统1301形成根据这里的任何示例实施方式的铁电薄膜结构4000。将理解，系统1301可以省略图13所示的元件中的一个或更多个(例如热源3060、基座和/或卡盘3022等)。
图14显示了根据一些示例实施方式的可包括铁电薄膜结构的电子装置的示意图。
如图所示，电子装置1400包括一个或更多个电子装置部件，包括经由总线1410通信地联接在一起的处理器(例如处理电路)1420和存储器1430。
处理电路1420可以被包括在处理电路的一个或更多个实例(诸如，包括逻辑电路的硬件，如运行软件的处理器的硬件/软件组合，或其组合)中、可以包括所述处理电路的一个或更多个实例和/或可以由所述处理电路的一个或更多个实例实现。例如，处理电路1420可以包括但不限于中央处理单元(CPU)、应用处理器(AP)、算术逻辑单元(ALU)、图形处理单元(GPU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器或专用集成电路(ASIC)等。在一些示例实施方式中，存储器1430可以包括存储指令程序的例如固态驱动器(SSD)的非暂时性计算机可读存储装置，并且处理电路1420可以被配置为运行所述指令程序来实现电子装置1400的功能。
在一些示例实施方式中，电子装置1400可以在处理电路1420和存储器1430中的一个或更多个中包括根据本发明构思的任何示例实施方式的铁电薄膜结构，并且可以例如基于电子装置1400的具有改善的电特性(诸如泄漏电流特性或电容特性)的一个或更多个部分(例如处理电路1420和/或存储器1430)而因此表现出改善的操作性能。在一些示例实施方式中，电子装置1400可以在处理电路1420和存储器1430中的一个或更多个中包括图10-12所示的电子器件中的一个或更多个。在这样的示例实施方式中，电子器件1100-1300可以被称为电子装置部件。
图15显示了根据一些示例实施方式的配置为控制电子装置的形成的系统1500的示意图，图16是示出根据一些示例实施方式的由系统1500来实现以制造电子装置的方法的流程图。如图所示，系统1500可以包括系统1301，系统1301被配置为形成根据本发明构思的示例实施方式中的任何一个的铁电薄膜结构(S1602)。系统1500还包括制作组件1504，制作组件1504被配置为将由系统1301形成的铁电薄膜结构(们)与各种各样的电子装置子部件1502结合在一起(其中子部件1502可以根据用于形成电子装置子部件(包括印刷电路板、电源、总线、通信接口部件、处理电路部件、存储器部件、其任何组合等)的任何公知工艺形成)。制作组件1504可以根据用于制作(“制造”)电子装置部件(例如处理电路1420、存储器1430、电子器件1100-1300中的任何一个、其任何组合等)和/或电子装置本身的任何公知工艺将铁电薄膜结构(们)与子部件1502结合(S1604)，以制作(“制造”)包括根据本发明构思的任何示例实施方式的一个或更多个铁电薄膜结构的电子装置(们)1400。这样的结合(S1604)和制作(S1606)可以包括例如基于将铁电薄膜结构联接到一个或更多个电子装置子部件(例如任何公知的处理电路子部件)而组装电子装置部件(例如，如这里描述的电子器件1100-1300中的任何一个，基于将所述电子器件结合到额外的电子装置子部件等进一步组装处理电路1420和/或存储器1430)以及经由任何公知的方法将电子装置部件联接到其他电子装置部件(例如印刷电路板(PCB))来形成电子装置(例如1400)。
根据上述示例实施方式，由于包括包含基于氧化物的电介质材料的原子层和具有比该电介质材料的带隙大的带隙的掺杂剂，由ALD工艺制造(例如根据这里描述的方法的示例实施方式中的任何一个制造)的铁电薄膜结构或铁电层可以在保持其小的厚度的同时具有改善的铁电特性，并且可以具有改善的电特性，诸如泄漏电流特性或电容特性。尽管以上已经描述了实施方式，但是这些实施方式仅是示例，可以由本领域普通技术人员对其进行各种各样其他的修改。
应理解，这里描述的示例实施方式应仅在描述性意义上考虑，而不是出于限制的目的。对每个示例实施方式内的特征或方面的描述通常应被认为可用于一个或更多个示例实施方式中的其他相似特征或方面。尽管已经参照附图描述了一个或更多个实施方式，但是本领域普通技术人员将理解，在不背离如由所附权利要求限定的精神和范围的情况下可以在其中进行形式和细节上的各种各样的改变。
本申请要求享有2019年9月26日在韩国知识产权局提交的韩国专利申请第10-2019-0119088号的权益，其公开通过引用全文合并于此。

Claims (24)

1.一种铁电薄膜结构，包括：
至少一个第一原子层，包括基于氧化物的第一电介质材料；以及
至少一个第二原子层，包括所述第一电介质材料和掺杂剂两者，所述掺杂剂具有比所述第一电介质材料的带隙大的带隙。
2.根据权利要求1所述的铁电薄膜结构，其中所述第一电介质材料包括：
铪(Hf)、锆(Zr)和铝(Al)中的至少一种的氧化物，或
铪(Hf)、锆(Zr)和铝(Al)中的至少一种的钙钛矿。
3.根据权利要求1所述的铁电薄膜结构，其中所述掺杂剂包括硅(Si)、铪(Hf)、锆(Zr)、铝(Al)、镧(La)、钇(Y)、锶(Sr)和钆(Gd)中的至少一种的氧化物。
4.根据权利要求1所述的铁电薄膜结构，其中所述铁电薄膜结构包括多个原子层，所述多个原子层包括彼此相同的电介质材料，所述多个原子层包括所述至少一个第一原子层。
5.根据权利要求1所述的铁电薄膜结构，其中所述铁电薄膜结构包括包含不同电介质材料的多个原子层，所述多个原子层包括所述至少一个第一原子层。
6.根据权利要求1所述的铁电薄膜结构，其中所述至少一个第二原子层构成以下中的至少一个：
所述铁电薄膜结构的最上面的部分，
所述铁电薄膜结构的中间部分，以及
所述铁电薄膜结构的最下面的部分。
7.根据权利要求1所述的铁电薄膜结构，其中所述铁电薄膜结构具有0.1nm至2nm的厚度。
8.一种通过原子层沉积形成铁电薄膜结构的方法，所述方法包括：
根据第一原子层沉积操作在衬底上沉积第一原子层，所述第一原子层包括基于氧化物的第一电介质材料；以及
根据第二原子层沉积操作在所述第一原子层上沉积第二原子层，所述第二原子层包括所述第一电介质材料和掺杂剂两者，所述掺杂剂具有比所述第一电介质材料的带隙大的带隙。
9.根据权利要求8所述的方法，其中根据所述第一原子层沉积操作的所述第一原子层的沉积包括：
在所述衬底上形成所述第一电介质材料的前驱体；以及
向所述第一电介质材料的所述前驱体供应氧化剂，以使所述氧化剂与所述第一电介质材料的所述前驱体反应从而形成所述第一原子层。
10.根据权利要求8所述的方法，其中所述第二原子层的沉积包括：
在所述第一原子层的一部分上形成所述第一电介质材料的另外前驱体，使得所述第一原子层的另外部分由所述第一电介质材料的所述另外前驱体暴露；
在所述第一原子层的由所述第一电介质材料的所述另外前驱体暴露的所述另外部分上形成所述掺杂剂的前驱体；以及
使所述第一电介质材料的所述另外前驱体和所述掺杂剂的所述前驱体与氧化剂反应以形成所述第二原子层。
11.根据权利要求8所述的方法，其中所述第一电介质材料包括：
铪(Hf)、锆(Zr)和铝(Al)中的至少一种的氧化物，或
铪(Hf)、锆(Zr)和铝(Al)中的至少一种的钙钛矿。
12.根据权利要求8所述的方法，其中所述掺杂剂包括硅(Si)、铪(Hf)、锆(Zr)、铝(Al)、镧(La)、钇(Y)、锶(Sr)和钆(Gd)中的至少一种的氧化物。
13.一种电子器件，包括：
衬底；
在所述衬底上的栅电极；以及
在所述衬底与所述栅电极之间的铁电层，所述铁电层包括：
至少一个第一原子层，包括基于氧化物的第一电介质材料；以及
至少一个第二原子层，包括所述第一电介质材料和掺杂剂两者，所述掺杂剂具有比所述第一电介质材料的带隙大的带隙。
14.根据权利要求13所述的电子器件，其中所述第一电介质材料包括：
铪(Hf)、锆(Zr)和铝(Al)中的至少一种的氧化物，或
铪(Hf)、锆(Zr)和铝(Al)中的至少一种的钙钛矿。
15.根据权利要求13所述的电子器件，其中所述掺杂剂包括硅(Si)、铪(Hf)、锆(Zr)、铝(Al)、镧(La)、钇(Y)、锶(Sr)和钆(Gd)中的至少一种的氧化物。
16.根据权利要求13所述的电子器件，其中所述铁电层包括多个原子层，所述多个原子层包括彼此相同的电介质材料，所述多个原子层包括所述至少一个第一原子层。
17.根据权利要求13所述的电子器件，其中所述铁电层包括包含不同电介质材料的多个原子层，所述多个原子层包括所述至少一个第一原子层。
18.根据权利要求13所述的电子器件，其中所述衬底包括：
与所述栅电极垂直地重叠的沟道元件，以及
在所述沟道元件的彼此相反侧的源极和漏极。
19.根据权利要求18所述的电子器件，其中所述沟道元件包括Si、Ge、SiGe、III-V族半导体、氧化物半导体、氮化物半导体、氮氧化物半导体、二维材料、量子点和有机半导体中的至少一种。
20.一种电子器件，包括：
彼此间隔开的第一电极和第二电极；以及
在所述第一电极与所述第二电极之间的铁电层，其中所述铁电层包括：
至少一个第一原子层，包括基于氧化物的第一电介质材料；以及
至少一个第二原子层，包括所述第一电介质材料和掺杂剂两者，所述掺杂剂具有比所述第一电介质材料的带隙大的带隙。
21.一种制造电子装置的方法，所述方法包括：
根据权利要求8所述的方法形成铁电薄膜结构；以及
基于将所述铁电薄膜结构结合到电子装置部件中而制作所述电子装置。
22.根据权利要求21所述的方法，其中所述电子装置部件包括处理电路和存储器中的至少一个。
23.一种用于形成铁电薄膜结构的系统，所述系统包括：
工艺腔室，包括在所述工艺腔室中配置为在结构上支撑衬底的基座和/或卡盘；
多个成分源和多个控制装置，每个成分源经由单独的控制装置联接到所述工艺腔室，每个控制装置被配置为控制保持在单独的被联接的成分源中的单独材料向所述工艺腔室的供应；以及
电子装置，配置为控制至少所述多个控制装置以：
根据第一原子层沉积操作在所述工艺腔室中的所述衬底上沉积第一原子层，所述第一原子层包括基于氧化物的第一电介质材料，以及
根据第二原子层沉积操作在所述第一原子层上沉积第二原子层，所述第二原子层包括所述第一电介质材料和掺杂剂两者，所述掺杂剂具有比所述第一电介质材料的带隙大的带隙。
24.根据权利要求23所述的系统，还包括：
配置为加热所述工艺腔室的至少一部分的热源，
其中所述电子装置被配置为控制所述热源以对所述第一原子层和所述第二原子层执行热处理工艺从而使所述第一原子层和所述第二原子层晶化。
CN202010673033.8A 2019-09-26 2020-07-14 铁电薄膜结构、形成其的方法和系统及包括其的电子器件 Pending CN112563323A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190119088A KR20210036714A (ko) 2019-09-26 2019-09-26 강유전 박막 구조체 및 그 제조방법과, 강유전 박막 구조체를 포함하는 전자 소자
KR10-2019-0119088 2019-09-26

Publications (1)

Publication Number Publication Date
CN112563323A true CN112563323A (zh) 2021-03-26

Family

ID=71523062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010673033.8A Pending CN112563323A (zh) 2019-09-26 2020-07-14 铁电薄膜结构、形成其的方法和系统及包括其的电子器件

Country Status (4)

Country Link
US (2) US11527635B2 (zh)
EP (1) EP3799130A1 (zh)
KR (1) KR20210036714A (zh)
CN (1) CN112563323A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210111625A (ko) 2020-03-03 2021-09-13 삼성전자주식회사 강유전 박막 구조체 및 이를 포함하는 전자 소자
KR20210124844A (ko) * 2020-04-07 2021-10-15 삼성전자주식회사 강유전층을 포함하는 전자 소자 및 그 제조 방법
KR102571133B1 (ko) * 2022-04-26 2023-08-25 강원대학교산학협력단 강유전체 소자의 제조방법 및 강유전체 소자
CN114988470B (zh) * 2022-05-26 2024-04-05 湘潭大学 一种氧化铪基铁电薄膜、电容结构、晶体管及制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034594B2 (ja) * 2007-03-27 2012-09-26 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
KR20090017758A (ko) 2007-08-16 2009-02-19 삼성전자주식회사 강유전체 커패시터의 형성 방법 및 이를 이용한 반도체장치의 제조 방법
US9269785B2 (en) 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US20150255267A1 (en) * 2014-03-09 2015-09-10 Tokyo Electron Limited Atomic Layer Deposition of Aluminum-doped High-k Films
KR20180097377A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
KR20180097378A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
KR20190008049A (ko) 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자의 제조 방법
US10861973B2 (en) * 2018-06-27 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor with a diffusion blocking layer
KR20200071852A (ko) 2018-12-04 2020-06-22 삼성전자주식회사 강유전층을 포함하는 전자 소자

Also Published As

Publication number Publication date
US20210098595A1 (en) 2021-04-01
US11527635B2 (en) 2022-12-13
US20230109378A1 (en) 2023-04-06
EP3799130A1 (en) 2021-03-31
KR20210036714A (ko) 2021-04-05

Similar Documents

Publication Publication Date Title
CN112563323A (zh) 铁电薄膜结构、形成其的方法和系统及包括其的电子器件
US9627501B2 (en) Graded dielectric structures
US8049268B2 (en) Dielectric structure in nonvolatile memory device and method for fabricating the same
US20070134942A1 (en) Hafnium tantalum titanium oxide films
US11824119B2 (en) Domain switching devices and methods of manufacturing the same
KR20210138993A (ko) 박막 구조체 및 이를 포함하는 반도체 소자
US8159012B2 (en) Semiconductor device including insulating layer of cubic system or tetragonal system
US11646375B2 (en) Ferroelectric thin-film structure and electronic device including the same
EP3996148A2 (en) Semiconductor device and semiconductor apparatus including the same
JP4758709B2 (ja) 漏れ電流を減少させた誘電体層を備えるキャパシタ、その製造方法及び半導体メモリ装置
US20110104907A1 (en) Methods of forming a metal silicate layer and methods of fabricating a semiconductor device including the metal silicate layer
US20240088256A1 (en) Electronic devices and methods of manufacturing the same
KR20200024067A (ko) 로직 스위칭 소자 및 그 제조방법
US20230268385A1 (en) Electronic devices and methods of manufacturing the same
KR20220060446A (ko) 반도체 소자 및 이를 포함하는 반도체 장치
KR20220004433A (ko) 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자
CN112531029A (zh) 电子器件和制造该电子器件的方法
US20230009791A1 (en) Layer structure including dielectric layer, methods of manufacturing the layer structure, and electronic device including the layer structure
KR101356699B1 (ko) 반도체 메모리 소자 및 그 제조 방법
KR20220128601A (ko) 네거티브 커패시턴스 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination