KR20230009733A - 유전체층을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자 - Google Patents

유전체층을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자 Download PDF

Info

Publication number
KR20230009733A
KR20230009733A KR1020210090490A KR20210090490A KR20230009733A KR 20230009733 A KR20230009733 A KR 20230009733A KR 1020210090490 A KR1020210090490 A KR 1020210090490A KR 20210090490 A KR20210090490 A KR 20210090490A KR 20230009733 A KR20230009733 A KR 20230009733A
Authority
KR
South Korea
Prior art keywords
layer
dielectric
dielectric layer
ferroelectric
manufacturing
Prior art date
Application number
KR1020210090490A
Other languages
English (en)
Inventor
이윤성
허진성
문태환
남승걸
최덕현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210090490A priority Critical patent/KR20230009733A/ko
Priority to US17/545,442 priority patent/US20230009791A1/en
Publication of KR20230009733A publication Critical patent/KR20230009733A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H01L27/11502
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

유전체층을 포함하는 층 구조와 그 제조방법 및 상기 층 구조를 포함하는 전자소자에 관해 개시되어 있다. 개시된 유전체층을 포함하는 층 구조는 순차적으로 적층된 하부층, 유전체층 및 상부층을 포함한다. 상기 유전체층은 순차적으로 적층된 제1 층, 제2 층 및 제3 층을 포함하고, 상기 제1 및 제3 층 중 하나는 강유전체이고, 나머지는 반강유전체이며, 상기 제2 층은 산화물층이다. 일 예에서, 상기 유전체층은 상기 제3 층 상에 형성된 제4 층을 더 포함할 수 있다.

Description

유전체층을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자 {Layer structures including dielectric layer, methods of manufacturing the same and electronic devices including layer structure}
층 구성에 관한 것으로써, 보다 자세하게는 유전체층을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자에 관한 것이다.
HfxZryO2 강유전체막은 박막의 두께가 낮아질수록 내구성(endurance)이 취약해질 수 있다. 이에 따라, 다운 스케일(down-scaling)을 진행할 때, 강유전체막의 전기적 특성의 향상과 신뢰성 확보가 필요해진다. 이러한 필요에 따라 결정구조를 유리한 방향으로 변화시켜주는 도펀트(dopant)를 이용하여 강유전 박막을 제작하는 방법이 연구되고 있는데, 강유전 박막으로 사용하는 도펀트 물질의 경우, 분극특성과 내구성 특성이 반비례 관계를 갖는다. 따라서 분극특성을 유지하면서 내구성 특성도 확보할 수 있는 강유전체막이 요구된다.
예시적인 일 실시예는 유전체층의 내구성을 향상시킬 수 있도록 유전체층을 포함하는 층 구조를 제공한다.
예시적인 일 실시예는 이러한 층 구조의 제조방법을 제공한다.
예시적인 일 실시예는 이러한 층 구조를 포함하는 전자소자를 제공한다.
예시적인 일 실시예에 따른 유전체층을 포함하는 층 구조는 순차적으로 적층된 하부층, 유전체층 및 상부층을 포함한다. 상기 유전체층은 순차적으로 적층된 제1 층, 제2 층 및 제3 층을 포함하고, 상기 제1 및 제3 층 중 하나는 강유전체이고, 나머지는 반강유전체이며, 상기 제2 층은 산화물층이다. 일 예에서, 상기 유전체층은 상기 제3 층 상에 형성된 제4 층을 더 포함할 수 있다. 일 예에서, 상기 제2 층은 상기 유전체층 두께의 10% 이하일 수 있다. 일 예에서, 상기 산화물층은 밴드갭이 4eV 이상인 산화물을 포함할 수 있다. 일 예에서, 상기 산화물의 산소비는 HfO2와 동일하거나 보다 작을 수 있다. 일 예에서, 상기 제1 및 제3 층 중 하나는 상기 유전체층 두께의 50% 이하일 수 있다. 일 예에서, 상기 제1 및 제3 층 각각은 상기 유전체층 두께의 10% 이상일 수 있다. 일 예에서, 상기 하부층과 상기 상부층 중 적어도 하나는 반도체층, 금속층 또는 2차원 물질층을 포함할 수 있다. 일 예에서, 상기 반도체층은 Si층, Ge층, 산화물 반도체층 또는 III-V 족 화합물 반도체층을 포함할 수 있다. 일 예에서, 상기 2차원 물질층은 전이금속 디칼코게나이드(transition metal dichalcogenide)층, 양자점층 또는 탄소기반 물질층을 포함할 수 있다. 일 예에서, 상기 제3 층은 강유전체이고, HfO 기반 강유전체층, ZrO층, 및 페로브스카이트층 중 적어도 하나를 포함할 수 있다. 일 예에서, 상기 HfO 기반 강유전체층은 HfO2층 또는 도펀트로 “X”가 도핑된 HfO층을 포함할 수 있다. 일 예에서, 상기 도펀트 “X”는 Si, Zr, Al, La, Y, Sr, Gd 및 Mg 중 어느 하나를 포함할 수 있다. 일 예에서, 상기 제1 및 제4 층은 각각 HfO2층을 포함할 수 있다. 일 예에서, 상기 산화물층은 YO, LaO, MgO, SrO, BaO 및 SiO 중 어느 하나를 포함할 수 있다. 일 예에서, 상기 제2 층은 상기 제3 층과 상기 제4 층 사이에 배치될 수 있다.
예시적인 일 실시예에 따른 유전체층의 제조방법은 기판 상에 제1 층을 형성하고, 상기 제1 층 상에 제2 층을 형성하고, 상기 제2 층 상에 제3 층을 형성하는 과정을 포함한다. 상기 제1 및 제3 층 중 하나는 강유전체이고, 나머지는 반강유전체이며, 상기 제2 층은 산화물로 형성한다. 일 예에서, 상기 제3 층 상에 제4 층을 더 형성할 수 있다. 일 예에서, 상기 제2 층은 상기 유전체층의 두께의 10% 이하로 형성할 수 있다. 일 예에서, 상기 산화물은 밴드갭이 4eV 이상일 수 있다. 일 예에서, 상기 기판은 금속층, Si층, Ge층, 산화물 반도체층, III-V 족 화합물 반도체층, 2차원 물질층, 전이금속 디칼코게나이드층, 양자점층 또는 탄소기반 물질층을 포함할 수 있다.
예시적인 일 실시예에 따른 트랜지스터는 제1 도핑영역, 상기 제1 도핑영역과 이격된 제2 도핑영역 및 상기 제1 및 제2 도핑영역 사이에 배치된 게이트 적층물을 포함하고, 상기 게이트 적층물은 상기 예시적인 일 실시예에 따른 층 구조의 상기 유전체층 및 상기 유전체층 상에 구비된 게이트 전극을 포함할 수 있다.
예시적인 일 실시예에 따른 메모리 소자는 트랜지스터와 이에 연결된 데이터 저장요소를 포함하고, 상기 데이터 저장요소는 예시적인 일 실시예에 따른 상기 층 구조를 포함한다.
개시된 유전체층을 포함하는 층 구조에서 상기 유전체층은 강유전체 특성을 나타내는 층과 전기적 특성(예, 누설전류 특성)을 정상적으로 유지할 수 있는 층을 별도로 포함한다. 이에 따라 유전체층의 두께가 감소하는 환경에서도 유전체층은 강유전체 특성(분극특성)을 유지하면서 누설전류가 증가되는 것을 방지할 수 있다.
또한, 이러한 특성 측정시험에서 측정 횟수가 1E12회를 넘어서까지 상기 특성이 유지되었는데, 상기 측정 횟수 1E12는 기존의 강유전체막에 대한 측정 횟수보다 1E5회 많다.
결과적으로 개시된 유전체층을 이용할 경우, 두께가 감소하는 환경에서도 강유전체로서의 신뢰성을 확보하면서 내구성도 향상시킬 수 있다.
도 1은 예시적인 일 실시예에 의한 유전체층을 포함하는 층 구조의 단면도이다.
도 2는 예시적인 일 실시예에 의한 유전체층을 포함하는 층 구조의 단면도이다.
도 3 및 도 4는 예시적인 일 실시예에 의한 유전체층을 포함하는 층 구조를 보여주는 투과 전자 현미경 사진들이다.
도 5는 예시적인 일 실시예에 의한 유전체층을 포함하는 층 구조에 대한 에너지 분산형 분광기(Energy Dispersive Spectrometer, EDS)로 측정한 이미지들이다.
도 6 내지 도 9는 예시적인 일 실시예에 의한 유전체층을 포함하는 층 구조의 강유전체 특성을 나타낸 그래프들이다.
도 10은 예시적인 일 실시예에 의한 유전체층을 포함하는 층 구조에서 유전체층이 비평탄 하부층 상에 형성된 경우를 나타낸 단면도이다.
도 11은 예시적인 일 실시예에 의한 유전체층을 포함하는 층 구조를 포함하는 전자소자(트랜지스터)를 나타낸 단면도이다.
도 12는 예시적인 일 실시예에 의한 유전체층을 포함하는 층 구조를 포함하는 전자소자(메모리 소자)를 나타낸 단면도이다.
이하, 예시적인 일 실시예에 의한 유전체층을 포함하는 층 구조 및 그 제조방법과 상기 층 구조를 포함하는 전자소자를 첨부된 도면들을 참조하여 상세하게 설명한다. 제조방법은 층 구조를 설명하는 과정에서 함께 설명된다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 다소 과장되게 도시될 수 있다. 그리고 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 또한, 이하에서 설명하는 층 구조에서, "상부" 나 "상"이라고 기재된 표현은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 아래 설명에서 각 도면의 동일한 참조번호는 동일한 부재를 나타낸다.
도 1은 예시적인 일 실시예에 의한 유전체층을 포함하는 제1 층 구조(100)를 보여준다.
도 1을 참조하면, 제1 층 구조(100)는 순차적으로 적층된 하부층(110), 유전체층(120) 및 상부층(130)을 포함한다. "하부층", "상부층"은 상대적인 표현이다. 제1 층 구조(100)가 구비되는 위치에 따라 하부층(110)은 상부층이 될 수도 있고, 사이드 층이 될 수도 있다. 마찬가지로 상부층(130)은 하부층이 될 수도 있고, 사이드층이 될 수도 있다. 유전체층(120)의 일면(예, 밑면)은 하부층(110)의 일면(예, 상부면)과 직접 접촉될 수 있다. 유전체층(120)의 다른 면(예, 상부면)은 상부층(130)의 일면(예, 밑면)과 직접 접촉될 수 있다. 하부층(110)과 상부층(130)은 유전체층이 아닐 수 있다. 일 예에서, 하부층(110)은 유전체층(120)과 다른 물질층이거나 유전체층(120)과 다른 물질층을 포함할 수 있다. 일 예에서, 상부층(130)은 유전체층(120)과 다른 물질층이거나 유전체층(120)과 다른 물질층을 포함할 수 있다. 일 예에서, 하부층(110)의 유전체층(120)과 접촉되는 면은 유전체층(120)과 다른 물질층일 수 있다. 일 예에서, 상부층(130)의 유전체층(120)과 접촉되는 면은 유전체층(120)과 다른 물질층일 수 있다. 일 예에서, 상기 다른 물질층은 반도체층 또는 금속층을 포함할 수 있다. 일 예에서, 하부층(110)은 단일층 또는 복층일 수 있고, 상부층(130)은 단일층 또는 복층일 수 있다. 하부층(110)과 상부층(130)은 유전체층(120)과 견줄만한 유전체적 특성(예, 분극 특성)을 갖지 않는 물질층일 수 있다. 일 예에서, 하부층(110)은 반도체층 또는 금속층을 포함할 수 있다. 일 예에서, 하부층(110)은 실리콘(Si)층, 게르마늄(Ge)층, 산화물 반도체층(예, 인듐 갈륨 지르코늄 산화물(IGZO)층), III-V 족 화합물 반도체층, 2차원(2D) 물질층, TMD(transition metal dichalcogenide)층, 양자점(quantum dot)층(예, colloidal QD, nanocrystal 기반 물질층), 탄소기반 물질층(예, 그래핀층, CNT층 등)을 포함할 수 있다. 일 예에서, 상부층(130)의 재료는 하부층(110)과 동일할 수 있다.
일 예에서, 유전체층(120)은 순차적으로 적층된 제1 층(L1), 제2 층(L2), 제3 층(L3) 및 제4 층(L4)을 포함할 수 있다. 제1 층(L1)은 하부층(110) 상에 형성된다. 제2 층(L1)은 제1 층(L1) 상에 형성되고, 제1 층(L1)과 직접 접촉될 수 있다. 제3 층(L3)은 제2 층(L2) 상에 형성되고, 제2 층(L2)과 직접 접촉될 수 있다. 제4 층(L4)은 제3 층(L3) 상에 형성되고, 제3 층(L3)과 직접 접촉될 수 있다. 상부층(130)은 제4 층(L4) 상에 형성된다. 유전체층(120)의 두께(TS)는 예를 들면 20nm 이하일 수 있고, 10nm 이하일 수도 있으며, 5nm 이하일 수도 있다. 일 예에서, 유전체층(120)은 강유전체층일 수 있다. 일 예에서, 제1 층(L1)은 HfO 기반 강유전체층일 수 있다. 일 예에서, 제1 층(L1)은 HfO2층을 포함할 수 있다. 또한, 일 예에서, 제1 층(L1)은 ZrO층, 도펀트로 “X”가 도핑된 HfO층 및 페로브스카이트(perovskite)층 중 적어도 어느 하나를 포함할 수 있다. 일 예에서, 상기 도펀트 “X”는 Si, Zr, Al, La, Y, Sr, Gd 및 Mg 중 어느 하나일 수 있다. 일 예에서, 상기 페로브스카이트층은 (Pb(Zr, Ti)O, PbTiO, BaTiO, SrBiTaO, BiFeO, LiNbO, PVDF, AlScN 또는 KNbO을 포함할 수 있다. 일 예에서, 제2 층(L2)은 제1 값의 밴드 갭(band gap)을 갖는 물질층을 포함할 수 있다. 일 예에서, 제2 층(L2)은 산화물층일 수 있으나, 이것으로 제한되지 않는다. 일 예에서, 제2 층(L2)의 산화상태는 HfO2와 동일하거나 작을 수 있다. 곧, 제2 층(L2)의 산화물에 포함된 산소비는 HfO2와 동일하거나 보다 작을 수 있다. 일 예에서, 제2 층(L2)은 YO층, LaO층, MgO층, SrO층, BaO층 및 SiO층 중 어느 하나를 포함할 수 있다. 일 예에서, 상기 제1 값은 4eV 이상일 수 있으나, 이것으로 제한되지 않는다. 제2 층(L2)이 구비됨에 따라 유전체층(120)의 내부 바이어스가 변화될 수 있다. 이에 따라 제2 층(L2)은 유전체층(120)의 두께가 얇아지는 환경에서도 유전체층(120)이 강유전성과 신뢰성을 정상적으로 유지할 수 있게 하는 요인의 하나가 될 수 있다. 일 예에서, 제2 층(L2)은 제2 두께(T2)를 가질 수 있으며, 제2 두께(T2)는 유전체층(120)의 전체 두께(TS)의 10% 이하일 수 있다. 제2 층(L2)은 강유전체층인 유전체층(120)의 전기적 특성, 예컨대 누설절류 특성을 정상적으로 유지하는 역할을 할 수 있다. 곧, 제2 층(L2)으로 인해 유전체층(120)의 두께 감소에 따라 누설전류가 증가하는 것을 방지할 수 있다. 일 예에서, 제3 층(L3)은 강유전층일 수 있다. 제3 층(L3)은 제3 두께(T3)를 갖는다. 제3 두께(T3)는 제2 층(L2)의 두께(T2)보다 클 수 있다. 제3 층(L3)은 유전체층(120)의 강유전체 분극특성을 정상적으로 유지하는 역할을 하는 층일 수 있다. 일 예에서, 제3 층(L3)은 HfxZryO2 층(x, y의 범위를 기재해주세요)을 포함할 수 있다. 제3 층(L3)의 두께(T3)는 유전체층(120)의 전체 두께(TS)의 60% 이하일 수 있는데, 일 예로, 10%이상, 50% 이하일 수 있다. 제4 층(L4)은 강유전체층일 수 있다. 일 예에서, 제4 층(L4)은 제1 층(L1)으로 사용되는 상기 물질층들 중 하나를 포함할 수 있다. 제1 층(L1)의 두께(T1)와 제4 층(L4)의 두께(T4)는 각각 유전체층(120)의 두께(TS)의 10% 이상, 50% 이하일 수 있다. 일 예에서, 제2 층(L2)은 제3 층(L3)과 제4 층(L4) 사이에 배치될 수도 있다.
다음, 제조방법을 살펴보면, 제1 내지 제4 층(L1, L2, L3, L4)은 적층된 순서대로 하부층(110) 상에 형성될 수 있고, 제4 층(L4) 상에 상부층(130)을 형성할 수 있다. 제1 내지 제4 층(L1, L2, L3, L4)은 다양한 적층방법으로 형성될 수 있다. 일 예에서, 제1 내지 제4 층(L1, L2, L3, L4)은 원자층 증착(Atomic Layer Deposition, ALD)방법을 이용하여 순차적으로 형성할 수 있다. 제3 층(L3)을 예로 들면, 제2 층(L2) 상에 Hf 전구체를 챔버에 공급하여 Hf층을 형성한 다음, 남은 잔류 물질을 제거하기 위한 퍼지 단계가 실시되고 산화제를 주입하여 산화시킨다. 이어 Zr 전구체를 상기 챔버에 공급하여 층을 형성하고 남은 잔류 물질을 제거하기 위한 퍼지 단계가 실시되고 산화제를 주입하여 산화시킨다. 상기 Hf층 상에 Zr층을 형성한 다음, 상기 챔버 내에 남은 잔류가스를 제거하기 위한 퍼지단계가 실시될 수 있다. 제1, 제2 및 제4 층(L1, L2, L4)의 원자층 증착 과정도 제3 층(L3)의 증착 과정을 따라 진행될 수 있다. 제1 내지 제4 층(L1, L2, L3, L4)은 원자층 증착방법으로 증착된 후, 열처리 과정을 거칠 수 있다. 열처리 과정을 제어하여 제1 및 제4 층(L1, L4)을 강유전체로 형성할 수도 있고, 반강유전체로 형성할 수도 있다. 후자의 경우, 유전체층(120)은 강유전층과 반강유전층이 혼합된 층이 될 수 있다.
유전체층(120)은 강유전체 분극특성을 안정적으로 유지하는 제3 층(L3)과 누설전류 특성을 안정적으로 유지하는 제2 층(L2)을 포함하는 바, 유전체층(120)은 두께가 20nm 이하, 예컨대 10nm 이하로 낮아지는 환경에서도 강유전체층으로서의 내구성을 유지할 수 있다.
도 2는 예시적인 일 실시예에 의한 제2 층 구조(200)를 보여준다.
도 2를 참조하면, 제2 층 구조(200)는 순차적으로 적층된 하부층(210), 유전체층(220) 및 상부층(230)을 포함한다. 일 예에서, 하부층(210), 유전체층(220) 및 상부층(230)의 적층관계는 도 1의 제1 층 구조(100)의 하부층(110), 유전체층(120) 및 상부층(130)의 적층관계와 동일할 수 있다. 일 예에서, 하부층(210)의 재료는 도 1의 제1 층 구조(100)의 하부층(110)의 재료와 동일할 수 있으나, 다를 수도 있다. 일 예에서, 상부층(230)의 재료는 도 1의 제1 층 구조(100)의 상부층(130)의 재료와 동일할 수 있다. 유전체층(220)은 순차적으로 적층된 제1 층(2L1), 제2 층(2L2) 및 제3 층(2L3)을 포함한다. 일 예에서 유전체층(220)의 두께는 20nm 이하일 수 있는데, 예컨대, 10nm 이하 또는 5nm 이하일 수 있다. 제1 층(2L1)은 하부층(210)의 일면(예, 상부면) 상에 존재하고, 하부층(210)과 직접 접촉될 수 있다. 제2 층(2L2)은 제1 층(2L1) 상에 존재하고, 제1 층(2L1)에 직접 접촉될 수 있다. 제3 층(2L3)은 제2 층(2L2) 상에 존재하고, 제2 층(2L2)에 직접 접촉될 수 있다. 상부층(230)은 제3 층(2L3) 상에 존재하고, 상부층(230)의 일면(예, 밑면)은 제3 층(2L3)의 일면(예, 상부면)에 직접 접촉될 수 있다. 제1 및 제3 층(2L1, 2L3)은 강유전체층일 수 있다. 이에 따라, 유전체층(220)은 강유전체 특성을 가질 수 있다. 곧, 유전체층(220)은 강유전체층일 수 있다. 제1 및 제3 층(2L1, 2L3) 중 하나는 유전체층(220)의 강유전체 특성(예, 분극특성)을 나타내는 층일 수 있다. 제1 층(2L1)의 재료와 제3 층(2L3)의 재료는 서로 동일하거나 서로 다를 수 있다. 제2 층(2L2)은 유전체층(220)의 전기적 특성을 정상적으로 유지하기 위해 마련된 층일 수 있다. 예컨대, 제2 층(2L2)은 유전체층(220)의 두께가 얇아지는 경우, 유전체층(220)의 누설전류가 증가되는 것을 방지하는 역할을 하는 층일 수 있다. 제1 및 제3 층(2L1, 2L3) 중 적어도 하나는 도 1의 제1 층 구조(100)의 제1 층(L1)으로 사용되는 물질층을 포함할 수 있다. 일 예에서, 제1 층(2L1)은 HfO 기반 강유전체층일 수 있는데, 예를 들면, 제1 층(2L1)은 HfO층 또는 HfxZryO2층을 포함할 수 있다. 일 예에서, 제3 층(2L3)은 유전체층(220)의 강유전체 특성을 나타내는 층으로써, 예컨대 HfxZryO2층을 포함할 수 있다.
유전체층(220)에서 제1 층(2L1)의 두께와 제3 층(2L3)의 두께는 서로 동일하거나 서로 다를 수 있다. 일 예로, 제1 층(2L1)이 제3 층(2L3)보다 두꺼울 수 있으며, 그 반대일 수도 있다. 일 예에서, 제1 층(2L1)과 제3 층(2L3)의 두께는 각각 유전체층(220)의 전체 두께의 10% 이상, 50% 이하일 수 있다. 제2 층(2L2)은 제1 및 제3 층(2L1, 2L3)보다 얇을 수 있다. 일 예에서, 제2 층(2L2)의 두께는 유전체층(220)의 전체 두께의 10% 이하일 수 있다.
제2 층 구조(200)의 제조는 제1 층 구조(100)의 제조를 따를 수 있고, 특히 유전체층(220)은 원자층 증착방법으로 형성될 수 있고, 도 1의 유전체층(120)의 제조방법에 따라 형성될 수 있다. 유전체층(220)의 제조과정에서의 열처리에 따라 제1 및 제3 층(2L1, 2L3) 중 하나는 반강유전체로 형성할 수도 있다. 이 경우, 유전체층(220)은 강유전체와 반강유전체를 포함하게 된다.
도 3은 제1 층 구조(100)에 대한 투과 전자 현미경 사진을 보여준다. 도 4는 도 3의 제1 영역(3A)을 확대한 사진이다. 도 3의 사진을 얻기 위해 사용된 제1 층 구조층(100)에서 하부층(110)은 실리콘(Si)을 포함하는 층으로 형성하였고, 상부층(130)은 몰리브덴(Mo)을 포함하는 층으로 형성하였다. 또한, 유전체층(120)의 제1 층(L1)은 HfO층으로, 제2 층(L2)은 YO층으로, 제3 층(L3)은 HfZrO층으로, 제4 층(L4)은 HfO층으로 각각 형성하였다.
도 3을 참조하면, 하부층(110) 상으로 유전체층(120) 및 상부층(130)이 순차적으로 적층되어 있다. 도 3에서는 유전체층(120)의 제1 층(L1), 제3 층(L3) 및 제4 층(L4)만 보이고, 제2 층(L2)이 보이지 않는데, 이러한 결과는 제2 층(L2)의 두께가 5nm 이하로 얇기 때문이며, 제2 층(L2)은 도 5의 에너지 분산형 분광기(Energy Dispersive Spectrometer, EDS)를 이용한 이미지에서 볼 수 있다.
도 5는 제1 층 구조(100)에 대한 에너지 분산형 분광기를 이용한 이미지들을 보여준다.
도 5에서 (c)도는 하프늄(Hf)을 포함하는 층에 대한 이미지를 나타낸 것으로, Hf를 포함하는 제1 층(L1), 제3 층(L3) 및 제4 층(L4)를 보여준다. 도 5에서 (d)도는 지르코늄(Zr)을 포함하는 층에 대한 이미지를 나타낸 것으로, HfZrO를 포함하는 제3 층(L3)을 나타낸다. 도 5에서 (e)도는 이트륨(Y)을 포함하는 층에 대한 이미지를 나타낸 것으로, YO를 포함하는 제2 층(L2)을 나타낸다. 도 5의 (e)도에서는 Y를 포함하는 층에 대한 이미지가 너무 희미한 관계로 식별을 위해 점선을 이용하여 표시하였다. 도 5에서 (f)도는 산소(O)를 포함하는 층에 대한 이미지를 나타낸 것으로, 제1 내지 제4 층(L1-L4)이 모두 산소를 포함하다는 점에서 (f)도는 유전체층(120)의 윤곽을 나타내는 이미지로 볼 수 있다.
도 6 내지 도 9는 제1 층 구조(100)의 유전체층(120)에 대한 강유전체 특성을 측정한 결과를 보여준다. 상기 측정에 도 3 및 도 5의 결과를 얻기 위해 사용된 제1 층 구조(100)가 사용되었다.
도 6 제1 층 구조(100)의 유전체층(120)의 분극특성을 나타낸 것으로, 3MV로 1E12회 반복하여 분극을 측정한 결과를 보여준다. 도 6에서 가로축은 측정횟수를, 세로축은 분극(Pr)을 나타낸다. 도 6에서 제1 그래프(3G1)는 상기 반복 동안의 양의 분극 변화를 나타내고, 제2 그래프(3G2)는 상기 반복 측정 동안의 음의 분극 변화를 나타낸다. 제1 및 제2 그래프(3G1, 3G2)는 1E12회 측정 때까지 분극특성이 뚜렷하게 유지됨을 시사한다. 또한, 도 6은 제1 층 구조(100)의 유전체층(120)이 강유전체임을 시사한다. 기존의 HfZrO로 형성된 강유전체 박막의 경우, 1E7회까지 분극특성이 유지되었다는 점을 감안하면, 도 6의 결과는 일 실시예에 의한 층 구조의 유전체층의 경우, 기존의 강유전체 박막에 비해 1E5회 이상 더 사용할 수 있음을 시사한다. 이러한 결과는 또한 기존의 강유전체 박막에 비해 일 실시예에 의한 층 구조의 유전체층의 내구성과 신뢰성이 높음을 시사한다.
도 7에서 가로축은 분극 측정 횟수를, 세로축은 2Pr을 나타낸다. 도 7은 도 6의 분극특성에서 양의 분극값의 절대값에 음의 분극값의 절대값을 더한 결과를 나타낸다.
도 7을 참조하면, 1E12회 측정 때까지 분극특성이 뚜렷하게 유지됨을 볼 수 있다.
도 8은 도 6의 분극측정의 1회째 측정에서 확인된 분극-전압 특성, 곧 이력특성(5G1)과 전류-전압 특성(5G2)을 보여준다.
도 8을 참조하면, 이력특성(5G1)은 강유전체에서 나타나는 이력특성에 해당한다. 도 8의 이력특성(5G1)과 전류-전압 특성(5G2)은 제1 층 구조(100)의 유전체층(120)이 스위칭 특성을 갖고 있음을 시사한다.
도 9는 도 6의 분극측정을 1E12회 진행 한 후, 측정한 분극-전압 특성(6G1)과 전류-전압 특성(6G2)을 보여준다.
도 9를 참조하면, 1E12회 분극측정이 진행된 후에도 분극특성과 스위칭 특성이 유지됨을 알 수 있다.
제2 층 구조(200)는 제1 층 구조(100)와 마찬가지로 강유전체 특성을 나타내는 층(2L1 또는 2L3)과 누설전류 증가를 방지하는 층(2L2)을 포함한다. 따라서 제2 층 구조(200) 또한 도 6 내지 도 9의 분극-전압 특성 및 전류-전압 특성을 가질 수 있다.
도 10은 예시적인 일 실시예에 의한 유전체층을 포함하는 제3 층 구조(1000)를 보여준다.
도 10을 참조하면, 제3 층 구조(1000)는 기판(1010), 기판(1010)의 일부 영역 상에 구비된 제1 물질층(1020), 제1 물질층(1020) 상에 형성된 유전체층(1030), 유전체층(1030) 상에 형성된 제2 물질층(1040)을 포함할 수 있다. 기판(1010)과 제1 물질층(1020)은 서로 동일하거나 서로 다른 물질일 수 있다. 기판(1010)의 재료는 제1 층 구조(100)의 하부층(110)의 재료와 동일하거나 다를 수 있다. 제1 물질층(1020)의 재료는 제1 층 구조(100)의 하부층(110)의 재료와 동일하거나 다를 수 있다. 제1 물질층(1020)은 배선층이거나 전극층일 수 있다. 제1 물질층(1020)은 단면이 사각형일 수 있다. 기판(1010) 상에 1개의 제1 물질층(1020)이 존재할 수 있으나, 서로 이격되게 복수개 존재할 수도 있다. 유전체층(1030)은 제1 물질층(1020)에 직접 접촉될 수 있고, 제1 물질층(1020)의 측면 및 상부면을 덮을 수 있다. 기판(1010) 상에 단차를 갖는 제1 물질층(1020)이 존재함으로써, 유전체층(1030)은 평평하지 않은 면, 곧 비 평탄한 면 상에 구비된다. 유전체층(1030)은 제1 물질층(1020)을 덮고 기판(1010) 상으로 확장되어 있다. 유전체층(1030)은 제1 층 구조(100)의 유전체층(120) 또는 제2 층 구조(200)의 유전체층(220)일 수 있다. 유전체층(1030)은 단차를 갖는 제1 물질층(1020)을 덮는 관계로 유전체층(1030)의 상부면도 평탄하지 않게 된다. 제2 물질층(1040)은 이러한 유전체층(1030)의 상부면 전체를 덮도록 구비될 수 있다. 일 예에서, 제2 물질층(1040)은 유전체층(1030)의 일부 영역만 덮을 수도 있다. 일 예에서, 제2 물질층(1040)은 배선층이거나 전극층일 수 있다. 일 예에서, 제2 물질층(1040)의 표면은 평평할 수 있으나, 평평하지 않을 수도 있다. 제2 물질층(1040)의 재료는 기판(1010) 또는 제1 물질층(1020)의 재료와 동일하거나 다를 수 있다.
도 11은 예시적인 일 실시예에 의한 층 구조를 포함하는 반도체 소자의 하나로 강유전체 전계 효과 트랜지스터(FeFET)를 보여준다.
도 11을 참조하면, 강유전체 트랜지스터(1100)는 기판(1110), 기판(1110)에 형성되고 서로 이격된 제1 및 제2 도핑 영역(1120, 1130), 제1 및 제2 도핑 영역(1120, 1130) 사이의 기판(1110) 상에 구비된 게이트 적층물(GS)을 포함한다. 게이트 적층물(GS)은 순차적으로 적층된 강유전체층(1140) 및 게이트 전극층(1150)을 포함할 수 있으나, 이것으로 한정되지 않는다. 강유전체층(1140)은 제1 층 구조(100)의 유전체층(120) 또는 제2 층 구조(200)의 유전체층(220)을 포함할 수 있다. 기판(1110)은 반도체층을 포함할 수 있다. 제1 및 제2 도핑 영역(1120, 1130) 중 하나는 소스 영역이고, 나머지는 드레인 영역일 수 있다.
도 12는 예시적인 일 실시예에 의한 층 구조를 포함하는 메모리 소자(1200)를 보여준다. 메모리 소자(1200)는 불휘발성인 강유전체 메모리 소자(FRAM)일 수 있다.
도 12를 참조하면, 메모리 소자(1200)는 기판(1210), 기판(1210)에 형성된 제1 및 제2 도핑 영역(1220, 1230), 게이트 적층물(1240), 도전성 플러그(1260), 데이터 저장요소(1270) 및 층간 절연층(1250)을 포함할 수 있다. 기판(1210)은 반도체 기판을 포함할 수 있다. 제1 및 제2 도핑 영역(1220, 1230)은 서로 이격된다. 제1 및 제2 도핑 영역(1220, 1230)은 기판(1210)의 정해진 영역에 P형 또는 N형 도전성 불순물을 도핑하여 형성될 수 있다. 제1 및 제2 도핑 영역(1220, 1230)에 도핑되는 도전성 불순물의 타입은 기판(1210)에 도핑된 도전성 불순물의 타입과 반대일 수 있다. 예컨대, 기판(1210)이 P형 반도체 기판인 경우, 제1 및 제2 도핑 영역(1220, 1230)은 N형 도전성 불순물이 도핑된 영역일 수 있다. 제1 및 제2 도핑 영역(1220, 1230) 중 하나는 소스 영역, 나머지는 드레인 영역일 수 있다. 게이트 적층물(1240)은 제1 도핑 영역(1220)과 제2 도핑 영역(1230) 사이의 기판(1210) 상에 형성되어 있다. 게이트 적층물(1240)은 순차적으로 적층된 게이트 절연층과 게이트 전극을 포함할 수 있다. 게이트 적층물(1240)과 제1 및 제2 도핑 영역(1220, 1230)은 트랜지스터를 형성할 수 있다. 층간 절연층(1250)은 상기 트랜지스터를 덮도록 형성된다. 층간 절연층(1250)의 상부면은 평탄할 수 있다. 일 예에서, 층간 절연층(1250)은 실리콘 산화물층을 포함할 수 있으나, 이것으로 한정되지 않는다. 층간 절연층(1250)에 제2 도핑 영역(1230)이 노출되는 비어홀(H1)이 형성되어 있다. 비어홀(H1)은 제2 도핑 영역(1230) 상에 위치할 수 있다. 비어홀(H1)은 도전성 플러그(1260)로 완전히 채워져 있다. 도전성 플러그(1260)의 일면(예, 밑면)은 제2 도핑 영역(1230)에 직접 접촉된다. 데이터 저장요소(1270)는 층간 절연층(1250) 상에 구비되고, 비어홀(H1)과 도전성 플러그(1260)를 덮도록 구비된다. 데이터 저장요소(1270)는 도전성 플러그(1260)와 직접 접촉될 수 있다. 데이터 저장요소(1270)는 하부전극(12L), 강유전체층(12E) 및 상부전극(12T)을 포함할 수 있다. 일 예에서, 데이터 저장요소(1270)는 커패시터일 수 있다. 순차적으로 적층된 하부전극(12L), 강유전체층(12E) 및 상부전극(12T)으로 이루어진 층 구조는 도 1의 제1 층 구조(100)이거나 도 2의 제2 층 구조(200)일 수 있다. 또는 강유전체층(12E)은 제1 층 구조(100)의 유전체층(120) 또는 제2 층 구조(200)의 유전체층(220)을 포함할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고, 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
2L1, 2L2, 2L3:제1 내지 제3 층 12L:하부전극
12E:강유전체층 12T:상부전극
100:제1 층 구조 110, 210:하부층
120, 220, 1030:유전체층 130, 230:상부층
200:제2 층 구조 1000:제3 층 구조
1010:기판 1020:제1 물질층
1040:제2 물질층 1100:강유전체 트랜지스터
1110:기판 1120, 1130:제1 및 제2 도핑 영역
1040:강유전체층 1050:게이트 전극층
1200:메모리 소자 1210:기판
1220, 1230:제1 및 제2 도핑 영역 1240:게이트 적층물
1250:층간 절연층 1260:도전성 플러그
1270:데이터 저장요소 H1:비어홀
GS:게이트 적층물 L1-L4:제1 내지 제4 층
TS:유전체층(120)의 전체 두께 T1-T4:제1 내지 제4 두께

Claims (27)

  1. 하부층;
    상기 하부층 상에 형성된 유전체층; 및
    상기 유전체층 상에 형성된 상부층;을 포함하고,
    상기 유전체층은,
    제1 층;
    상기 제1 층 상에 형성된 제2 층; 및
    상기 제2 층 상에 형성된 제3 층;을 포함하고,
    상기 제1 및 제3 층 중 하나는 강유전체이고, 나머지는 반강유전체이며,
    상기 제2 층은 산화물층인 층 구조.
  2. 제 1 항에 있어서,
    상기 유전체층은 상기 제3 층 상에 형성된 제4 층을 더 포함하는 층 구조.
  3. 제 1 항에 있어서,
    상기 제2 층은 상기 유전체층 두께의 10% 이하인 층 구조.
  4. 제 1 항에 있어서,
    상기 산화물층은 밴드갭이 4eV 이상인 산화물을 포함하는 층 구조.
  5. 제 4 항에 있어서,
    상기 산화물의 산소비는 HfO2와 동일하거나 보다 작은 층 구조.
  6. 제 1 항에 있어서,
    상기 제1 및 제3 층 중 하나는 상기 유전체층 두께의 50% 이하인 층 구조.
  7. 제 1 항에 있어서,
    상기 제1 및 제3 층 각각은 상기 유전체층 두께의 10% 이상인 층 구조.
  8. 제 1 항에 있어서,
    상기 하부층과 상기 상부층 중 적어도 하나는 반도체층, 금속층 또는 2차원 물질층을 포함하는 층 구조.
  9. 제 8 항에 있어서,
    상기 반도체층은 Si층, Ge층, 산화물 반도체층 또는 III-V 족 화합물 반도체층을 포함하는 층 구조.
  10. 제 8 항에 있어서,
    상기 2차원 물질층은 전이금속 디칼코게나이드(transition metal dichalcogenide)층, 양자점층 또는 탄소기반 물질층을 포함하는 층 구조.
  11. 제 1 항에 있어서,
    상기 제3 층은 강유전체이고, HfO 기반 강유전체층, ZrO층, 및 페로브스카이트층 중 적어도 하나를 포함하는 층 구조.
  12. 제 11 항에 있어서,
    상기 HfO 기반 강유전체층은 HfO2층 또는 도펀트로 “X”가 도핑된 HfO층을 포함하는 층 구조.
  13. 제 12 항에 있어서,
    상기 도펀트 “X”는 Si, Zr, Al, La, Y, Sr, Gd 및 Mg 중 어느 하나를 포함하는 층 구조.
  14. 제 2 항에 있어서,
    상기 제1 및 제4 층은 각각 HfO2층을 포함하는 층 구조.
  15. 제 1 항에 있어서,
    상기 산화물층은 YO, LaO, MgO, SrO, BaO 및 SiO 중 어느 하나를 포함하는 층 구조.
  16. 제 2 항에 있어서,
    상기 제2 층은 상기 제3 층과 상기 제4 층 사이에 배치된 층 구조.
  17. 기판 상에 제1 층을 형성하는 단계;
    상기 제1 층 상에 제2 층을 형성하는 단계; 및
    상기 제2 층 상에 제3 층을 형성하는 단계;를 포함하고,
    상기 제1 및 제3 층 중 하나는 강유전체이고, 나머지는 반강유전체이며,
    상기 제2 층은 산화물로 형성하는 유전체층의 제조방법.
  18. 제 17 항에 있어서,
    상기 제3 층 상에 제4 층을 형성하는 단계를 더 포함하는 유전체층의 제조방법.
  19. 제 17 항에 있어서,
    상기 제2 층은 상기 유전체층의 두께의 10% 이하로 형성하는 유전체층의 제조방법.
  20. 제 17 항에 있어서,
    상기 산화물은 밴드갭이 4eV 이상인 유전체층의 제조방법.
  21. 제 17 항에 있어서,
    상기 제2 층은 YO, LaO, MgO, SrO, BaO 및 SiO 중 어느 하나를 포함하는 유전체층의 제조방법.
  22. 제 17 항에 있어서,
    상기 기판은 금속층, Si층, Ge층, 산화물 반도체층, III-V 족 화합물 반도체층, 2차원 물질층, 전이금속 디칼코게나이드층, 양자점층 또는 탄소기반 물질층을 포함하는 유전체층의 제조방법.
  23. 제 17 항에 있어서,
    상기 제3 층은 강유전체이고, HfO2층, ZrO층, 도펀트로 “X”가 도핑된 HfO층 및 페로브스카이트층 중 적어도 하나를 포함하는 유전체층의 제조방법.
  24. 제 23 항에 있어서,
    상기 도펀트 “X”는 Si, Zr, Al, La, Y, Sr, Gd 및 Mg 중 어느 하나를 포함하는 유전체층의 제조방법.
  25. 제 18 항에 있어서,
    상기 제2 층은 상기 제3 층과 상기 제4 층 사이에 형성하는 유전체층의 제조방법.
  26. 제1 도핑영역;
    상기 제1 도핑영역과 이격된 제2 도핑영역; 및
    상기 제1 및 제2 도핑영역 사이에 배치된 게이트 적층물;을 포함하고,
    상기 게이트 적층물은,
    청구항 1항의 유전체층; 및
    상기 유전체층 상에 구비된 게이트 전극;을 포함하는 트랜지스터.
  27. 트랜지스터; 및
    상기 트랜지스터에 연결된 데이터 저장요소;를 포함하고,
    상기 데이터 저장요소는 청구항 1항의 층 구조를 포함하는 메모리 소자.
KR1020210090490A 2021-07-09 2021-07-09 유전체층을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자 KR20230009733A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210090490A KR20230009733A (ko) 2021-07-09 2021-07-09 유전체층을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자
US17/545,442 US20230009791A1 (en) 2021-07-09 2021-12-08 Layer structure including dielectric layer, methods of manufacturing the layer structure, and electronic device including the layer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210090490A KR20230009733A (ko) 2021-07-09 2021-07-09 유전체층을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자

Publications (1)

Publication Number Publication Date
KR20230009733A true KR20230009733A (ko) 2023-01-17

Family

ID=84798251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210090490A KR20230009733A (ko) 2021-07-09 2021-07-09 유전체층을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자

Country Status (2)

Country Link
US (1) US20230009791A1 (ko)
KR (1) KR20230009733A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150187900A1 (en) * 2013-12-26 2015-07-02 Sadasivan Shankar Composite materials for use in semiconductor components
KR20210142356A (ko) * 2020-05-18 2021-11-25 에스케이하이닉스 주식회사 반도체 장치
US11758737B2 (en) * 2020-05-28 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of forming the same

Also Published As

Publication number Publication date
US20230009791A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
CN108511517B (zh) 铁电存储器件和制造其的方法
CN110718538B (zh) 半导体器件以及用于制造其的方法
US7573083B2 (en) Transistor type ferroelectric memory and method of manufacturing the same
US11677025B2 (en) Electronic device including ferroelectric layer
JP4185056B2 (ja) 絶縁膜、および半導体装置
US7833865B2 (en) Method of manufacturing a semiconductor device including a LaAIO3 layer
US8815695B2 (en) Methods to improve leakage for ZrO2 based high K MIM capacitor
KR20210138993A (ko) 박막 구조체 및 이를 포함하는 반도체 소자
US8159012B2 (en) Semiconductor device including insulating layer of cubic system or tetragonal system
CN108231873A (zh) 半导体装置
KR20210036714A (ko) 강유전 박막 구조체 및 그 제조방법과, 강유전 박막 구조체를 포함하는 전자 소자
US20140061872A1 (en) Method for Reducing Thickness of Interfacial Layer, Method for Forming High Dielectric Constant Gate Insulating Film, High Dielectric Constant Gate Insulating Film, High Dielectric Constant Gate Oxide Film, and Transistor Having High Dielectric Constant Gate Oxide Film
KR20210111625A (ko) 강유전 박막 구조체 및 이를 포함하는 전자 소자
US20050082593A1 (en) Capacitor, method of manufacturing the same and memory device including the same
KR100845377B1 (ko) 절연막 및 반도체 장치
JP2007115733A (ja) 強誘電体キャパシタ、強誘電体メモリ、及びそれらの製造方法
KR20230009733A (ko) 유전체층을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자
KR20220004433A (ko) 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자
KR20220060446A (ko) 반도체 소자 및 이를 포함하는 반도체 장치
KR102675782B1 (ko) 커패시터 및 이를 포함하는 반도체 장치
US20080214015A1 (en) Semiconductor devices and methods of manufacture thereof
KR102479391B1 (ko) 분극 가능한 물질을 이용한 메모리 소자
KR102635390B1 (ko) 강유전체 성능 향상을 위한 이중 산화물층들을 갖는 v-nand 메모리 및 그의 제조 방법
US20230022629A1 (en) Anti-ferroelectric thin-film structure and electronic device including the same
JP7170273B2 (ja) 強誘電体薄膜およびその製造方法ならびにデバイス