CN101110427A - 用于制备取向的pzt电容器的晶体构造电极的方法 - Google Patents

用于制备取向的pzt电容器的晶体构造电极的方法 Download PDF

Info

Publication number
CN101110427A
CN101110427A CNA200710137162XA CN200710137162A CN101110427A CN 101110427 A CN101110427 A CN 101110427A CN A200710137162X A CNA200710137162X A CN A200710137162XA CN 200710137162 A CN200710137162 A CN 200710137162A CN 101110427 A CN101110427 A CN 101110427A
Authority
CN
China
Prior art keywords
layer
deposition
crystal seed
bottom electrode
described method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710137162XA
Other languages
English (en)
Other versions
CN100552962C (zh
Inventor
格伦·R.·福克斯
托马斯·达文波特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RECHUANG INTERNAT Inc
Original Assignee
RECHUANG INTERNAT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RECHUANG INTERNAT Inc filed Critical RECHUANG INTERNAT Inc
Publication of CN101110427A publication Critical patent/CN101110427A/zh
Application granted granted Critical
Publication of CN100552962C publication Critical patent/CN100552962C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明描述了一种底电极结构及其制造方法,该底电极结构可以用于制备用来构造能够增强铁电体存储器性能的取向的PZT电容器的晶体结构的铱电极。使用具有{0001}取向的六方晶体结构的晶种层来提供一种用于生长{111}取向的铱的光滑表面,所生长的铱呈现出面心立方晶格(″FCC″)结构。此晶种技术所制得的{111}取向的铱的表面糙度相对于薄膜厚度是很小的。高度取向的铱层又为{111}取向的PZT介质层的生长提供了支持。取向PZT呈现出增强的换向极化、减小的工作电压,并且可以改善用于FRAM存储器和其它微电子设备的PZT电容器的可靠性。

Description

用于制备取向的PZT电容器的晶体构造电极的方法
本申请是申请日为2003年5月29日、发明名称为“用于制备取向的PZT电容器的晶体构造电极的方法”的中国专利申请03123976.5的分案申请。
技术领域
本发明涉及铁电体电容器和集成电路存储器装置,并且更具体地涉及用于铁电体电容器的取向的电极。
背景技术
术语″构造″或者″取向″泛指所述物质的结晶取向,不要与物质的表面平滑度相混淆。特别地,所讨论的电极和电介质物质的取向指的是在″Z轴″上的物质结晶取向,并且通常不会描述在X轴或者Y轴(平行于集成电路表面)上的物质取向。因为事实上,在X或者Y轴上物质的晶粒结构通常是随机排布的,然而这些晶粒在优势取向的Z轴方向却是规则排列的,这将使得材料具备最优化的电性能,在本发明的说明书部分将对此作详细公开。
改善铁电体存储器的电性能的一种可能性是构造取向的铁电体电介质物质。现在参见图1,图中所示为一个典型的现有铁电体电容器10,其包括一个基底12、一个底电极14、一个钙钛矿铁电体介质层16,比如Pb(Zr1-XTiX)O3(″PZT″)和顶电极层18。  底电极层14和顶电极层18典型地是铂或者铱。理想的铁电体介质层16应该具有使得电性能达到最佳的晶体取向,而不应是一个随机排布的晶粒结构。由于层中的所有晶粒的极化矢量都沿相同方向取向,所以使用高度取向的介质层会促进信号强度达到最大化,并且有助于工作电压分配的最小化。由于在集成电路存储器中的需要,电容器区域是否非常小(<1平方微米)以及颗粒数目是否很小(<50颗粒)是尤其重要的。在电介质薄膜的Z轴上随机分布的晶粒取向将严重影响信号强度和电存储性能。
目前可利用的底电极结构和加工方法不支持取向的PZT铁电体介质层,因此高密度存储器不能够实现过程控制和有限的单比特信号分配。对于随机取向的物质,由于可换向的极化是与特定的结晶方向相联系的矢量特性,所以比特信号的分配对于接近PZT层的晶粒大小(一般0.1-0.3微米)的电容器尺寸来说是很大的。
特别地,还发现在铱金属底电极上维持好的PZT晶体结构是很难的。当暴露于空气或者含氧环境中时,铱金属会被氧化。目前,在铱沉积之后,铱典型地被暴露在空气中,导致IrOx表层不能为取向的PZT的生长提供适当的模板。尽管通过在铱沉积之后直接地沉积PZT并且避免破坏真空来阻止铱氧化是可能的,然而存在于PZT中的氧和用于沉积PZT的大气也能够以无法控制的方式引起铱氧化。
所以把铱底电极暴露于大气会引起铱的表面氧化。此表面氧化会引起形成不合要求的无取向PZT介质层。当前的铂技术不能够防止氧扩散到底电极。那么,这也无法进行capacitor-on-plug FRAM存储器体系结构中的位于底电极下面的接触保护。
所以理想的情况是用于铁电体电容器的底电极结构能够支持具有适当晶体取向的铁电体电介质薄膜的生长。
发明概述
根据本发明,描述了一种用于产生可以增强铁电体存储器性能的、PZT电容器有着理想晶体取向的晶体构造电极的方法。使用具有{0001}晶面取向的六方晶体结构的晶种层来提供一种具有光滑表面的模板,用于生长{111}晶面取向的铱,所生长的铱呈现面心立方晶格(″FCC″)结构。这种晶种技术导致相对于薄膜厚度具有很小的表面糙度的{111}取向的铱。高度取向的铱被用作生长{111}取向的PZT的模板。取向的PZT呈现出增强的换向极化、减小的工作电压,并且改善了用于FRAM存储器和其它微电子设备的PZT电容器的可靠性。
使用铱的一个好处是铱提供了一个防止氧扩散的屏障。当PZT电容器形成在钨、硅、或者其他的插入物质的顶部时,理论上防止(或者至少是限制)了插入物质的氧化,以便防止在插入物质和电容器之间的过高的接触电阻。Capacitor-on-plug结构通常被用于包含小的电容器(<1平方微米)的高密度存储器。所以维持一个具有最大转换信号、低工作电压和在比特到比特响应中分布窄的取向的PZT层是所希望的。由于所有的PZT晶粒呈现出相同的晶体取向,所以对于所有取向材料,所有的电容器实质上都呈现出相同的可换向的极化。
在气相沉积过程中,具有六方晶体结构的物质具有自然生长习惯,以致于基面,也就是{0001}平面的优势生长方向是与平面化基底表面平行的方向。这样的生长习惯导致形成具有以{0001}为终止面的光滑表面的沿{0001}取向的薄膜。而这个平滑的{0001}晶格面又为光滑的后续层的生长提供了一种理想的生长面。另外,六方晶体结构材料的基面是密堆积面,这样的晶面为沿{111}晶面取向的呈FCC结晶结构的薄膜的生长提供了一个优良的模板。FCC结构中的{111}晶面也是密堆积面。事实上,六方晶体密堆积结构和面心立方晶体结构之间的唯一区别就是密堆积面的叠放顺序。在FCC结构中呈现出ABC叠放,而在HCP(六方晶体)结构中则呈现出AB叠放。FCC(111)晶面能够与HCP(0001)晶面之间建立良好的晶格匹配。即便在FCC(111)和HCP(0001)晶格之间的失配高达25%的情况下,仍然可以使用HCP(0001)晶格作为FCC(111)晶格生长的晶种。失配定义为:
2 a H - 2 a F 2 a F
其中aH是用于晶种层的六方晶体基面的单位晶胞参数,而aF是FCC电极层的单位晶胞参数。
由于HCP晶种层是有取向的,所以FCC和HCP结构的晶格匹配引入了一种FCC取向的材料。FCC(111)和HCP(0001)平面之间的晶格匹配被限制在单一晶粒内;所以FCC层呈现出垂直于基底平面的{111}取向,但是根据基底平面内部的相对的旋转,晶粒是被随机取向的。
形成扭曲的六方晶体亚晶格的四方晶体晶种层也能够被用于实现获得取向的铱薄膜。此薄膜能够通过将新制备的六方晶体金属薄膜的平滑{0001}晶面加热氧化或者氮化,从而得到具有光滑表面的氧化物和氮化物晶种层。这些氧化物和氮化物晶种层还可以用于实现与FCC电极较好的晶格匹配,并从而改善FCC电极薄膜的晶体取向。通过沉积过程例如溅射和MOCVD也能够进行化合物六方晶体和四方晶体晶种层的制备。通过加热氧化形成的四方晶体晶种层的一个实例是TiO2,它呈现出金红石结构和一个扭曲的六方晶体氧化亚晶格。具有{0001}取向的六方晶体Ti变换成为具有{100}取向的四方晶体TiO2。只要晶格失配小于25%,FCC(111)晶格与四方晶体金红石(200)晶格之间就可以具有好的匹配。在这种情况下的晶格失配定义为:
2 c T - 2 a F 2 a F a T - 3 2 a F 3 2 a F
其中cT和aT是四方晶体晶种层的单位晶胞参数,并且aF是FCC电极层的单位晶胞参数。
由于钛的六方密堆晶体(″HCP″)结构的自然生长习惯,所以沿{0001}方向生长的钛为{111}取向的FCC铱的生长提供了极好的晶种层。由于钛有着很强的生长习惯,所以该晶种层可以在各种非晶的和结晶的基底上生长,并仍然保持一个高质量的{0001}取向。因为钛在各种基底上都可以保持{0001}的晶面取向,所以它提供了一种通用的晶种层,此晶种层可被使用在层间电解质、插入物质和其它被放置在插入结构顶端的绝缘物质的顶部。而{0001}取向的钛能够通过加热氧化形成一个稳定氧化物,此稳定氧化物能够为{111}取向的铱的生长提供一个热稳定的平滑晶种层,而这个{111}取向的铱又能够被用作PZT取向生长的底电极。加热氧化以后的钛呈现出理想的{100}取向的金红石结构,以致呈现出一个半峰宽(″FWHM″)小于5°的200X射线衍射(″XRD″)摆动曲线峰。基于这样的晶种层所生长的铱将具有一个半峰宽(″FWHM″)小于5°的111摆动曲线,理论上这是制备具有一个半峰宽(″FWHM″)小于5°的111摆动曲线的高质量111取向的PZT结构所要求的。理论上要实现取向的PZT结构的全部性能优点,这种PZT取向是必需的。为了实现铱的高度取向,理论上铱应在300℃到700℃的温度范围内沉积。
本发明的方法包括一个密堆积六方晶体晶种层,此晶种层为通过热处理形成的成熟的氧化或者氮化层,与FCC底电极一起使用,并且能够延伸到其他的物质。下面将更加详细地解释可能的六方晶体金属晶种层包括钛、钴、锆和钌以及其他物质。使用钌的优点是钌的氧化还形成一个导电层。
能够作为晶种层的其他的六方晶体物质包括BN、AlN、GaN、InN、ZnO及其他纤锌矿(或者六方晶体)结构物质,和固态溶液或者这些物质的掺杂衍生物。对于这些物质,阴离子亚晶格所提供密堆积基面具有与FCC密堆积(111)晶面相匹配的晶格。
这些能够通过包括溅射和MOCVD在内的各种薄膜沉积方法来制得。由于众所周知的某些氮化物能够抵抗氧化,所以使用纤锌矿结构氮化物的优点是晶种层还可以提供额外保护以防插入物质的氧化。
其他具有包含六方晶体或者扭曲的六方晶体亚晶格的六方晶体或者四方晶体结构的晶种层化合物如果能够提供一个与铱{111}晶面的失配小于25%的晶格,那么就能够使用这种晶种层化合物。另外,其他的FCC电极物质可被用来代替铱,它们包括Pt、Pd、Ag、Au、Cu和Ni等,下面将对它们作进一步详述。
本发明还提供一种防止铱氧化的方法,并且还提供了一种用于生长具有窄半峰宽的摆动曲线的取向PZT的方法。铱层提供了一个防止氧扩散的阻挡层,此阻挡层可用于防止在插入物质之上的FRAM电容器铁电体存储器结构中的导电插入物的氧化。
首先沉积厚度为1到100nm的、具有半峰宽小于5°的111摆动曲线的取向铱。在不破坏真空的情况下,铂层(厚度为1到50nm)被沉积在铱的顶端。因为铂和铱的接近的晶格匹配和都具有同样的FCC结构,所以所生长的铂也具有{111}取向,具有类似于铱的111摆动曲线。由于当铂被暴露在空气和氧化环境中时并不会被氧化,所以Pt/铱电极具有氧化稳定性。当所制备的铂层具有一个半峰宽小于5°的111摆动曲线时,取向的PZT就能够轻易地生长在铂层之上。PZT的高度取向可以确保在FRAM存储器应用中的高质量的铁电特性。还有一个优点是这样的PZT提供了窄分布的、从包括FRAM存储器的比特中探测到的信号。
下面结合参考附图对一个本发明优选实施方案进行详细说明,这样本发明的上述内容及其他目的、特征和优点将变得更加清楚。
附图说明
图1是现有铁电体电容器的横截面图;
图2-10是根据本发明的第一个实施方式制备的铁电体电容器的底电极结构的横截面图;
图11-16是根据本发明第二个实施方式构造的铁电体电容器的底电极结构的横截面图;
图17是带有TiO2金红石晶种层和不带有晶种层的铱111的摆动曲线图谱,其中TiO2晶种层允许形成具有半峰宽小于4°的摆动曲线的高度取向的{111}铱;
图18是根据本发明第一个实施方式构造的铁电体电容器的横截面图;
图19是根据本发明第二个实施方式构造的铁电体电容器的横截面图;
图20是表示{111}FCC电极和{0001}HCP晶种层的平面晶格匹配情况的原子层面示意图;和
图21是表示{111}FCC电极和{100}四方晶体金红石型晶种层的平面晶格匹配情况的原子层面示意图。
具体实施方式
现在参见图2-10和18,用于铁电体电容器的底电极结构包括一个密堆积六方晶体晶种层和一个铱底电极层22。晶种层被沉积在基底12上,形成一个厚约200埃的层。铱底电极层22被沉积在晶种层的表面上,以便形成一个厚约500-1000埃的层。晶种层可以由各种不同物质组成,下面还将对此做进一步描述。理想的晶种层具有小于五度的半峰宽(″FWHM″)(002用于六方晶体或者200用于四方晶体的晶种层)的摆动曲线。″摆动曲线″指的是对随样品旋转而变化的衍射强度的测量,并保持在使用X射线和电子衍射技术时的衍射晶面的布拉格条件,以便确定所沉积薄膜的方向。半峰宽(FWHM)指的是摆动曲线峰值在最大值强度一半处的宽度。测量到小于五度的半峰宽意味着在衍射平面内部的样品转角相对于具有相等的入射角和反射角的0°角具有±2.5°的偏差,也就是正态布拉格条件。由于铱层22是根据位于其下面的晶种层来取向的,所以铱底电极层22也具有半峰宽小于五度的111摆动曲线。因此铱层22获得了一个理想的{111}晶面取向。
参照图2-10和18,根据本发明的第一个实施方式,形成用于铁电体电容器的底电极结构的方法包括沉积一个六方晶体密堆积晶种层,并且在晶种层的表面上沉积一个铱底电极层22。对于Ti晶种层的情况,Ti能够通过磁控管溅射沉积,使用1kW的功率(应用于一个12英寸直径目标)来沉积而成。Ti是在0.3-1.0Pa的压力下沉积而成。沉积速率大约为3nm/s或者更小。沉积速率越慢所制得的{0001}晶面结构取向就越好。关键是要确保如此制得的Ti晶种层的002摆动曲线的半峰宽小于5°。其他的沉积方法比如蒸发或者CVD也可以使用。TiO2晶种层是通过在500-750℃的温度下在空气中或者在氧气流中对一个{0001}取向的Ti晶种层烧结1-60分钟而形成的。这就形成了具有取向的金红石晶体结构的TiO2晶种层,其200摆动曲线的半峰宽小于5°。只要能够达到{200}取向,TiO2晶种层也能够通过其他的方法来生长。理论上,所有的六方晶体晶种层必须沿{0001}取向,其X射线衍射图谱具有半峰宽小于5°的002摆动曲线。四方晶体晶种层必须沿{100}取向,其X射线衍射图谱具有半峰宽小于5°的200摆动曲线。
铱底电极层22是在300-700摄氏度下,经DC磁控溅射沉积而成,沉积功率在500-1000瓦之间,沉积目标直径12英寸,在氩气或者其他惰性气氛中,沉积压力在0.3和3.0Pa之间。沉积速率大约是1nm/s。沉积条件得到理想的控制,从而所得薄膜应力小于1GPa拉力或者压力,并且所得铱薄膜随着来自晶种层的{111}取向而形成晶核。在此参数范围内的沉积条件的最优化导致一个{111}取向的结构,其X射线衍射图谱具有半峰宽小于5°的111摆动曲线。
通常,图2-10所示的由各种密堆积六方晶格材料制成的单层或者双层晶种层导致首选的沿{111}方向生长的铱底电极层22。
现在参考图2和4,所示为基底12和底电极结构,其中底电极结构包括一个晶种层和一个{111}铱层22。在图2中晶种层20是一个{0001}钛层,并且在图4中晶种层28是一个{100}二氧化钛层。
现在参考图3和5,所示为基底12和底电极结构,其中底电极结构包括一个晶种层和一个{111}铱层22。在图3中晶种层24是一个{0001}钌层,并且在图5中晶种层30是一个{100}二氧化钌层。
现在参考图6,晶种层32是由任一HCP{0001}取向的晶种层构造而成。
现在参考图7,晶种层34是由一个{0001}取向的纤锌矿结构物质构造而成,纤锌矿是一种特殊的六方晶体结构。在这些物质中,只有阴离子亚晶格具有六方密堆积结构。然而此阴离子亚晶格仍然能够提供足够的晶格匹配,以便用作沉积铱的晶种层。这些物质的特殊沉积条件会因为沉积成分的不同而有很大的不同。需要指出的是只要具有此六方晶体结构的物质沿{0001}晶面取向生长,其X射线衍射图谱呈现半峰宽小于5°的002摆动曲线,那么它们就能够被用作晶种层。
在图8和9中,晶种层通过先沉积厚约5-40nm的{0001}钛层20或者{100}二氧化钛层28,然后沉积厚约5-100nm的{111}铂层而形成。铂是在与上述钛和二氧化钛的沉积条件类似的条件下沉积而成的。铂层是在0.3-2.0Pa的压力下,在大约1千瓦的功率以及大约500℃的温度下沉积而成。
在图10中,晶种层是通过先沉积厚约5-40nm的{0001}取向的HCP晶种层32或者{0001}取向的纤锌矿物质层34,随后再沉积厚约5-100nm的{111}铂层26而形成。
现在参见图18,图中所示为根据本发明的第一个实施方式的上述方法构造而成的一个完整的铁电体电容器46。在真空条件下将铁电体介质层16沉积在铱底电极层20、22的顶面上,以便阻止铱层22的氧化。铁电体介质层16可以是PZT铁电体层,由于下面的铱层22的取向结构,它将具有适当的取向。
现在参见图11-16和19,图示为用于本发明第二个实施方式的铁电体电容器的底电极结构,它包括一个密堆积六方晶体晶种层、一个铱底电极层22、和一个铂覆盖层36。如图11-16和20所示包括铂覆盖层36,以便阻止铱底电极层22的氧化,并且方便了在没有真空的条件下进行底电极结构以外的后续加工。然而在沉积铱层22之后,铂覆盖层36理论上应在不破坏真空的情况下沉积。
理想的铂覆盖层的沉积厚度为1-50nm。铂覆盖层36具有沿{111}晶面取向的晶体结构,其X射线衍射图谱具有半峰宽小于5°的111摆动曲线。铂覆盖层36的沉积温度为300-700摄氏度,沉积功率为500和1000瓦特之间,沉积气压为0.5-2.0Pa。使用氩气或者其他的惰性气体作为保护气体。
在图11和13中,铂覆盖层36被沉积在包括钛晶种层20或者二氧化钛晶种层28的底电极结构的上方。
在图12和14中,铂覆盖层36被沉积在包括钌晶种层24或者二氧化钌晶种层30的底电极结构的上方。
在图15和16中,铂覆盖层36被沉积在包括具有HCP晶体结构的晶种层或者具有纤锌矿层的晶种层的底电极结构的上方。
现在参见图19,表示根据本发明第二个实施方式而构造的完整的铁电体电容器50。铁电体介质层18被沉积在铂覆盖层36的顶面上,由于铂覆盖层36可以保护下面的铱底电极层22,使之免于进一步的氧化,因此在真空破坏之后仍能够完成此沉积。如前所述,铁电体介质层16可以是一个厚约20-200nm或者用于特定用途的所需厚度的PZT铁电体层。
图17是表示具有TiO2金红石晶种层和不具有晶种层的铱111摆动曲线的对照图谱。TiO2晶种层允许形成在X射线图谱中具有半峰宽小于4°的摆动曲线的高度取向的{111}取向铱。
表1给出了FCC铱和Pt失配的例子以及几种六方晶体晶种层的例子。图20表示FCC(111)晶面的原子位置是如何堆积在HCP(0001)晶面的顶部的。
表1
物质     结构     a()     c() 铱失配% Pt失配%
  Ir     FCC   3.8394
  Pt     FCC   3.9231
  Be     HCP   2.2859     3.5843      -15.80      -17.60
   Co      HCP    2.507    4.07      -7.66      -9.63
   Ru      HCP    2.7058    4.2819      -0.33      -2.46
   Ti      HCP   2.95   4.686     8.66     6.34
  Zr     HCP   3.232   5.147     19.05     16.51
  ZnO     纤锌矿   3.2498   5.20066     19.70     17.15
  BN     纤锌矿   2.553   6.6562     -5.96     -7.97
  AlN     纤锌矿   3.1114   4.9792     14.61     12.16
  GaN     纤锌矿   3.186   5.178     17.35     14.85
  InN     纤锌矿   3.54   5.705     30.39     27.61
表2给出了FCC铱和Pt失配的例子以及几种四方晶体晶种层的例子。图21表示FCC(111)晶面上的原子位置是如何堆积在四方晶体(100)晶面的顶部的。图21表示从{100}方向观察的金红石晶胞的下半区中氧和钛位置的投影。附加在投影顶端的是在{111}晶面中的FCC原子的位置。
表2
  物质   结构   a()   c()     铱失配%     Pt失配%
  Ir   FCC   3.8394
  Pt   FCC   3.9231
  TiO2   金红石   4.5933   2.9592 9.00,   -2.32 6.67,   -4.40
  RuO2   金红石   4.4902   3.1059 14.40,  -4.51 11.96,  -6.55
  IrO2   金红石   4.4983   3.1544 16.19,  -4.34 13.71,  -6.38
  SnO2   金红石   4.738   3.188 17.43,  0.76 14.92,  -1.39
根据此优选实施方案中已经描述和阐明的本发明的原理,本领域的技术人员可以通过在布置和细节上对本发明进行改变,而并不违背此原理。所以在下面的权利要求书的精神和范围内我们对所有的修改和变化提出保护请求。

Claims (41)

1.一种铁电体电容器,包括:
一个晶种层;
一个底电极层,其中在底电极层和晶种层之间的晶格失配小于±25%;
在底电极层上形成的铁电体介质层;和
在铁电体介质层上形成的顶电极层。
2.权利要求1所述的铁电体电容器,其中晶种层包括一个密堆积的六方晶体晶种层、一个纤锌矿晶体结构晶种层、或者一个四方晶体结构晶种层。
3.权利要求1所述的铁电体电容器,其中晶种层包括厚度大约为5-40nm的一个层。
4.权利要求1所述的铁电体电容器,其中晶种层的X射线衍射图谱具有半峰宽小于5°的{002}摆动曲线。
5.权利要求1所述的铁电体电容器,其中晶种层包括一个钛、二氧化钛、钌、二氧化钌、钴或者锆层。
6.权利要求1所述的铁电体电容器,其中晶种层包括一个选自BN、AlN、GaN、InN或ZnO的物质层。
7.权利要求1所述的铁电体电容器,其中晶种层包括:
钛或者二氧化钛第一层;和
铂第二层。
8.权利要求1所述的铁电体电容器,其中晶种层包括:
具有纤锌矿晶体结构的第一层;和
铂第二层。
9.权利要求1所述的铁电体电容器,其中底电极层包括一个铱层。
10.权利要求1所述的铁电体电容器,其中底电极层包括一个选自Pt、Pd、Ag、An、Cu或Ni的物质层。
11.权利要求1所述的铁电体电容器,其中底电极层包括厚度大约为50到100nm的一个层。
12.权利要求1所述的铁电体电容器,其中底电极层的X射线衍射图谱具有半峰宽小于5°的{111}摆动曲线。
13.权利要求1所述的铁电体电容器,其中底电极层包括具有{111}晶体结构的一层。
14.权利要求1所述的铁电体电容器,进一步包括一个覆盖层。
15.权利要求14所述的铁电体电容器,其中覆盖层包括一个铂层。
16.权利要求14所述的铁电体电容器,其中覆盖层包括厚度大约为1到50nm的一个层。
17.一种用于制备铁电体电容器的方法,包括:
沉积一个晶种层;
沉积一个底电极层,其中在底电极层和晶种层之间的晶格失配小于±25%;
在底电极层上沉积一个铁电体介质层;和
在铁电体介质层上沉积一个顶电极层。
18.权利要求17所述的方法,其中晶种层的沉积包括沉积一个密堆积的六方晶体晶种层、一个纤锌矿晶体结构晶种层、或者一个四方晶体结构晶种层。
19.权利要求17所述的方法,其中晶种层的沉积包括沉积厚度大约为5到40nm的一层。
20.权利要求17所述的方法,其中晶种层的沉积包括沉积一个钛、二氧化钛、钌、二氧化钌、钴或者锆层。
21.权利要求17所述的方法,其中晶种层的沉积包括沉积一个选自BN、AlN、GaN、InN或ZnO的物质层。
22.权利要求17所述的方法,其中晶种层的沉积包括:
沉积钛或者二氧化钛第一层;和
沉积铂第二层。
23.权利要求17所述的方法,其中晶种层的沉积包括:
沉积具有纤锌矿晶体结构的第一层;和
沉积铂第二层。
24.权利要求17所述的方法,其中底电极层的沉积包括沉积一个铱层。
25.权利要求17所述的方法,其中底电极层的沉积包括沉积一个选自Pt、Pd、Ag、An、Cu或Ni的物质层。
26.权利要求17所述的方法,其中底电极层的沉积包括沉积厚度大约为50到100nm的一层。
27.权利要求17所述的方法,其中底电极层的沉积包括在基底温度为300和700摄氏度之间的条件下沉积一个铱层。
28.权利要求17所述的方法,其中底电极层的沉积包括在沉积功率为500和1000瓦特之间的条件下沉积一个铱层。
29.权利要求17所述的方法,其中底电极层的沉积包括在沉积压力在0.5和3.0Pa之间的条件下沉积铱。
30.权利要求17所述的方法,进一步包括在不破坏真空的情况下在底电极层的顶面沉积铁电体介质层。
31.权利要求30所述的方法,其中铁电体介质层的沉积包括沉积PZT铁电体层。
32.权利要求30所述的方法,其中在底电极层的顶面上沉积铁电体介质层包括在铱底电极层的顶面沉积铁电体层。
33.权利要求17所述的方法,进一步包括沉积一个覆盖层。
34.权利要求33所述的方法,其中沉积覆盖层包括沉积一个铂层。
35.权利要求33所述的方法,其中沉积覆盖层包括沉积厚度大约为1到50nm的一层。
36.权利要求17所述的方法,其中铁电体介质层的沉积包括沉积PZT铁电体层。
37.权利要求17所述的方法,其中铁电体介质层的沉积包括沉积厚度大约为20-200nm的一层。
38.权利要求17所述的方法,进一步包括在不破坏真空的情况下在底电极层上沉积铁电体层。
39.权利要求33所述的方法,进一步包括在破坏真空之后在底电极上沉积铁电体层。
40.权利要求1所述的铁电体电容器,其中铁电体介质层包括PZT铁电体层。
41.权利要求1所述的铁电体电容器,其中铁电体介质层包括厚度大约为20-200nm的一个层。
CNB200710137162XA 2002-07-03 2003-05-29 用于制备取向的pzt电容器的晶体构造电极的方法 Expired - Fee Related CN100552962C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/190,350 US6853535B2 (en) 2002-07-03 2002-07-03 Method for producing crystallographically textured electrodes for textured PZT capacitors
US10/190,350 2002-07-03
US10/190,351 2002-07-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB031239765A Division CN100337332C (zh) 2002-07-03 2003-05-29 用于制备取向的pzt电容器的晶体构造电极的方法

Publications (2)

Publication Number Publication Date
CN101110427A true CN101110427A (zh) 2008-01-23
CN100552962C CN100552962C (zh) 2009-10-21

Family

ID=29999858

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200710137162XA Expired - Fee Related CN100552962C (zh) 2002-07-03 2003-05-29 用于制备取向的pzt电容器的晶体构造电极的方法

Country Status (2)

Country Link
US (1) US6853535B2 (zh)
CN (1) CN100552962C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105556658A (zh) * 2013-09-13 2016-05-04 美光科技公司 形成铁电存储器单元的方法及相关半导体装置结构
CN111295735A (zh) * 2017-11-16 2020-06-16 国际商业机器公司 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549951B1 (ko) * 2004-01-09 2006-02-07 삼성전자주식회사 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법
JP4679270B2 (ja) * 2005-06-30 2011-04-27 株式会社東芝 半導体装置およびその製造方法
US7830644B2 (en) * 2007-03-05 2010-11-09 Northop Grumman Systems Corporation High dielectric capacitor materials and method of their production
KR20080090932A (ko) * 2007-04-06 2008-10-09 삼성전자주식회사 강유전체 하드디스크 장치
US20080272421A1 (en) * 2007-05-02 2008-11-06 Micron Technology, Inc. Methods, constructions, and devices including tantalum oxide layers
US20090065896A1 (en) * 2007-09-07 2009-03-12 Seoul National University Industry Foundation CAPACITOR HAVING Ru ELECTRODE AND TiO2 DIELECTRIC LAYER FOR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME
US8012532B2 (en) 2007-12-18 2011-09-06 Micron Technology, Inc. Methods of making crystalline tantalum pentoxide
US8208241B2 (en) * 2008-06-04 2012-06-26 Micron Technology, Inc. Crystallographically orientated tantalum pentoxide and methods of making same
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
US9013002B1 (en) 2011-12-02 2015-04-21 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Iridium interfacial stack (IRIS)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2981091B2 (ja) * 1992-09-04 1999-11-22 エイ・ティ・アンド・ティ・コーポレーション 等方的電気伝導性デバイス
US6248394B1 (en) * 1998-08-14 2001-06-19 Agere Systems Guardian Corp. Process for fabricating device comprising lead zirconate titanate
US6824898B2 (en) * 1999-11-19 2004-11-30 Taiyo Yuden Co., Ltd. Dielectric thin film, method for making the same and electric components thereof
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
US6728093B2 (en) * 2002-07-03 2004-04-27 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105556658A (zh) * 2013-09-13 2016-05-04 美光科技公司 形成铁电存储器单元的方法及相关半导体装置结构
CN105556658B (zh) * 2013-09-13 2018-12-14 美光科技公司 形成铁电存储器单元的方法及相关半导体装置结构
CN111295735A (zh) * 2017-11-16 2020-06-16 国际商业机器公司 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件
CN111295735B (zh) * 2017-11-16 2023-11-24 国际商业机器公司 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件

Also Published As

Publication number Publication date
CN100552962C (zh) 2009-10-21
US20040004236A1 (en) 2004-01-08
US6853535B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
Li et al. Metalorganic chemical vapor deposition of ferroelectric SrBi2Ta2O9 thin films
CN100552962C (zh) 用于制备取向的pzt电容器的晶体构造电极的方法
US6728093B2 (en) Method for producing crystallographically textured electrodes for textured PZT capacitors
JP3944341B2 (ja) 酸化物エピタキシャル歪格子膜の製造法
JP3832617B2 (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
KR19980024500A (ko) 박막 유전체소자
US7888138B2 (en) Ferroelectric thin film device and method of manufacturing the same
US20140360863A1 (en) SrRuO3 FILM DEPOSITION METHOD
US6663989B2 (en) Non c-axis oriented bismuth-layered perovskite ferroelectric structure epitaxially grown on buffered silicon
US6531235B2 (en) Non-c-axis oriented bismuth-layered perovskite ferroelectric structure epitaxially grown on buffered silicon
JPH10173140A (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
CN100337332C (zh) 用于制备取向的pzt电容器的晶体构造电极的方法
JP3732631B2 (ja) 強誘電体素子および半導体装置
Zhao et al. Atomic layer deposition of Ru and RuO2 for MIMCAP applications
Chung et al. Effects of electrodes on the electric properties of Pb (Zr, Ti) O3 films deposited by electron cyclotron resonance plasma enhanced chemical vapor deposition
EP1463095A2 (en) Capacitor electrode, method of manufacturing the same, ferroelectric memory and semiconductor memory device
Lee et al. Integration of Ferroelectric Random Access Memory Devices with Ir/IrO2/Pb (ZrxTi1-x) O3/Ir Capacitors Formed by Metalorganic Chemical Vapor Deposition-Grown Pb (ZrxTi1-x) O3
Okuwada et al. Epitaxial growth at PZT/Ir interface
JP2004311922A (ja) 電極膜およびその製造方法、ならびに強誘電体メモリおよび半導体装置
JP4300765B2 (ja) 配向性強誘電体薄膜素子
Lee et al. (200)-predominant growth of radio-frequency sputtered SrBi2Ta2O9 thin films
Vedula et al. New electrode-barrier structures for high density ferroelectric memories
Menou et al. Preparation of (111)-oriented SrRuO3/Pt electrodes for Pb (Zr, Ti) O3-based ferroelectric capacitors: grain size and roughness impact
US7157144B1 (en) Giant remnant polarization in laser ablated SrBi2Nb2O9 thin films on Pt/TiO2/SiO2/Si substrates
Lee et al. Characteristics of ferroelectric Pb (Zr/sub 1-x/Ti/sub x/) O/sub 3/thin film capacitors deposited on PtRhO/sub y/electrode barriers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20160529