JP4365712B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4365712B2 JP4365712B2 JP2004089338A JP2004089338A JP4365712B2 JP 4365712 B2 JP4365712 B2 JP 4365712B2 JP 2004089338 A JP2004089338 A JP 2004089338A JP 2004089338 A JP2004089338 A JP 2004089338A JP 4365712 B2 JP4365712 B2 JP 4365712B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- insulating film
- electrodes
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Description
次に、本発明の第1の実施形態について説明する。図2−1乃至図2−7は、本発明の第1の実施形態に係る強誘電体メモリ(半導体装置)の製造方法を工程順に示す断面図である。
次に、本発明の第2の実施形態について説明する。図7−1乃至図7−3は、本発明の第2の実施形態に係る強誘電体メモリ(半導体装置)の製造方法を工程順に示す断面図である。
基板と、
前記基板上に形成されたトランジスタと、
前記基板の主面上に当該主面と平行に配置された一対の電極と、
前記一対の電極の間に形成された強誘電体膜と、
を有し、
前記一対の電極の一方は、前記トランジスタに接続されていることを特徴とする半導体装置。
前記一対の電極と前記強誘電体膜との組み合わせ、及び前記トランジスタが複数設けられており、
1個の前記トランジスタに前記一方の電極が2個接続されていることを特徴とする付記1に記載の半導体装置。
前記一対の電極を結ぶ直線と前記強誘電体膜の分極軸方向とが実質的に互いに平行であることを特徴とする付記1又は2に記載の半導体装置。
前記一対の電極の間隔は、前記一対の電極の高さよりも狭いことを特徴とする付記1乃至3のいずれか1項に記載の半導体装置。
前記強誘電体膜は、Pbを含有するペロブスカイト系強誘電体からなることを特徴とする付記1乃至4のいずれか1項に記載の半導体装置。
前記強誘電体膜は、Biを含有するBi層状系強誘電体からなることを特徴とする付記1乃至4のいずれか1項に記載の半導体装置。
基板上に絶縁膜を形成する工程と、
前記絶縁膜上に一対の電極を前記基板の主面に平行に配置する工程と、
前記一対の電極の間に強誘電体膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記基板として、単結晶基板を用い、
前記絶縁膜として、前記単結晶基板の配向を引き継ぐ膜を形成し、
強誘電体膜として、前記絶縁膜の配向を引き継ぐ膜を形成することを特徴とする付記7に記載の半導体装置の製造方法。
前記絶縁膜として、酸化ジルコニウム膜を形成することを特徴とする付記8に記載の半導体装置の製造方法。
前記電極を配置する工程は、
前記絶縁膜上に導電膜を形成する工程と、
前記絶縁膜の配向と前記強誘電体膜の配向との関係に基づき、前記一対の電極を結ぶ直線と前記強誘電体膜の分極軸方向とが実質的に互いに平行となるように、前記導電膜をパターニングする工程と、
を有することを特徴とする付記8又は9に記載の半導体装置の製造方法。
前記基板として、単結晶基板を用い、
前記絶縁膜の形成と並行して、前記基板の配向を引き継ぎ、前記電極に接続される引き回し配線を形成し、
前記電極として、前記引き回し配線の配向を引き継ぐ電極を形成することを特徴とする付記7に記載の半導体装置の製造方法。
前記引き回し配線として、TiN膜を形成することを特徴とする付記11に記載の半導体装置の製造方法。
前記電極を配置する工程は、
前記絶縁膜上に、前記引き回し配線の配向を引き継ぐ第1の導電膜を形成する工程と、
前記第1の導電膜をパターニングする工程と、
前記第1の導電膜の側面に、前記一対の電極を結ぶ直線と前記強誘電体膜の分極軸方向とのなす角を前記第1の導電膜が露出している場合よりも小さくする第2の導電膜を形成する工程と、
を有することを特徴とする付記11又は12に記載の半導体装置の製造方法。
前記電極を配置する工程は、
前記絶縁膜上に、自己配向性を有する導電膜を形成する工程と、
前記導電膜を、前記一対の電極を結ぶ直線と前記強誘電体膜の分極軸方向とのなす角が最も小さくなるようにパターニングする工程と、
を有することを特徴とする付記7に記載の半導体装置の製造方法。
前記絶縁膜を形成する工程の前に、前記一対の電極の一方が接続されるトランジスタを前記基板上に形成する工程を有することを特徴とする付記7乃至14のいずれか1項に記載の半導体装置の製造方法。
前記一対の電極と前記強誘電体膜との組み合わせ、及び前記トランジスタを複数形成し、
1個の前記トランジスタに前記一方の電極を2個接続することを特徴とする付記15に記載の半導体装置の製造方法。
前記電極として、貴金属からなる電極を形成することを特徴とする付記7乃至16のいずれか1項に記載の半導体装置の製造方法。
前記電極として、導電性酸化物からなる電極を形成することを特徴とする付記7乃至16のいずれか1項に記載の半導体装置の製造方法。
前記一対の電極の間隔を、前記一対の電極の高さよりも狭くすることを特徴とする付記7乃至18のいずれか1項に記載の半導体装置の製造方法。
2:MOSトランジスタ
3:ビット線
4:ワード線
5:プレート線
11:Si基板
12:ゲート絶縁膜
13:ゲート電極
14:ソース・ドレイン拡散層
15:層間絶縁膜
16:Wプラグ
17、19、24:絶縁膜
18、20、21:Pt膜
22:電極
23:PZT膜
24:ワード線
25:プレート線
32:MOSトランジスタ
33:ビット線
36:TiNプラグ
38、40:TiN膜
42a:基部
42b:Pt膜
42:電極
Claims (4)
- 単結晶基板上に前記単結晶基板の配向を引き継ぐ絶縁膜を形成する工程と、
前記絶縁膜上に一対の電極をこれらが並ぶ方向が前記基板の主面と平行になるように配置する工程と、
前記一対の電極の間に前記絶縁膜の配向を引き継ぐ強誘電体膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記電極を配置する工程は、
前記絶縁膜上に導電膜を形成する工程と、
前記絶縁膜の配向と前記強誘電体膜の配向との関係に基づき、前記一対の電極を結ぶ直線と前記強誘電体膜の分極軸方向とが実質的に互いに平行となるように、前記導電膜をパターニングする工程と、
を有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 基板上に絶縁膜を形成する工程と、
前記絶縁膜上に一対の電極をこれらが並ぶ方向が前記基板の主面と平行になるように配置する工程と、
前記一対の電極の間に強誘電体膜を形成する工程と、
を有し、
前記電極を配置する工程は、
前記絶縁膜上に、自己配向性を有する導電膜を形成する工程と、
前記導電膜を、前記一対の電極を結ぶ直線と前記強誘電体膜の分極軸方向とのなす角が最も小さくなるようにパターニングする工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記絶縁膜を形成する工程の前に、前記一対の電極の一方が接続されるトランジスタを前記基板上に形成する工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004089338A JP4365712B2 (ja) | 2004-03-25 | 2004-03-25 | 半導体装置の製造方法 |
US10/902,082 US7176509B2 (en) | 2004-03-25 | 2004-07-30 | Semiconductor device and method for manufacturing the same |
US11/648,546 US7413913B2 (en) | 2004-03-25 | 2007-01-03 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004089338A JP4365712B2 (ja) | 2004-03-25 | 2004-03-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005277156A JP2005277156A (ja) | 2005-10-06 |
JP4365712B2 true JP4365712B2 (ja) | 2009-11-18 |
Family
ID=34990499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004089338A Expired - Fee Related JP4365712B2 (ja) | 2004-03-25 | 2004-03-25 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7176509B2 (ja) |
JP (1) | JP4365712B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4365712B2 (ja) * | 2004-03-25 | 2009-11-18 | 富士通株式会社 | 半導体装置の製造方法 |
DE102004042174A1 (de) * | 2004-08-31 | 2006-03-02 | Infineon Technologies Ag | Ferroelektrische Speicheranordnung |
US7199451B2 (en) * | 2004-09-30 | 2007-04-03 | Intel Corporation | Growing [110] silicon on [001]-oriented substrate with rare-earth oxide buffer film |
JP2008071897A (ja) * | 2006-09-13 | 2008-03-27 | Toshiba Corp | 半導体メモリ及び半導体メモリの製造方法 |
US11121139B2 (en) * | 2017-11-16 | 2021-09-14 | International Business Machines Corporation | Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes |
US10998025B2 (en) * | 2019-02-27 | 2021-05-04 | Kepler Computing, Inc. | High-density low voltage non-volatile differential memory bit-cell with shared plate-line |
US11476261B2 (en) | 2019-02-27 | 2022-10-18 | Kepler Computing Inc. | High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor |
US11462282B2 (en) | 2020-04-01 | 2022-10-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory structure |
US11716858B1 (en) | 2021-05-07 | 2023-08-01 | Kepler Computing Inc. | Ferroelectric device film stacks with texturing layer which is part of a bottom electrode and a barrier, and method of forming such |
US11527277B1 (en) | 2021-06-04 | 2022-12-13 | Kepler Computing Inc. | High-density low voltage ferroelectric memory bit-cell |
US11837268B1 (en) | 2022-03-07 | 2023-12-05 | Kepler Computing Inc. | Multi-element ferroelectric gain memory bit-cell having stacked and folded planar capacitors with lateral offset |
US11741428B1 (en) | 2022-12-23 | 2023-08-29 | Kepler Computing Inc. | Iterative monetization of process development of non-linear polar material and devices |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2886588B2 (ja) * | 1989-07-11 | 1999-04-26 | 日本碍子株式会社 | 圧電/電歪アクチュエータ |
DE4041271C2 (de) * | 1989-12-25 | 1998-10-08 | Toshiba Kawasaki Kk | Halbleitervorrichtung mit einem ferroelektrischen Kondensator |
JP3232661B2 (ja) | 1992-07-01 | 2001-11-26 | セイコーエプソン株式会社 | 半導体記憶装置 |
KR100370516B1 (ko) * | 1994-06-30 | 2003-03-15 | 가부시끼가이샤 히다치 세이사꾸쇼 | 비스무스 층상 산화물 강유전체 |
JP2692646B2 (ja) * | 1995-05-11 | 1997-12-17 | 日本電気株式会社 | ビスマス系層状強誘電体を用いたキャパシタとその製造方法 |
DE19543539C1 (de) * | 1995-11-22 | 1997-04-10 | Siemens Ag | Verfahren zur Herstellung einer Speicherzellenanordnung |
JP3435966B2 (ja) * | 1996-03-13 | 2003-08-11 | 株式会社日立製作所 | 強誘電体素子とその製造方法 |
JP4327942B2 (ja) * | 1999-05-20 | 2009-09-09 | Tdk株式会社 | 薄膜圧電素子 |
KR100390952B1 (ko) * | 2000-06-28 | 2003-07-10 | 주식회사 하이닉스반도체 | 커패시터 제조 방법 |
JP4282245B2 (ja) * | 2001-01-31 | 2009-06-17 | 富士通株式会社 | 容量素子及びその製造方法並びに半導体装置 |
JP2002299572A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP4256670B2 (ja) * | 2002-12-10 | 2009-04-22 | 富士通株式会社 | 容量素子、半導体装置およびその製造方法 |
JP4734823B2 (ja) * | 2003-06-11 | 2011-07-27 | 富士通株式会社 | 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子 |
US7041551B2 (en) * | 2003-09-30 | 2006-05-09 | Infineon Technologies Ag | Device and a method for forming a capacitor device |
JP4365712B2 (ja) * | 2004-03-25 | 2009-11-18 | 富士通株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-03-25 JP JP2004089338A patent/JP4365712B2/ja not_active Expired - Fee Related
- 2004-07-30 US US10/902,082 patent/US7176509B2/en not_active Expired - Fee Related
-
2007
- 2007-01-03 US US11/648,546 patent/US7413913B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7176509B2 (en) | 2007-02-13 |
JP2005277156A (ja) | 2005-10-06 |
US20070111336A1 (en) | 2007-05-17 |
US7413913B2 (en) | 2008-08-19 |
US20050214954A1 (en) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7413913B2 (en) | Semiconductor device and method of manufacturing the same | |
US6190957B1 (en) | Method of forming a ferroelectric device | |
US6700146B2 (en) | Semiconductor memory device and method for producing the same | |
KR100406536B1 (ko) | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 | |
US6303958B1 (en) | Semiconductor integrated circuit and method for manufacturing the same | |
US20030104674A1 (en) | Semiconductor memory device with memory cells having same characteristics and manufacturing method for the same | |
KR100360592B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6511877B2 (en) | Semiconductor integrated circuit and method for manufacturing the same | |
US7368298B2 (en) | Method of manufacturing ferroelectric semiconductor device | |
JP2000031398A (ja) | 半導体装置及びその製造方法 | |
US7419837B2 (en) | Method of manufacturing semiconductor device | |
US6807082B2 (en) | Semiconductor device and method of manufacturing the same | |
US7015531B2 (en) | FeRAM having bottom electrode connected to storage node and method for forming the same | |
US6747302B2 (en) | FeRAM having BLT ferroelectric layer and method for forming the same | |
KR100604673B1 (ko) | 반도체 소자의 강유전체 캐패시터 | |
KR100744038B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
JP3715551B2 (ja) | 半導体装置の製造方法 | |
KR100624472B1 (ko) | 강유전체 기억소자 및 그의 제조 방법 | |
KR100528163B1 (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
JPH1027856A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP2006185991A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090311 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090821 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |