JP2006185991A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006185991A JP2006185991A JP2004375677A JP2004375677A JP2006185991A JP 2006185991 A JP2006185991 A JP 2006185991A JP 2004375677 A JP2004375677 A JP 2004375677A JP 2004375677 A JP2004375677 A JP 2004375677A JP 2006185991 A JP2006185991 A JP 2006185991A
- Authority
- JP
- Japan
- Prior art keywords
- upper electrode
- ferroelectric capacitor
- film
- plug
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 64
- 239000000463 material Substances 0.000 claims description 23
- 230000015654 memory Effects 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 5
- 230000010287 polarization Effects 0.000 abstract description 25
- 239000011347 resin Substances 0.000 abstract description 21
- 229920005989 resin Polymers 0.000 abstract description 21
- 238000010521 absorption reaction Methods 0.000 abstract description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 30
- 239000010410 layer Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910018182 Al—Cu Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 強誘電体キャパシタ1の上部電極4に接続する配線7の延在方向に沿って、強誘電体キャパシタ1を挟んで2つのプラグ5,6を配置する。
【選択図】 図1
Description
一方、ビスマス系強誘電体の代表的な材料はSBT(SrBi2 Ta2 O9 )であるが、それ以外にもBIT(Bi4 Ti3 O12)などがある。
即ち、高温・高湿の環境下ではチップをモールドする樹脂が吸湿することによって発生する膨張応力が、強誘電体が分極反転する際の変形で生ずる発生力Fを低減する方向に作用して分極反転が起こらない場合が発生するという問題がある。
なお、図における符号2は、強誘電体キャパシタを構成する下部電極である。
図1参照
上記課題を解決するために、本発明は、半導体装置において、強誘電体キャパシタ1の上部電極4に接続する配線7の延在方向に沿って、強誘電体キャパシタ1を挟んで2つのプラグ5,6を配置したことを特徴とする。
S・sinθ/D≦1.5
の関係を満たすように傾斜させることを特徴とする。
S・sinθ/D≦1
の関係を満たすように傾斜させたものである。
まず、強誘電体の分極反転に伴って発生する応力と強誘電体膜に外部からかかる応力の釣り合いを検討してみたので、図2乃至図6を参照して説明する。
図2は、強誘電体膜のヒステリス特性と形状変化の説明図であり、左図はヒステリシス特性図であり、右図は形状変化図であり、強誘電体膜は分極反転の時に変形し、電圧を0にすると元の形に戻る性質を有している。
これは、強誘電体キャパシタ構造にした場合に、強誘電体膜の下面が固定されているためである。
図3は、強誘電体キャパシタにおける応力の釣合いを示す模式図であり、強誘電体キャパシタに対してはz軸方向においてH+Gの力が印加される。
この場合、Gは、層間絶縁膜などが弾性変形によって生じる力であり、Hは後述するモールド樹脂による力である。
Hs =7.6×107 Pa(対角2.73mmチップ)〜8.3×106 Pa(対角2.275mmチップ)
となり、この力Hs が縦a=1μm、横b=2μmの強誘電体キャパシタに作用した場合に、強誘電体キャパシタの受ける力Hは、kを強誘電体膜にかかる割合とした場合、
H=k×a×b×Hs
で表される。
なお、ここでは、樹脂として通常のFeRAMに用いられているエポキシ系の熱硬化性樹脂を想定している。
H=k×a×b×Hs =k×1×2×Hs
=k×1.63×10-5N〜1.52×10-4N
=2.49×10-5N〜2.28×10-4N(k=1.5)
≒1.18×10-5N〜1.08×10-4N(k=0.71)
となる。
k=1.5の場合には、
端部で1.1×108 Pa、内部で1.2×107 Pa
k=0.71の場合には、
端部で5.4×107 Pa、内部で5.9×106 Pa
となる。
F=a×b×d33×V/(h×sE33)〜4.1×10-4N
となり、強誘電体キャパシタに印加される応力Pは、
P=F/(a×b)=4.1×10-4N/2×10-12 m2
=2.05×108 N/m2 ≒2.1Pa
となる。
H/F≒1.18×10-5N/4.1×10-4N≒3×10-2(=3%)
となり、問題なく分極反転は可能である。
H/F≒2.27×10-4N/4.1×10-4N≒55.4×10-2(=55.4%)となり、発生力Fが45%劣化した場合には発生力Fと樹脂の吸湿によって発生する力Hが等しくなり分極反転が起こらなくなる。
即ち、分極反転しようした場合、形状変化が必要になるが、この形状変化が樹脂の吸湿によって発生する力Hによる妨げられるため、分極反転することができなくなる。
図4参照
図4は、シミュレーションに用いた強誘電体キャパシタ近傍の概略的断面図であり、シリコン基板11をSiO2 からなる第1層間絶縁膜12で覆ったのち、TiN膜13及びTi膜14を介して厚さが、例えば、180nmのPt下部電極15、厚さが、例えば、120nmのPZT膜16、及び、厚さが、例えば、150nmのIrO2 上部電極17を設ける。
なお、この時、IrO2 上部電極17の上面の配線層の延在方向に沿った長さSを1.5μmとする。
図5は、各部材のヤング率を代入して各部位にかかる応力分布をシミュレーションして求めたものであり、ここでは、各部材のヤング率としては、
SiO2 68.6GPa
Pt 168GPa
PZT 100GPa
IrO2 528GPa(Irのヤング率を借用)
W 411GPa
TiN 600GPa
Al−Cu 70GPa
Si 157GPa
Ti 116GPa
Al2 O3 400GPa
を用いた。
図6参照
図6は、上部電極とTiN膜との接触部近傍の概念的構成図であり、TiN膜22の傾斜角をθとして、TiN膜22の膜厚をDとし、上部電極の上面の長さをSとする。
そうすると、奥行き方向については単位長さで考えると、上部電極との接触部におけるTiN膜22の面積STiN は、
STiN =D/sinθ
となる。
P=H/STiN =H/(D/sinθ)
となる。
となり、k・sinθ=1の場合に、TiN膜22が完全に水平な状態で接触した場合と同様な状態となる。
但し、安全率を見込んでk・sinθ=1.5(上述のD,Sの関係の場合には、θ=30°)までならば樹脂の吸湿による膨張応力による分極反転劣化を充分に抑制することができる。
図7参照 図7は、本発明の実施例1のFeRAMのメモリセルの概略的断面図であり、まず、p型シリコン基板31の所定領域にSTI構造の素子分離領域32を形成したのち、露出した素子形成領域にBを注入してp型ウエル領域33を形成し、次いで、、p型ウエル領域33にゲート絶縁膜34を介してWSiからなるゲート電極35を形成し、このゲート電極35をマスクとしてPをイオン注入することによってn型エクステンション領域36を形成する。
図8参照
図8は、本発明の実施例2のFeRAMのメモリセルの概略的断面図であり、局所内部配線53を支えるプラグを両方ダミープラグ52,57としたものであり、ダミープラグ52の形成工程において、ダミープラグ57を形成するものである。
図9参照
図9は、本発明の実施例3のFeRAMのメモリセルの概略的断面図であり、n型ソース領域39に接続するプラグの上部を径の大きなプラグ58を形成するとともに、ダミープラグを除去したものである。
図10参照
図10は本発明の実施例4のFeRAMのメモリセルの概念的断面図であり、上部電極に対するコンタクトホールを形成する際に、ウェット・エッチングを用いたテーパエッチングによりコンタクトホールの傾斜角θを局所内部配線を構成するTiN膜の膜厚Dと上部電極47の上面の長さSとの関係で、
(S/D)×sinθ≦1.5
になるようにしたものである。
上述のように、D=0.5μm、S=1.5μmの場合には、θ≦30°となり、D=0.5μm、S=1.0μmの場合には、θ≦49°となる。
再び、図1参照
(付記1) 強誘電体キャパシタ1の上部電極4に接続する配線7の延在方向に沿って、前記強誘電体キャパシタ1を挟んで2つのプラグ5,6を配置したことを特徴とする半導体装置。
(付記2) 上記2つのプラグ5,6が、電気的接続に寄与しないダミープラグであることを特徴とする付記1記載の半導体装置。
(付記3) 強誘電体キャパシタ1の上部電極4に接続する配線7に接続するプラグ5と、前記上部電極4のプラグ5側の端部との距離を0.50μm以下にしたことを特徴とする半導体装置。
(付記4) 上記プラグ5を、ソース・ドレイン領域と接続する相対的に径の小さな下部プラグと、前記下部プラグより径の大きな上部プラグの2段構造にしたことを特徴とする付記3記載の半導体装置。
(付記5) 上記上部電極4に接続する配線7が多層構造配線7からなり、前記多層構造の内の前記上部電極4と直接接触する最下層8が、前記強誘電体キャパシタ1を構成する強誘電体材料よりヤング率の大きな導電体材料からなることを特徴とする付記1乃至4のいずれか1に記載の半導体装置。
(付記6) 強誘電体キャパシタ1の上部電極4に接続する配線7を前記上部電極4と直接接触する最下層8が前記強誘電体キャパシタ1を構成する強誘電体材料よりヤング率の大きな導電体材料からなる多層構造とするとともに、前記最下層8と前記上部電極4の上面とのなす角θを前記最下層8の厚さをD、前記上部電極4の上面の長さをSとした場合、
S・sinθ/D≦1.5
の関係を満たすように傾斜させたことを特徴とする半導体装置。
(付記7) 上記配線7を含む多層配線7構造の最表面を樹脂で被覆していることを特徴とする付記1乃至6のいずれか1に記載の半導体装置。
(付記8) 上記強誘電体キャパシタ1がメモリセルを構成するキャパシタであることを特徴とする付記1乃至7のいずれか1に記載の半導体装置。
2 下部電極
3 強誘電体膜
4 上部電極
5 プラグ
6 プラグ
7 配線
8 最下層
11 シリコン基板
12 第1層間絶縁膜
13 TiN膜
14 Ti膜
15 Pt下部電極
16 PZT膜
17 IrO2 上部電極
18 Al2 O3 保護膜
19 第2層間絶縁膜
20 Wプラグ
21 局所内部配線
22 TiN膜
23 Al−Cu膜
24 TiN膜
31 p型シリコン基板
32 素子分離領域
33 p型ウエル領域
34 ゲート絶縁膜
35 ゲート電極
36 n型エクステンション領域
37 サイドウォール
38 n型ドレイン領域
39 n型ソース領域
40 第1層間絶縁膜
41 プラグ
42 プラグ
43 SiN膜
44 SiO2 膜
45 下部電極
46 誘電体膜
47 上部電極
48 Al2 O3 保護膜
49 第2層間絶縁膜
50 プラグ
51 プラグ
52 ダミープラグ
53 局所内部配線
54 第3層間絶縁膜
55 プラグ
56 ビット線
57 ダミープラグ
58 プラグ
Claims (5)
- 強誘電体キャパシタの上部電極に接続する配線の延在方向に沿って、前記強誘電体キャパシタを挟んで2つのプラグを配置したことを特徴とする半導体装置。
- 強誘電体キャパシタの上部電極に接続する配線に接続するプラグと、前記上部電極のプラグ側の端部との距離を0.50μm以下にしたことを特徴とする半導体装置。
- 上記上部電極に接続する配線が多層構造配線からなり、前記多層構造の内の前記上部電極と直接接触する最下層が、前記強誘電体キャパシタを構成する強誘電体材料よりヤング率の大きな導電体材料からなることを特徴とする請求項1または2に記載の半導体装置。
- 強誘電体キャパシタの上部電極に接続する配線を前記上部電極と直接接触する最下層が前記強誘電体キャパシタを構成する強誘電体材料よりヤング率の大きな導電体材料からなる多層構造とするとともに、前記最下層と前記上部電極の上面とのなす角θを前記最下層の厚さをD、前記上部電極の上面の長さをSとした場合、
S・sinθ/D≦1.5
の関係を満たすように傾斜させたことを特徴とする半導体装置。 - 上記強誘電体キャパシタがメモリセルを構成するキャパシタであることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004375677A JP4948762B2 (ja) | 2004-12-27 | 2004-12-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004375677A JP4948762B2 (ja) | 2004-12-27 | 2004-12-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006185991A true JP2006185991A (ja) | 2006-07-13 |
JP4948762B2 JP4948762B2 (ja) | 2012-06-06 |
Family
ID=36738901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004375677A Expired - Fee Related JP4948762B2 (ja) | 2004-12-27 | 2004-12-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4948762B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277520A (ja) * | 2007-04-27 | 2008-11-13 | Murata Mfg Co Ltd | 薄膜電子部品 |
JP2008294135A (ja) * | 2007-05-23 | 2008-12-04 | Sharp Corp | 半導体装置およびその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0778890A (ja) * | 1993-08-02 | 1995-03-20 | Motorola Inc | 半導体デバイス |
WO1997035341A1 (fr) * | 1996-03-15 | 1997-09-25 | Hitachi, Ltd. | Dispositif de stockage a semi-conducteur et sa production |
JPH10223848A (ja) * | 1996-12-06 | 1998-08-21 | Sharp Corp | 半導体記憶装置および半導体記憶装置の製造方法 |
JPH10229168A (ja) * | 1997-02-14 | 1998-08-25 | Nec Corp | 半導体メモリ |
JPH11154679A (ja) * | 1997-11-20 | 1999-06-08 | Hitachi Ltd | 半導体装置 |
JP2003051584A (ja) * | 2001-06-26 | 2003-02-21 | Samsung Electronics Co Ltd | 拡張されたプレートラインを有する強誘電体メモリ素子及びその製造方法 |
JP2003273217A (ja) * | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2004
- 2004-12-27 JP JP2004375677A patent/JP4948762B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0778890A (ja) * | 1993-08-02 | 1995-03-20 | Motorola Inc | 半導体デバイス |
WO1997035341A1 (fr) * | 1996-03-15 | 1997-09-25 | Hitachi, Ltd. | Dispositif de stockage a semi-conducteur et sa production |
JPH10223848A (ja) * | 1996-12-06 | 1998-08-21 | Sharp Corp | 半導体記憶装置および半導体記憶装置の製造方法 |
JPH10229168A (ja) * | 1997-02-14 | 1998-08-25 | Nec Corp | 半導体メモリ |
JPH11154679A (ja) * | 1997-11-20 | 1999-06-08 | Hitachi Ltd | 半導体装置 |
JP2003051584A (ja) * | 2001-06-26 | 2003-02-21 | Samsung Electronics Co Ltd | 拡張されたプレートラインを有する強誘電体メモリ素子及びその製造方法 |
JP2003273217A (ja) * | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277520A (ja) * | 2007-04-27 | 2008-11-13 | Murata Mfg Co Ltd | 薄膜電子部品 |
JP2008294135A (ja) * | 2007-05-23 | 2008-12-04 | Sharp Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4948762B2 (ja) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100406536B1 (ko) | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 | |
US7235834B2 (en) | Ferroelectric memory and its manufacturing method | |
US7413913B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100360592B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6876030B2 (en) | Semiconductor memory device | |
WO2006131968A1 (ja) | 半導体装置及びその製造方法 | |
US6586793B2 (en) | Ferroelectric memory and manufacturing method thereof | |
JP4948762B2 (ja) | 半導体装置 | |
US20100117127A1 (en) | Semiconductor storage device and method of manufacturing the same | |
KR100410716B1 (ko) | 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법 | |
US20070131994A1 (en) | Ferroelectric memory and method for manufacturing ferroelectric memory | |
JP3160324B2 (ja) | 半導体記憶素子 | |
JP2004296534A (ja) | 半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器 | |
JP4579236B2 (ja) | 半導体装置の製造方法 | |
JP4831562B2 (ja) | 強誘電体メモリ装置 | |
JP5005190B2 (ja) | 半導体装置の製造方法 | |
JP4316193B2 (ja) | 強誘電体キャパシタ及び強誘電体メモリ装置 | |
JP2010040905A (ja) | 半導体装置およびその製造方法 | |
JP2004146551A (ja) | Pb系ペロブスカイト強誘電体膜を有する固体電子装置及びその製造方法 | |
JP3559486B2 (ja) | 半導体記憶素子 | |
KR100801202B1 (ko) | 반도체 장치의 제조 방법 | |
KR19980026793A (ko) | 강유전체 메모리 장치 | |
JP2004103619A (ja) | 半導体記憶装置 | |
WO2007099617A1 (ja) | 半導体装置及びその製造方法 | |
JP2004303989A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110412 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |