TWI528425B - 氮基半導體裝置與其之製造方法 - Google Patents

氮基半導體裝置與其之製造方法 Download PDF

Info

Publication number
TWI528425B
TWI528425B TW103127487A TW103127487A TWI528425B TW I528425 B TWI528425 B TW I528425B TW 103127487 A TW103127487 A TW 103127487A TW 103127487 A TW103127487 A TW 103127487A TW I528425 B TWI528425 B TW I528425B
Authority
TW
Taiwan
Prior art keywords
layer
gallium nitride
gate
oxide
aluminum
Prior art date
Application number
TW103127487A
Other languages
English (en)
Other versions
TW201508828A (zh
Inventor
邱顯欽
Original Assignee
邱顯欽
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 邱顯欽 filed Critical 邱顯欽
Publication of TW201508828A publication Critical patent/TW201508828A/zh
Application granted granted Critical
Publication of TWI528425B publication Critical patent/TWI528425B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

氮基半導體裝置與其之製造方法
本發明是有關於一種氮基半導體裝置。
隨著半導體技術的不斷發展，矽基半導體的技術已非常成熟。然而隨著元件的不斷縮小，許多元件性能卻也面臨到一些來自材料本身所造成的瓶頸。許多下一世代的半導體元件技術也陸續提出以取代矽基半導體。其中III-V族半導體材料，尤其是氮基材料，例如氮化鎵，更因其具有特殊的自發極化效應與能形成二維電子氣(2DEG)，具有高電子飽和速度與高崩潰電場，使得氮化鎵元件受到矚目，特別是常關型氮化鎵電晶體。
在習知常關型氮化鎵電晶體的應用中，往往會因應產品的需求，而進行不同的程度的調整，以符合產品所需電性參數，例如崩潰電壓、導通電阻、切換電阻…等，然而由於許多參數的調整通常是互斥的，亦即當優化某一參數時，往往會造成另一參數的劣化，因此很多時候會採用複數個電路元件的整合所形成的等效電路，來進行後續應 用。然而因相對於矽基半導體，氮基半導體之技術需要進一步的發展，因此在整合氮基半導體裝置時會面臨到一些困難。
本發明之一態樣提供一種氮基半導體裝置之製造方法，包含提供基板。形成氮化鎵層於基板上。形成氮化鎵鋁層於氮化鎵層上。氧化一部分之氮化鎵鋁層，以形成閘極氧化層於氮化鎵鋁層上。閘極氧化層包含氧化鋁(Al2O3)與氧化鎵(Ga2O3)。形成閘極絕緣層於閘極氧化層上。閘極絕緣層之材質為高介電常數材料。形成第一閘極於閘極絕緣層上。形成第一源極與第一汲極於氮化鎵層上。第一閘極置於第一源極與第一汲極之間。形成第二閘極於氮化鎵鋁層上。形成第二源極與第二汲極於氮化鎵層上。第二閘極置於第二源極與第二汲極之間。
在一或多個實施方式中，氧化部分之氮化鎵鋁層係對該部分之氮化鎵鋁層進行強氧化劑電漿處理。
在一或多個實施方式中，氧化部分之氮化鎵鋁層係對該部分之氮化鎵鋁層進行一氧化二氮(N2O)或氧氣(O2)電漿處理。
在一或多個實施方式中，形成閘極絕緣層包含以電子束沉積閘極絕緣層於閘極氧化層上。
在一或多個實施方式中，高介電常數材料之介電常數值高於或等於9。
在一或多個實施方式中，高介電常數材料之材質為氧化釓(Gd2O3)、氧化鐠(Pr2O3)、氧化鑭(La2O3)、氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化釔(Y2O3)、氧化鈧(Sc2O3)、氧化鉺(Er2O3)、氧化鉭(Ta2O5)、氧化鉿鋯(HfZrO)、氧化鋁鑭(AlLaO3)、氧化鈳(Nb2O5)或上述之任意組合。
在一或多個實施方式中，上述之製造方法更包含形成複數個絕緣孔於氮化鎵鋁層中，以暴露出至少部分之氮化鎵層。
在一或多個實施方式中，絕緣孔係以反應式離子蝕刻(Reactive Ion Etching,RIE)方式形成。
在一或多個實施方式中，上述之製造方法更包含在形成閘極絕緣層前，去除閘極氧化層之表面缺陷。
在一或多個實施方式中，上述之製造方法更包含退火閘極氧化層、閘極絕緣層與第一閘極。
在一或多個實施方式中，上述之製造方法更包含形成緩衝層於基板與氮化鎵層之間。
本發明之另一態樣提供一種氮基半導體裝置包含基板、氮化鎵層、氮化鎵鋁層、閘極氧化層、閘極絕緣層、第一閘極、第一源極、第一汲極、第二閘極、第二源極與第二汲極。氮化鎵層置於基板上。氮化鎵鋁層置於氮化鎵層上。氮化鎵鋁層具有凹槽。閘極氧化層包含氧化鋁(Al2O3)與氧化鎵(Ga2O3)。閘極氧化層置於氮化鎵鋁層之凹槽中。閘極絕緣層置於閘極氧化層上。閘極絕緣層之材質為高介 電常數材料。第一閘極置於閘極絕緣層上。第一源極與第一汲極置於氮化鎵層上。第一閘極置於第一源極與第一汲極之間。第二閘極置於氮化鎵鋁層上。第二源極與第二汲極置於氮化鎵層上。第二閘極置於第二源極與第二汲極之間。
在一或多個實施方式中，閘極絕緣層之介電常數值高於或等於9。
在一或多個實施方式中，閘極絕緣層之材質為氧化釓(Gd2O3)、氧化鐠(Pr2O3)、氧化鑭(La2O3)、氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化釔(Y2O3)、氧化鈧(Sc2O3)、氧化鉺(Er2O3)、氧化鉭(Ta2O5)、氧化鉿鋯(HfZrO)、氧化鋁鑭(AlLaO3)、氧化鈳(Nb2O5)或上述之任意組合。
在一或多個實施方式中，閘極絕緣層的厚度為約5奈米至約100奈米。
在一或多個實施方式中，上述之氮基半導體裝置更包含緩衝層，置於基板與氮化鎵層之間。
在一或多個實施方式中，氮化鎵鋁層更具有複數個絕緣孔，以分別暴露出至少部分之氮化鎵層。
在一或多個實施方式中，第一源極、第一汲極、第二源極與第二汲極分別置於絕緣孔中。
在一或多個實施方式中，閘極氧化層置於第一源極與第一汲極中。
在一或多個實施方式中，部分之基板、部分之氮化鎵層、部分之氮化鎵鋁層、閘極氧化層、閘極絕緣層、第 一閘極、第一源極與第一汲極組成增強型電晶體，且另一部分之基板、另一部分之氮化鎵層、另一部分之氮化鎵鋁層、第二閘極、第二源極與第二汲極組成空乏型電晶體。
在上述實施方式中，二維電子氣存在於氮化鎵層內且靠近氮化鎵鋁層處。對於增強型電晶體而言，因凹槽的存在，於閘極氧化層下方之二維電子氣會被中斷，因此可形成增強型電晶體與空乏型電晶體所整合之氮基半導體裝置。
102、302、310‧‧‧增強型電晶體
104、304‧‧‧空乏型電晶體
110‧‧‧基板
115‧‧‧氮化鎵層
117‧‧‧二維電子氣
120‧‧‧氮化鎵鋁層
122‧‧‧凹槽
124‧‧‧絕緣孔
125‧‧‧第一源極
130‧‧‧第一汲極
135‧‧‧第二源極
140‧‧‧第二汲極
145‧‧‧閘極氧化層
150‧‧‧閘極絕緣層
155‧‧‧第一閘極
160‧‧‧第二閘極
170‧‧‧緩衝層
200‧‧‧光阻
202、204‧‧‧蝕刻孔
D‧‧‧第二主動區
E‧‧‧第一主動區
第1a至1g圖為本發明一實施方式之氮基半導體裝置的製造流程剖面圖。
第2圖為本發明另一實施方式之氮基半導體裝置的剖面圖。
第3圖為本發明一實施方式之整合電路的電路圖。
以下將以圖式揭露本發明的複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
應注意的是，在本文中之化學元素可由元素符號表示之。亦即，Al表示鋁，In表示銦，Ga表示鎵，N表示氮，O表示氧，B表示硼，Cl表示氯，Ti表示鈦，Ni表示鎳以及Au表示金。
第1a至1g圖為本發明一實施方式之氮基半導體裝置的製造流程剖面圖。如第1a圖所示，製造者可先提供基板110，其材質可為矽。之後，製造者可形成氮化鎵(GaN)層115於基板110上，且形成氮化鎵鋁(AlGaN)層120於氮化鎵層115上。氮化鎵層115可為未摻雜之氮化鎵層。氮化鎵層115與氮化鎵鋁層120可以有機金屬氣相化學沉積(Metal-Organic-Chemical Vapor Deposition,MOCVD)法形成。
在一或多個實施方式中，製造者可形成緩衝層170於基板110與氮化鎵層115之間。緩衝層170之材質可為單層或多層氮基半導體層，例如氮化鎵鋁層、氮化鋁(AlN)層或氮化鎵層，而緩衝層170可以物理氣相沉積法(如濺射)或化學氣相沉積法形成。
請參照第1b圖。接著，製造者可形成第一源極125、第一汲極130、第二源極135與第二汲極140於氮化鎵層115上或上方。以第1b圖為例，第一源極125、第一汲極130、第二源極135與第二汲極140形成於氮化鎵鋁層120上。製造者可以電子束蒸鍍方式形成一導電層(未繪示)於氮化鎵鋁層120上，其中導電層之材質可為鈦(Ti)、鋁(Al)、鎳(Ni)、金(Au)或上述之任意組合。製造者可接著以 曝光顯影與蝕刻法圖案化導電層，以形成第一源極125、第一汲極130、第二源極135與第二汲極140。之後，第1b圖之半成品可於充滿氮氣、850℃之腔室中，進行30秒之快速熱退火(Rapid Thermal Annealing,RTA)製程。在圖案化導電層後，第一源極125與第一汲極130在氮化鎵鋁層120中定義第一主動區E，而第二源極135與第二汲極140在氮化鎵鋁層120中定義第二主動區D。
接著請參照第1c圖。製造者可形成一光阻200以覆蓋氮化鎵鋁層120、第一源極125、第一汲極130、第二源極135與第二汲極140。之後，製造者可形成一蝕刻孔202於氮化鎵鋁層120之第一主動區E上方之光阻200中，以暴露出部分之氮化鎵鋁層120。
接著請參照第1d圖。製造者可氧化部分之氮化鎵鋁層120，以形成閘極氧化層145於氮化鎵鋁層120上。閘極氧化層145包含氧化鋁(Al2O3)與氧化鎵(Ga2O3)。在一或多個實施方式中，氧化部分之氮化鎵鋁層120係對該部分之氮化鎵鋁層120進行強氧化劑電漿處理，例如進行一氧化二氮(N2O)或氧氣(O2)電漿處理，以有效率地去除氮化鎵鋁層120的自然氧化層。以一氧化二氮電漿處理為例，第1c圖之半成品可利用射頻電漿功率為150W之一氧化二氮電漿進行200秒之處理，以形成閘極氧化層145。然而在其他的實施方式中，亦可利用濕式氧化處理或含氧氣體電漿處理以進行氧化製程。
請參照第1e圖。製造者可形成一閘極絕緣層150 於閘極氧化層145上。閘極絕緣層150之材質為高介電常數材料，其介電常數值k高於或等於9。舉例而言，閘極絕緣層150之材質可為氧化釓(Gd2O3)(k=25~30)、氧化鐠(Pr2O3)(k=25~30)、氧化鑭(La2O3)(k=25~30)、氧化鉿(HfO2)(k=20~25)、氧化鋯(ZrO2)(k=20~30)、氧化鋁(Al2O3)(k=9)、氧化釔(Y2O3)(k=18)、氧化鈧(Sc2O3)(k=12)、氧化鉺(Er2O3)(k=14~31)、氧化鉭(Ta2O5)(k=25)、氧化鉿鋯(HfZrO)(k=20)、氧化鋁鑭(AlLaO3)(k=25~30)、氧化鈳(Nb2O5)(k=40)或上述之任意組合。在一或多個實施方式中，閘極絕緣層150可以電子束方式沉積於閘極氧化層145上，以避免因電漿產生之缺陷。然而在其他的實施方式中，閘極絕緣層150可以乾式蝕刻法(如快速熱退火方式)、濕式蝕刻法、乾式與濕式蝕刻法、反應式離子蝕刻(Reactive Ion Etching,RIE)法、電漿增強式化學氣相沉積(Plasma-Enhanced Chemical Vapor Deposition,PECVD)法、有機金屬氣相化學沉積法、濺鍍法或原子層沉積法(Atomic Layer Deposition,ALD)形成。
在一或多個實施方式中，製造者可在形成閘極絕緣層150前去除閘極氧化層145之表面缺陷。舉例而言，表面缺陷可以退火方式去除。詳細而言，第1d圖之半成品可於充滿氮氣、200℃之腔室中加熱15秒，之後再於400℃下加熱10分鐘。然而本發明不以此為限。
請參照第1f圖。製造者可形成第一閘極155於閘極絕緣層150上，且形成第二閘極160於氮化鎵鋁層120 之第二主動區D上。舉例而言，製造者可形成蝕刻孔204於氮化鎵鋁層120之第二主動區D上的部分光阻200中，以暴露出另一部分之氮化鎵鋁層120。第一閘極155與第二閘極160即可分別沉積於蝕刻孔202與204中。第一閘極155與第二閘極160可以物理氣相沉積法(如濺射)或化學氣相沉積法形成。且第一閘極155與第二閘極160之材質可為鎳(Ni)、金(Au)或上述之任意組合。
請參照第1g圖。製造者可去除光阻200(如第1f圖所繪示)，因此氮基半導體裝置之製作便完成了。在一或多個實施方式中，氮基半導體裝置可於450℃下退火30分鐘，以穩定閘極氧化層145、閘極絕緣層150與第一閘極155之間的界面。應注意的是，雖然在本實施方式中，第一源極125、第一汲極130、第二源極135與第二汲極140於形成閘極氧化層145與閘極絕緣層150之前便已形成，然而在其他的實施方式中，第一源極125、第一汲極130、第二源極135與第二汲極140亦可於形成閘極絕緣層150之後形成。
在本實施方式中，氮基半導體裝置包含增強型(enhancement mode,E-mode)電晶體102與空乏型(depletion mode,D-mode)電晶體104。部分之基板110、部分之氮化鎵層115、部分之氮化鎵鋁層120、閘極氧化層145、閘極絕緣層150、第一閘極155、第一源極125與第一汲極130組成增強型電晶體102，且另一部分之基板110、另一部分之氮化鎵層115、另一部分之氮化鎵鋁層120、第二閘極 160、第二源極135與第二汲極140組成空乏型電晶體104。氮化鎵層115置於基板110上。氮化鎵鋁層120置於氮化鎵層115上。氮化鎵鋁層120具有凹槽122。閘極氧化層145包含氧化鋁(Al2O3)與氧化鎵(Ga2O3)。閘極氧化層145置於氮化鎵鋁層120之凹槽122中。閘極絕緣層150置於閘極氧化層145上。第一閘極155置於閘極絕緣層150上。第一源極125與第一汲極130置於氮化鎵鋁層120上。第一閘極155置於第一源極125與第一汲極130之間。第二閘極160、第二源極135與第二汲極140置於氮化鎵鋁層120上。第二閘極160置於第二源極135與第二汲極140之間。
二維電子氣(Two-Dimensional Electron Gas,2DEG)117存在於氮化鎵層115內且靠近氮化鎵鋁層120處。對於增強型電晶體102而言，因凹槽122的存在，於閘極氧化層145下方之二維電子氣117會被中斷，因此增強型電晶體102為常關型(Normally off)電晶體，而空乏型電晶體104為常開型(Normally on)電晶體。
另一方面，本實施方式之閘極絕緣層150可更進一步改善第一閘極155之閘極電壓的擺幅範圍。閘極絕緣層150之厚度可為約5奈米至約100奈米，以改善閘極穿隧漏電流與通道調制能力。然而，本發明不以此為限。
第2圖為本發明另一實施方式之氮基半導體裝置的剖面圖。第2圖與第1g圖之氮基半導體裝置的不同處在於第一源極125、第一汲極130、第二源極135與第二汲極 140的位置。在本實施方式中，第一源極125、第一汲極130、第二源極135與第二汲極140皆置於氮化鎵層115上。詳細而言，在形成氮化鎵鋁層120後(如第1a圖之製程步驟所示)，複數個絕緣孔124可以高台蝕刻(Mesa Etching)製程形成於氮化鎵鋁層120中，以暴露出至少部分之氮化鎵層115。舉例而言，高台蝕刻製程可在反應式離子蝕刻腔室中以三氯化硼(BCl3)與氯氣(Cl2)的混合氣體電漿進行，然而本發明不以此為限。接著，第一源極125、第一汲極130、第二源極135與第二汲極140可分別置於絕緣孔124中。也就是說，閘極氧化層145置於第一源極125與第一汲極130之間。至於本實施方式的其他結構與材質之細節皆與第1g圖之實施方式相同，因此便不再贅述。
第3圖為本發明一實施方式之整合電路的電路圖。如第3圖所示，空乏型電晶體304(如第1g圖或第2圖之空乏型電晶體104)係串聯地電性連接至增強型電晶體302(如第1g圖或第2圖之增強型電晶體102)以形成一整合電路。其中空乏型電晶體304具有高崩潰電壓，增強型電晶體302具有低崩潰電壓，而整合電路等效於具高崩潰電壓之增強型電晶體310。在本發明一實施方式中，空乏型電晶體304具有較增強型電晶體302大之通道長度(LDS，其為源極與汲極之間的長度)，因此等效之增強型電晶體310可具有較高之崩潰電壓與較低之導通電阻。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102‧‧‧增強型電晶體
104‧‧‧空乏型電晶體
110‧‧‧基板
115‧‧‧氮化鎵層
117‧‧‧二維電子氣
120‧‧‧氮化鎵鋁層
122‧‧‧凹槽
125‧‧‧第一源極
130‧‧‧第一汲極
135‧‧‧第二源極
140‧‧‧第二汲極
145‧‧‧閘極氧化層
150‧‧‧閘極絕緣層
155‧‧‧第一閘極
160‧‧‧第二閘極
170‧‧‧緩衝層

Claims (20)

  1. 一種氮基半導體裝置之製造方法，包含：提供一基板；形成一氮化鎵層於該基板上；形成一氮化鎵鋁層於該氮化鎵層上；氧化一部分之該氮化鎵鋁層，以形成一閘極氧化層於該氮化鎵鋁層上，該閘極氧化層包含氧化鋁(Al2O3)與氧化鎵(Ga2O3)；形成一閘極絕緣層於該閘極氧化層上，其中該閘極絕緣層之材質為高介電常數材料；形成一第一閘極於該閘極絕緣層上；形成一第一源極與一第一汲極於該氮化鎵層上，其中該第一閘極置於該第一源極與該第一汲極之間；形成一第二閘極於該氮化鎵鋁層上；以及形成一第二源極與一第二汲極於該氮化鎵層上，其中該第二閘極置於該第二源極與該第二汲極之間。
  2. 如請求項1所述之製造方法，其中氧化該部分之該氮化鎵鋁層係對該部分之該氮化鎵鋁層進行一強氧化劑電漿處理。
  3. 如請求項1所述之製造方法，其中氧化該部分之該氮化鎵鋁層係對該部分之該氮化鎵鋁層進行一一氧化二氮(N2O)或氧氣(O2)電漿處理。
  4. 如請求項1所述之製造方法，其中形成該閘極絕緣層包含：以電子束沉積該閘極絕緣層於該閘極氧化層上。
  5. 如請求項1所述之製造方法，其中該高介電常數材料之介電常數值高於或等於9。
  6. 如請求項1所述之製造方法，其中該高介電常數材料之材質為氧化釓(Gd2O3)、氧化鐠(Pr2O3)、氧化鑭(La2O3)、氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化釔(Y2O3)、氧化鈧(Sc2O3)、氧化鉺(Er2O3)、氧化鉭(Ta2O5)、氧化鉿鋯(HfZrO)、氧化鋁鑭(AlLaO3)、氧化鈳(Nb2O5)或上述之任意組合。
  7. 如請求項1所述之製造方法，更包含：形成複數個絕緣孔於該氮化鎵鋁層中，以暴露出至少部分之該氮化鎵層。
  8. 如請求項7所述之製造方法，其中該些絕緣孔係以反應式離子蝕刻(Reactive Ion Etching,RIE)方式形成。
  9. 如請求項1所述之製造方法，更包含：在形成該閘極絕緣層前，去除該閘極氧化層之表面缺 陷。
  10. 如請求項1所述之製造方法，更包含：退火該閘極氧化層、該閘極絕緣層與該第一閘極。
  11. 如請求項1所述之製造方法，更包含：形成一緩衝層於該基板與該氮化鎵層之間。
  12. 一種氮基半導體裝置，包含：一基板；一氮化鎵層，置於該基板上；一氮化鎵鋁層，置於該氮化鎵層上，該氮化鎵鋁層具有一凹槽及背向該氮化鎵層之一頂面，該凹槽係從該頂面往該氮化鎵層凹陷；一閘極氧化層，包含氧化鋁(Al2O3)與氧化鎵(Ga2O3)，該閘極氧化層置於該氮化鎵鋁層之該凹槽中，且該閘極氧化層具有背向該氮化鎵層之一氧化頂面，該氧化頂面與該氮化鎵鋁層之該頂面相鄰接；一閘極絕緣層，置於該閘極氧化層上，其中該閘極絕緣層之材質為高介電常數材料；一第一閘極，置於該閘極絕緣層上；一第一源極與一第一汲極，置於該氮化鎵層上，其中該第一閘極置於該第一源極與該第一汲極之間；一第二閘極，置於該氮化鎵鋁層上；以及 一第二源極與一第二汲極，置於該氮化鎵層上，其中該第二閘極置於該第二源極與該第二汲極之間。
  13. 如請求項12所述之氮基半導體裝置，其中該閘極絕緣層之介電常數值高於或等於9。
  14. 如請求項12所述之氮基半導體裝置，其中該閘極絕緣層之材質為氧化釓(Gd2O3)、氧化鐠(Pr2O3)、氧化鑭(La2O3)、氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化釔(Y2O3)、氧化鈧(Sc2O3)、氧化鉺(Er2O3)、氧化鉭(Ta2O5)、氧化鉿鋯(HfZrO)、氧化鋁鑭(AlLaO3)、氧化鈳(Nb2O5)或上述之任意組合。
  15. 如請求項12所述之氮基半導體裝置，其中該閘極絕緣層的厚度為5奈米至100奈米。
  16. 如請求項12所述之氮基半導體裝置，更包含：一緩衝層，置於該基板與該氮化鎵層之間。
  17. 如請求項12所述之氮基半導體裝置，其中該氮化鎵鋁層更具有複數個絕緣孔，以分別暴露出至少部分之該氮化鎵層。
  18. 如請求項17所述之氮基半導體裝置，其中該第一 源極、該第一汲極、該第二源極與該第二汲極分別置於該些絕緣孔中。
  19. 如請求項18所述之氮基半導體裝置，其中該閘極氧化層置於該第一源極與該第一汲極中。
  20. 如請求項12所述之氮基半導體裝置，其中部分之該基板、部分之該氮化鎵層、部分之該氮化鎵鋁層、該閘極氧化層、該閘極絕緣層、該第一閘極、該第一源極與該第一汲極組成一增強型電晶體，且另一部分之該基板、另一部分之該氮化鎵層、另一部分之該氮化鎵鋁層、該第二閘極、該第二源極與該第二汲極組成一空乏型電晶體。
TW103127487A 2013-08-23 2014-08-11 氮基半導體裝置與其之製造方法 TWI528425B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361869092P 2013-08-23 2013-08-23

Publications (2)

Publication Number Publication Date
TW201508828A TW201508828A (zh) 2015-03-01
TWI528425B true TWI528425B (zh) 2016-04-01

Family

ID=53186323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127487A TWI528425B (zh) 2013-08-23 2014-08-11 氮基半導體裝置與其之製造方法

Country Status (1)

Country Link
TW (1) TWI528425B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI754299B (zh) * 2020-06-15 2022-02-01 合晶科技股份有限公司 氮化鎵高電子遷移率晶片及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619249B (zh) * 2017-05-31 2018-03-21 環球晶圓股份有限公司 高電子遷移率電晶體結構及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI754299B (zh) * 2020-06-15 2022-02-01 合晶科技股份有限公司 氮化鎵高電子遷移率晶片及其製造方法

Also Published As

Publication number Publication date
TW201508828A (zh) 2015-03-01

Similar Documents

Publication Publication Date Title
US9123793B2 (en) Method for manufacturing semiconductor apparatus having fluorine containing region formed in recessed portion of semiconductor layer
KR101902663B1 (ko) Ⅲ족 질화물 반도체 소자 및 그 제조 방법
JP4845872B2 (ja) Ｍｉｓ構造を有する半導体装置及びその製造方法
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
JP5200936B2 (ja) 電界効果トランジスタおよびその製造方法
JP6642883B2 (ja) 窒化物半導体装置およびその製造方法
TWI466291B (zh) 半導體裝置及用於製造半導體裝置的方法
CN106373884B (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
WO2017080126A1 (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN102709321A (zh) 增强型开关器件及其制造方法
JP6834546B2 (ja) 半導体装置及びその製造方法
WO2013185526A1 (zh) 一种射频器件及其制作方法
TW201824542A (zh) 半導體裝置及其製造方法
KR101968374B1 (ko) 개선된 패시베이션 층을 갖는 iii-n 층 스택을 포함하는 소자 및 관련 제조 방법
TWI509797B (zh) 化合物半導體裝置及其製造方法
JP5673501B2 (ja) 化合物半導体装置
CN111834439A (zh) 一种高电子迁移率晶体管、其制备方法及电子装置
TWI528425B (zh) 氮基半導體裝置與其之製造方法
CN113889534A (zh) 无金欧姆接触电极、半导体器件和射频器件及其制法
JP2010287696A (ja) 電界効果トランジスタおよびその製造方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
JP5661068B2 (ja) ノーマリーオフパワー素子およびその製造方法
JP5504660B2 (ja) 化合物半導体装置及びその製造方法
JP2014229767A (ja) ヘテロ接合電界効果型トランジスタ及びその製造方法
CN105308721B (zh) 在氮化镓器件和集成电路中制备自对准隔离的方法