JP2010287696A - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2010287696A JP2010287696A JP2009139676A JP2009139676A JP2010287696A JP 2010287696 A JP2010287696 A JP 2010287696A JP 2009139676 A JP2009139676 A JP 2009139676A JP 2009139676 A JP2009139676 A JP 2009139676A JP 2010287696 A JP2010287696 A JP 2010287696A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- field effect
- effect transistor
- electron supply
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 12
- 229910002367 SrTiO Inorganic materials 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 230000002349 favourable effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 180
- 239000007772 electrode material Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910008807 WSiN Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】良質な半導体−酸化物界面を有する電界効果トランジスタおよびその製造方法を提供する。
【解決手段】電界効果トランジスタ１００は、半導体基板１０１と、半導体基板１０１上に形成されたチャネル層１０２と、チャネル層１０２上に形成された電子供給層１０３と、電子供給層１０３内に形成され、Ｐｔを含む半導体層１０６と、半導体層１０６上に形成され、ゲート絶縁膜として機能するペロブスカイト型酸化物層１０７と、ペロブスカイト型酸化物層１０７上に形成されたゲート電極１０８とを備える。
【選択図】図１
【解決手段】電界効果トランジスタ１００は、半導体基板１０１と、半導体基板１０１上に形成されたチャネル層１０２と、チャネル層１０２上に形成された電子供給層１０３と、電子供給層１０３内に形成され、Ｐｔを含む半導体層１０６と、半導体層１０６上に形成され、ゲート絶縁膜として機能するペロブスカイト型酸化物層１０７と、ペロブスカイト型酸化物層１０７上に形成されたゲート電極１０８とを備える。
【選択図】図１
Description
本発明は、電界効果トランジスタおよびその製造方法に関し、特に、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する電界効果トランジスタに関する。
近年、ＧａＡｓをはじめとする化合物半導体を用いた電界効果トランジスタ（以下、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と称する）は、無線通信、とりわけ携帯電話端末のパワーアンプやＲＦスイッチ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ スイッチ）等に広く用いられている。このＦＥＴの中でも特に、ＰＨＥＭＴ（Ｐｓｅｕｄｏｍｏｒｐｈｉｃ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）は、高周波特性に優れている。また、ＦＥＴなどの能動素子と、半導体抵抗、金属抵抗素子および容量などの受動素子とを集積化したモノリシックマイクロ波集積回路（ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの半導体装置にもＰＨＥＭＴは、広く用いられている。
電界効果トランジスタでは、一般的にリーク電流の低減が求められているが、特にＭＭＩＣに用いられるＰＨＥＭＴでは、今後の高周波技術の進展に従ってリーク電流の低減要求がより厳しくなることが予想される。ＰＨＥＭＴは、ショットキー接合を利用した電界効果トランジスタであるため、ＭＩＳ（金属−絶縁体−半導体）型構造の電界効果トランジスタと比較してリーク電流が大きくなってしまうという問題がある。
この問題に対して、Ｓｉ基板で一般的に用いられているＭＯＳ（金属−酸化物−半導体）構造をＧａＡｓ基板において実現しようという試みは数十年されているが、未だ実用には至っていない。一方、Ｓｉ基板のＭＯＳ構造は酸化物に自然酸化膜を用いたものから、より高誘電率な材料を用いる方向に技術が進んでいる。なかでも、ペロブスカイト型酸化物は、ゲート酸化物に有望な高誘電率材料として注目されている（特許文献１参照）。
ペロブスカイト型酸化物をゲート酸化物に利用する際には、特許文献１に示されるように、ペロブスカイト型酸化物の結晶方位が揃った状態に形成できることが望ましい。ペロブスカイト型酸化物の一例であるチタン酸ストロンチウム（ＳｒＴｉＯ3）は、Ｓｉ上に結晶方位が揃いやすいことが知られている。
しかしながら、同じペロブスカイト型酸化物であってもチタン酸ジルコン酸ランタン鉛（ＰＺＬＴ）などは、Ｓｉ上では結晶方位を揃えて形成することができない。特許文献１では、Ｓｉ上に結晶方位の揃ったＳｒＴｉＯ3を形成し、その上にＰＺＬＴを形成することで、この課題を解決している。
しかしながら、上記従来技術では、半導体基板およびゲート酸化膜として利用可能な酸化物の材料が限定されてしまい、良質な半導体−酸化物界面を形成することが困難になるという課題がある。
例えば、特許文献１に記載の技術では、Ｓｉ上に直接、結晶方位の揃ったＰＺＬＴを形成することはできない。
また、ＧａＡｓなどのIII−Ｖ族化合物半導体上においては、Ｓｉ上のＳｒＴｉＯ3のように結晶方位の揃ったペロブスカイト型酸化物を形成することはできない。そのため、ペロブスカイト型酸化物を用いたＭＯＳ構造を形成することも困難なものとなっている。
そこで、本発明は、上記課題を解決するためになされたものであって、良質な半導体−酸化物界面を有する電界効果トランジスタおよびその製造方法を提供することを目的とする。
上記目的を達成するため、本発明に係る電界効果トランジスタは、半導体基板と、前記半導体基板上に形成されたチャネル層と、前記チャネル層上に形成された電子供給層と、前記電子供給層内に形成され、Ｐｔを含む半導体層と、前記半導体層上に形成され、ゲート絶縁膜として機能するペロブスカイト型酸化物を含む酸化物層と、前記酸化物層上に形成されたゲート電極とを備える。
これにより、本発明に係る電界効果トランジスタは、Ｐｔ上には、結晶方位の揃ったペロブスカイト型酸化物を堆積させることができるので、良質な半導体−酸化物界面を有する。よって、例えば、従来のＭＩＳ型構造の電界効果トランジスタと比べて、リーク電流を低減することができる。
また、前記電界効果トランジスタは、さらに、前記電子供給層上に、前記ゲート電極を挟むように形成されたオーミックコンタクト層と、前記電子供給層および前記オーミックコンタクト層上に形成され、前記電子供給層上の領域に第１開口と、前記オーミックコンタクト層上の領域に第２開口とを有する絶縁膜と、前記オーミックコンタクト層と、前記第２開口を介して電気的に接続するオーミック電極とを備え、前記半導体層は、前記電子供給層内に前記第１開口に露出するように形成され、前記酸化物層は、前記第１開口に形成されてもよい。
また、前記電界効果トランジスタは、さらに、前記絶縁膜と前記酸化物層との間に形成されたＰｔ層を備えてもよい。
また、前記半導体基板は、III−Ｖ族化合物半導体基板であってもよい。
例えば、前記半導体基板は、ＧａＡｓ、ＩｎＰ、又はＧａＮを含む基板であってもよい。
これにより、例えば、ＧａＡｓ、ＩｎＰ、ＧａＮなどのIII−Ｖ族化合物半導体は、高周波特性が優れているので、高速動作可能な半導体デバイスとして利用することができる。
また、前記酸化物層は、ＳｒＴｉＯ3を含んでもよい。
これにより、例えば、ＳｒＴｉＯ3は、高誘電率を有するという特徴を有し、ゲート酸化物として有用な酸化物であるため、本発明に係る電界効果トランジスタは、低リーク電流で高周波応答特性に優れ、かつ、高速動作することができる。
また、前記半導体層は、さらに、前記電子供給層を構成する物質の原子を含んでもよい。
また、本発明に係る電界効果トランジスタの製造方法は、半導体基板上にチャネル層を形成するチャネル層形成ステップと、前記チャネル層上に電子供給層を形成する電子供給層形成ステップと、前記電子供給層上に、Ｐｔを含む層であるＰｔ層を形成するＰｔ層形成ステップと、前記Ｐｔ層上に、ゲート絶縁膜として機能するペロブスカイト型酸化物を含む酸化物層を形成する酸化物層形成ステップと、熱処理を施し、前記Ｐｔ層に含まれるＰｔを前記電子供給層中に拡散させることで、半導体層を形成する半導体層形成ステップと、前記酸化物層上にゲート電極を形成するゲート電極形成ステップとを含んでもよい。
これにより、Ｐｔ層上に結晶方位の揃った良質なペロブスカイト型酸化物を形成することができるとともに、熱処理によりＰｔ層に含まれるＰｔを電子供給層中に拡散させて、半導体層を形成することができる。したがって、良質な半導体−酸化物界面を有し、低リーク電流で、高周波応答特性に優れ、かつ、高速動作可能な電界効果トランジスタを製造することができる。
また、前記Ｐｔ層形成ステップでは、膜厚２ｎｍ以下のＰｔ層を形成してもよい。
これにより、Ｐｔ上には、例えば、結晶方位の揃ったペロブスカイト型酸化物を堆積させることができるので、より良質な半導体−酸化物界面を形成することができる。
また、前記電界効果トランジスタの製造方法は、さらに、前記電子供給層上の所定の領域を除く領域に、オーミックコンタクト層を形成するコンタクト層形成ステップと、前記電子供給層の前記領域上および前記オーミックコンタクト層上に絶縁膜を形成し、前記電子供給層上の領域に第１開口と、前記オーミックコンタクト層上の領域に第２開口とを形成する絶縁膜形成ステップと、前記第２開口に、前記オーミックコンタクト層と電気的に接続するオーミック電極を形成するオーミック電極形成ステップとを含み、前記Ｐｔ層形成ステップでは、前記電子供給層上の、前記第１開口に露出した領域に前記Ｐｔ層を形成し、前記酸化物層形成ステップでは、前記第１開口に形成された前記Ｐｔ層上に前記酸化物層を形成してもよい。
本発明によれば、良質な半導体−酸化物界面を有する電界効果トランジスタおよびその製造方法を提供することができる。
以下に、図面を参照しながら本発明に係る電界効果トランジスタおよびその製造方法について実施の形態に基づいて説明する。
（実施の形態１）
本実施の形態の電界効果トランジスタは、チャネル層と、電子供給層と、さらに、電子供給層内に形成された半導体層と、酸化物層と、ゲート電極とを備える。具体的には、酸化物層として、ペロブスカイト型酸化物をＰｔ層上に形成し、Ｐｔ層に含まれるＰｔを熱処理により電子供給層内に拡散させることで半導体層を形成している。以下では、まず、本実施の形態の電界効果トランジスタの構成の一例について、図１を用いて説明する。
本実施の形態の電界効果トランジスタは、チャネル層と、電子供給層と、さらに、電子供給層内に形成された半導体層と、酸化物層と、ゲート電極とを備える。具体的には、酸化物層として、ペロブスカイト型酸化物をＰｔ層上に形成し、Ｐｔ層に含まれるＰｔを熱処理により電子供給層内に拡散させることで半導体層を形成している。以下では、まず、本実施の形態の電界効果トランジスタの構成の一例について、図１を用いて説明する。
図１は、本実施の形態の電界効果トランジスタ１００の構成の一例を示す構造断面図である。同図に示す電界効果トランジスタ１００は、ＭＯＳ型電界効果トランジスタであって、半導体基板１０１と、チャネル層１０２と、電子供給層１０３と、オーミックコンタクト層１０４と、絶縁膜１０５と、半導体層１０６と、ペロブスカイト型酸化物層１０７と、ゲート電極１０８と、オーミック電極１０９とを備える。
半導体基板１０１は、III−Ｖ族化合物半導体基板であって、例えば、半絶縁性ＧａＡｓ基板である。なお、半導体基板１０１は、ＩｎＰ又はＧａＮなどの他のIII−Ｖ族化合物半導体基板でもよく、あるいは、II−VI族化合物半導体基板でもよい。さらには、ＳｉなどのIV族半導体基板でもよい。
チャネル層１０２は、半導体基板１０１上に形成され、異なるバンドギャップを有する半導体を組み合わせて構成された二次元電子ガスを有する層である。チャネル層１０２は、例えば、厚さ５ｎｍのＩｎＧａＡｓから構成される。なお、半導体基板１０１とチャネル層１０２との間には、格子不整合を緩和するためのバッファ層が形成されている（図示せず）。例えば、バッファ層は、ＡｌＧａＡｓなどから構成される。
電子供給層１０３は、チャネル層１０２上に形成され、チャネル層１０２にキャリアとなる電子を供給する。電子供給層１０３は、例えば、厚さ２０ｎｍのＡｌＧａＡｓから構成される。なお、電子供給層１０３は、ＡｌＧａＡｓ単層構造ではなく、ＡｌＧａＡｓ、ＧａＡｓ、ＩｎＧａＰなどを組み合わせた積層構造でもよい。また、電子供給層１０３の厚さは、ＦＥＴの閾値電圧に応じて変更させてもよい。
オーミックコンタクト層１０４は、電子供給層１０３上に形成され、かつ、ゲート領域に形成されたリセス開口により２つの領域（ソース領域およびドレイン領域）に分割されている。それぞれの領域には、ＦＥＴのソース電極又はドレイン電極であるオーミック電極１０９が接続される。オーミックコンタクト層１０４は、例えば、電子濃度の高いＧａＡｓ、又はＩｎＧａＡｓから構成される。あるいは、ＧａＡｓとＩｎＧａＡｓとの積層構造でもよい。オーミックコンタクト層１０４の厚さは、例えば、５０〜１００ｎｍである。
絶縁膜１０５は、オーミックコンタクト層１０４上、および、オーミックコンタクト層１０４に形成されたリセス開口内の電子供給層１０３上に形成された絶縁性を有する膜である。絶縁膜１０５には、ゲート領域、ソース領域およびドレイン領域のそれぞれに、電極を形成するための開口が形成されている。絶縁膜１０５は、例えば、厚さ２００〜４００ｎｍの窒化シリコン（ＳｉＮ）である。あるいは、ＳｉＮと酸化シリコン（ＳｉＯ2）とを組み合わせた積層構造でもよい。
半導体層１０６は、電子供給層１０３内に不純物が拡散されて形成された層であり、ＭＯＳＦＥＴの閾値電圧および耐圧などを制御する。例えば、半導体層１０６は、電子供給層１０３を構成する電子濃度の高いＧａＡｓにＰｔが拡散されて形成される。
ペロブスカイト型酸化物層１０７は、半導体層１０６上に形成されたＦＥＴのゲート絶縁膜であり、例えば、厚さ３０〜１００ｎｍのＳｒＴｉＯ3である。なお、ペロブスカイト型酸化物層１０７は、ＰＺＬＴなどの他のペロブスカイト型酸化物でもよいが、高周波動作を目的とする電界効果トランジスタでは、強誘電性を示さない材料（例えば、ＳｒＴｉＯ3）が好ましい。
ゲート電極１０８は、ペロブスカイト型酸化物層１０７上に形成された電極であって、好ましくは、ペロブスカイト型酸化物層１０７に対するリーク電流が少ない材料から構成される。例えば、ゲート電極１０８は、Ｐｔ、ＷＳｉ、又はＷＳｉＮなどで構成される。
オーミック電極１０９は、オーミックコンタクト層１０４上に形成されたＦＥＴのソース電極又はドレイン電極である。例えば、オーミック電極１０９は、Ｔｉ、Ａｌ又はＰｔ、Ａｕなどの積層構造を有する。このとき、Ｔｉは、オーミックコンタクト層１０４との接触抵抗を小さくするために用いられ、Ａｌ又はＰｔ、Ａｕなどは低抵抗化のために用いられる。
以上に示すように、図１の電界効果トランジスタ１００では、電子供給層１０３中でペロブスカイト型酸化物層１０７の直下に半導体層１０６が存在し、半導体層１０６とペロブスカイト型酸化物層１０７とゲート電極１０８とによってＭＯＳ構造を形成している。
次に、図２を用いて、本実施の形態の電界効果トランジスタ１００の製造方法の一例について説明する。図２は、本実施の形態の電界効果トランジスタ１００の製造方法の一例を示す断面工程図である。
まず、図２（ａ）に示すように、例えば、半絶縁性ＧａＡｓ基板などの半導体基板１０１上にバッファ層（図示せず）と、ＩｎＧａＡｓからなるチャネル層１０２と、ＡｌＧａＡｓからなる電子供給層１０３と、ＧａＡｓなどからなるオーミックコンタクト層１０４とを積層する。次に、フォトレジストを用いたフォトリソグラフィーによりパターニングし、ドライエッチング又はウェットエッチングを用いてオーミックコンタクト層１０４のゲート領域を除去することで、電子供給層１０３を露出させるリセス開口を形成する。
次いで、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）にて、ＳｉＮからなる絶縁膜１０５を全面に堆積させる。そして、フォトリソグラフィーによりパターニングし、ドライエッチング又はウェットエッチングを用いて絶縁膜１０５の所定の領域を除去することで、電子供給層１０３を露出するゲート電極領域を形成する。
次いで、フォトリソグラフィーによりパターニングし、蒸着およびリフトオフを用いてゲート電極領域に選択的にＰｔを堆積させることで、Ｐｔ層１１０を形成する。その際、Ｐｔ層１１０の膜厚は、２ｎｍ以下であることが望ましい。
次いで、図２（ｂ）に示すように、ＳｒＴｉＯ3などのペロブスカイト型酸化物を、ＲＦスパッタ法、ＭＯＣＶＤ法、又はゾル・ゲル法を用いて全面に堆積させることで、ペロブスカイト型酸化物層１０７を形成する。この時に、Ｐｔ層１１０上において結晶性の揃ったペロブスカイト型酸化物が形成される。
次いで、酸素雰囲気中にて３５０℃以上の熱処理を施す。その際、Ｐｔが電子供給層１０３中に拡散し、図２（ｃ）に示すように新たな半導体層１０６が形成される。
次いで、図２（ｄ）に示すように、ゲート電極金属となるゲート電極材料１１１をペロブスカイト型酸化物層１０７上にスパッタ法を用いて堆積させる。ゲート電極材料１１１は、ペロブスカイト型酸化物に対してリーク電流が少ない材料を選択する必要があり、Ｐｔ、ＷＳｉ、ＷＳｉＮの使用が好ましい。
次いで、図２（ｅ）に示すように、ゲート電極材料１１１とペロブスカイト型酸化物層１０７とをフォトリソグラフィーによりパターニングし、ドライエッチングを用いてエッチングする。これにより、ゲート電極１０８と、ペロブスカイト型酸化物層１０７と、半導体層１０６とから構成されるＭＯＳ構造を形成する。さらに、フォトリソグラフィーによりパターニングし、ドライエッチング又はウェットエッチングを用いて、オーミックコンタクト層１０４を露出するソース電極領域およびドレイン電極領域を形成する。
そして、スパッタ法又は蒸着法によりオーミック電極材料を堆積して、パターニングおよびエッチングすることでソース電極およびドレイン電極となるオーミック電極１０９を形成する。オーミック電極材料は、Ｔｉをオーミックコンタクト層１０４との接触に用い、低抵抗化のためにＡｌやＰｔ、Ａｕ等の積層構造を用いることが多い。
以上の製造方法にて、図１に示すIII−Ｖ族化合物半導体のＭＯＳ型電界効果トランジ
スタを形成することができる。
スタを形成することができる。
以上のように、本実施の形態の電界効果トランジスタ１００は、ペロブスカイト型酸化物をＰｔ上に堆積させた場合に、その結晶性が揃うことを利用し、さらには、Ｐｔが約３５０℃以上の温度でＧａＡｓなどのIII−Ｖ族化合物半導体に熱拡散することで半導体層を形成することを利用して形成されたＭＯＳ型電界効果トランジスタである。つまり、上述したように、本実施の形態の電界効果トランジスタ１００は、ゲート絶縁膜としてペロブスカイト型酸化物層１０７を備え、さらに、電子供給層１０３内にＰｔが拡散して形成された半導体層１０６を備える。
これにより、本実施の形態の電界効果トランジスタ１００は、良質な半導体−酸化物界面を有することで、低リーク電流で高周波応答特性に優れ、かつ、高速に動作することができる。
（実施の形態２）
本実施の形態の電界効果トランジスタは、実施の形態１では、Ｐｔ層をゲート電極直下の領域に選択的に形成したのに対して、Ｐｔ層を全面に形成する。このため、本実施の形態の電界効果トランジスタは、実施の形態１の電界効果トランジスタに比べて、さらに、酸化物層と絶縁膜との界面にＰｔ層を備える。以下では、まず、本実施の形態の電界効果トランジスタの構成の一例について、図３を用いて説明する。
本実施の形態の電界効果トランジスタは、実施の形態１では、Ｐｔ層をゲート電極直下の領域に選択的に形成したのに対して、Ｐｔ層を全面に形成する。このため、本実施の形態の電界効果トランジスタは、実施の形態１の電界効果トランジスタに比べて、さらに、酸化物層と絶縁膜との界面にＰｔ層を備える。以下では、まず、本実施の形態の電界効果トランジスタの構成の一例について、図３を用いて説明する。
図３は、本実施の形態の電界効果トランジスタ２００の構成の一例を示す構造断面図である。同図に示す電界効果トランジスタ２００は、新たにＰｔ層２１０を備える点が、実施の形態１の電界効果トランジスタ１００と異なっている。以下では、実施の形態１と同じ構成には同じ参照符号を付して説明を省略し、異なる点を中心に説明する。
Ｐｔ層２１０は、ゲート電極１０８が形成される領域における、絶縁膜１０５とペロブスカイト型酸化物層１０７との界面に形成されたＰｔ層である。Ｐｔ層２１０の膜厚は、例えば、２ｎｍ以下である。
以上に示すように、図３の電界効果トランジスタ２００では、電子供給層１０３中でペロブスカイト型酸化物層１０７の直下に半導体層１０６が存在し、半導体層１０６とペロブスカイト型酸化物層１０７とゲート電極１０８とによってＭＯＳ構造を形成している。また、本実施の形態では、Ｔ型に形成されたゲート酸化膜であるペロブスカイト型酸化物層１０７と絶縁膜１０５との間の側壁および底面にＰｔ層２１０が形成されている。
次に、図４を用いて、本実施の形態の電界効果トランジスタ２００の製造方法の一例について説明する。図４は、本実施の形態の電界効果トランジスタ２００の製造方法の一例を示す断面工程図である。
まず、図４（ａ）に示すように、実施の形態１と同様にして、半導体基板１０１上に、バッファ層（図示せず）と、チャネル層１０２と、電子供給層１０３と、オーミックコンタクト層１０４と、絶縁膜１０５とを形成する。オーミックコンタクト層１０４は、フォトリソグラフィーによるパターニングおよびエッチングにより所定の領域（ゲート領域）が除去され、２つの領域（ソース領域およびドレイン領域）に分けられる。また、ゲート領域に形成された絶縁膜１０５は、フォトリソグラフィーによるパターニングおよびエッチングにより所定の領域（ゲート電極領域）が除去される。
次いで、スパッタ法又は蒸着法を用いてＰｔを全面に堆積させることで、Ｐｔ層２１０を形成する。その際、Ｐｔの膜厚は、例えば、２ｎｍ以下であることが望ましい。
次いで、図４（ｂ）に示すように、ＳｒＴｉＯ3などのペロブスカイト型酸化物を、ＲＦスパッタ法、ＭＯＣＶＤ法、又はゾル・ゲル法を用いて全面に堆積させることで、ペロブスカイト型酸化物層１０７を形成する。この時に、Ｐｔ層２１０上において結晶性の揃ったペロブスカイト型酸化物が形成される。したがって、本実施の形態では、全面にＰｔ層２１０が形成されているので、ペロブスカイト型酸化物層１０７は、全ての領域において結晶性が揃っている。
次いで、酸素雰囲気中にて３５０℃以上の熱処理を施す。その際、Ｐｔが電子供給層１０３中に拡散し、図４（ｃ）に示すように新たな半導体層１０６が形成される。
次いで、図４（ｄ）に示すように、ゲート電極金属となるゲート電極材料１１１をペロブスカイト型酸化物層１０７上にスパッタ法を用いて堆積させる。ゲート電極材料１１１は、ペロブスカイト型酸化物に対してリーク電流が少ない材料を選択する必要があり、Ｐｔ、ＷＳｉ、ＷＳｉＮの使用が好ましい。
次いで、図４（ｅ）に示すように、ゲート電極材料１１１とペロブスカイト型酸化物層１０７とＰｔ層２１０とを、フォトリソグラフィーによりパターニングし、ドライエッチングを用いてエッチングする。これにより、ゲート電極１０８と、ペロブスカイト型酸化物層１０７と、半導体層１０６とで構成されるＭＯＳ構造を形成する。
次に、実施の形態１と同様にして、絶縁膜１０５のソース電極領域およびドレイン電極領域を除去することで、オーミックコンタクト層１０４を露出させる。そして、スパッタ法又は蒸着法を用いてオーミック電極材料を堆積して、パターニングおよびエッチングすることでソース電極およびドレイン電極となるオーミック電極１０９を形成する。オーミック電極材料はＴｉをオーミックコンタクト層との接触に用い、低抵抗化のためにＡｌやＰｔ、Ａｕ等の積層構造を用いることが多い。
以上の製造方法にて、図１に示すIII−Ｖ族化合物半導体のＭＯＳ型電界効果トランジスタを形成することができる。
以上のように、本実施の形態の電界効果トランジスタ１００は、実施の形態１と同様に、ペロブスカイト型酸化物をＰｔ上に堆積させた場合に、その結晶性が揃うことを利用し、さらには、Ｐｔが約３５０℃以上の温度でＧａＡｓなどのIII−Ｖ族化合物半導体に熱拡散することで半導体層を形成することを利用して形成されたＭＯＳ型電界効果トランジスタである。つまり、上述したように、本実施の形態の電界効果トランジスタ１００は、ゲート絶縁膜としてペロブスカイト型酸化物層１０７を備え、さらに、電子供給層１０３内にＰｔが拡散して形成された半導体層１０６を備える。
なお、実施の形態１ではゲート電極領域のみに堆積させたＰｔ上にペロブスカイト型酸化物を堆積させたのに対して、本実施の形態では、全面に堆積させたＰｔ上にペロブスカイト型酸化物を堆積させる。したがって、堆積したペロブスカイト型酸化物の結晶性をより高めることができる。なお、全面に堆積させたＰｔ層は、ゲート領域において、ペロブスカイト型酸化物層１０７と絶縁膜１０５との界面に残っている。
これにより、本実施の形態の電界効果トランジスタ２００は、良質な半導体−酸化物界面を有することで、低リーク電流で高周波応答特性に優れ、かつ、高速に動作することができる。
以上、本発明に係る電界効果トランジスタ及びその製造方法について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
本発明に係る電界効果トランジスタおよびその製造方法は、良質な半導体−酸化物界面を有し、例えば、高速動作可能であるという効果を奏し、例えば、ＭＭＩＣなどの各種半導体デバイスに利用することができる。
１００、２００ 電界効果トランジスタ
１０１ 半導体基板
１０２ チャネル層
１０３ 電子供給層
１０４ オーミックコンタクト層
１０５ 絶縁膜
１０６ 半導体層
１０７ ペロブスカイト型酸化物層
１０８ ゲート電極
１０９ オーミック電極
１１０、２１０ Ｐｔ層
１１１ ゲート電極材料
１０１ 半導体基板
１０２ チャネル層
１０３ 電子供給層
１０４ オーミックコンタクト層
１０５ 絶縁膜
１０６ 半導体層
１０７ ペロブスカイト型酸化物層
１０８ ゲート電極
１０９ オーミック電極
１１０、２１０ Ｐｔ層
１１１ ゲート電極材料
Claims (10)
- 半導体基板と、
前記半導体基板上に形成されたチャネル層と、
前記チャネル層上に形成された電子供給層と、
前記電子供給層内に形成され、Ｐｔを含む半導体層と、
前記半導体層上に形成され、ゲート絶縁膜として機能するペロブスカイト型酸化物を含む酸化物層と、
前記酸化物層上に形成されたゲート電極とを備える
電界効果トランジスタ。 - 前記電界効果トランジスタは、さらに、
前記電子供給層上に、前記ゲート電極を挟むように形成されたオーミックコンタクト層と、
前記電子供給層および前記オーミックコンタクト層上に形成され、前記電子供給層上の領域に第１開口と、前記オーミックコンタクト層上の領域に第２開口とを有する絶縁膜と、
前記オーミックコンタクト層と、前記第２開口を介して電気的に接続するオーミック電極とを備え、
前記半導体層は、前記電子供給層内に前記第１開口に露出するように形成され、
前記酸化物層は、前記第１開口に形成される
請求項１記載の電界効果トランジスタ。 - 前記電界効果トランジスタは、さらに、
前記絶縁膜と前記酸化物層との間に形成されたＰｔ層を備える
請求項２記載の電界効果トランジスタ。 - 前記半導体基板は、III−Ｖ族化合物半導体基板である
請求項１〜３のいずれか１項に記載の電界効果トランジスタ。 - 前記半導体基板は、ＧａＡｓ、ＩｎＰ、又はＧａＮを含む基板である
請求項４記載の電界効果トランジスタ。 - 前記酸化物層は、ＳｒＴｉＯ3を含む
請求項１〜５のいずれか１項に記載の電界効果トランジスタ。 - 前記半導体層は、さらに、前記電子供給層を構成する物質の原子を含む
請求項１〜６のいずれか１項に記載の電界効果トランジスタ。 - 半導体基板上にチャネル層を形成するチャネル層形成ステップと、
前記チャネル層上に電子供給層を形成する電子供給層形成ステップと、
前記電子供給層上に、Ｐｔを含む層であるＰｔ層を形成するＰｔ層形成ステップと、
前記Ｐｔ層上に、ゲート絶縁膜として機能するペロブスカイト型酸化物を含む酸化物層を形成する酸化物層形成ステップと、
熱処理を施し、前記Ｐｔ層に含まれるＰｔを前記電子供給層中に拡散させることで、半導体層を形成する半導体層形成ステップと、
前記酸化物層上にゲート電極を形成するゲート電極形成ステップとを含む
電界効果トランジスタの製造方法。 - 前記Ｐｔ層形成ステップでは、膜厚２ｎｍ以下のＰｔ層を形成する
請求項８記載の電界効果トランジスタの製造方法。 - 前記電界効果トランジスタの製造方法は、さらに、
前記電子供給層上の所定の領域を除く領域に、オーミックコンタクト層を形成するコンタクト層形成ステップと、
前記電子供給層の前記領域上および前記オーミックコンタクト層上に絶縁膜を形成し、前記電子供給層上の領域に第１開口と、前記オーミックコンタクト層上の領域に第２開口とを形成する絶縁膜形成ステップと、
前記第２開口に、前記オーミックコンタクト層と電気的に接続するオーミック電極を形成するオーミック電極形成ステップとを含み、
前記Ｐｔ層形成ステップでは、前記電子供給層上の、前記第１開口に露出した領域に前記Ｐｔ層を形成し、
前記酸化物層形成ステップでは、前記第１開口に形成された前記Ｐｔ層上に前記酸化物層を形成する
請求項８又は９記載の電界効果トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009139676A JP2010287696A (ja) | 2009-06-10 | 2009-06-10 | 電界効果トランジスタおよびその製造方法 |
| US12/722,583 US20100314696A1 (en) | 2009-06-10 | 2010-03-12 | Field-effect transistor and method of fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009139676A JP2010287696A (ja) | 2009-06-10 | 2009-06-10 | 電界効果トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010287696A true JP2010287696A (ja) | 2010-12-24 |
Family
ID=43305691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009139676A Pending JP2010287696A (ja) | 2009-06-10 | 2009-06-10 | 電界効果トランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20100314696A1 (ja) |
| JP (1) | JP2010287696A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013183026A (ja) * | 2012-03-01 | 2013-09-12 | Ntt Electornics Corp | ボンディングパッド電極及びボンディングパッド電極形成方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI20106181A0 (fi) * | 2010-11-11 | 2010-11-11 | Pekka Laukkanen | Menetelmä substraatin muodostamiseksi ja substraatti |
| CN107634009A (zh) * | 2017-08-10 | 2018-01-26 | 北京大学深圳研究生院 | 一种GaN MOS‑HEMT器件及其制备方法 |
| US10998434B2 (en) * | 2017-12-22 | 2021-05-04 | Vanguard International Semiconductor Corporation | Semiconductor device and method for forming the same |
| FR3088485B1 (fr) * | 2018-11-13 | 2021-04-30 | Commissariat Energie Atomique | Dispositif semi-conducteur a plaque de champ |
| CN112349777B (zh) * | 2020-09-16 | 2021-11-19 | 西安电子科技大学 | 具有钙钛矿复合栅结构的GaN HEMT光电探测器及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5572052A (en) * | 1992-07-24 | 1996-11-05 | Mitsubishi Denki Kabushiki Kaisha | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer |
| JPH06151872A (ja) * | 1992-11-09 | 1994-05-31 | Mitsubishi Kasei Corp | Ｆｅｔ素子 |
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| EP0926739A1 (en) * | 1997-12-24 | 1999-06-30 | Texas Instruments Incorporated | A structure of and method for forming a mis field effect transistor |
| US20020089023A1 (en) * | 2001-01-05 | 2002-07-11 | Motorola, Inc. | Low leakage current metal oxide-nitrides and method of fabricating same |
-
2009
- 2009-06-10 JP JP2009139676A patent/JP2010287696A/ja active Pending
-
2010
- 2010-03-12 US US12/722,583 patent/US20100314696A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013183026A (ja) * | 2012-03-01 | 2013-09-12 | Ntt Electornics Corp | ボンディングパッド電極及びボンディングパッド電極形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100314696A1 (en) | 2010-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6298139B2 (ja) | 電界効果トランジスタ | |
| CN106373884B (zh) | 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法 | |
| EP2840593B1 (en) | Enhanced switch device and manufacturing method therefor | |
| JP5401775B2 (ja) | 化合物半導体装置およびその製造方法 | |
| KR19980041734A (ko) | 반도체 장치 및 그 제조방법 | |
| JP2004511913A (ja) | 単一集積ｅ／ｄモードｈｅｍｔおよびその製造方法 | |
| CN106229345A (zh) | 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法 | |
| JP2010287696A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2006120898A (ja) | ショットキーバリアダイオード | |
| US6333543B1 (en) | Field-effect transistor with a buried mott material oxide channel | |
| CN104425620B (zh) | 半导体器件及其制造方法 | |
| US11869887B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20220375925A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20220375927A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11616127B2 (en) | Symmetric arrangement of field plates in semiconductor devices | |
| WO2023045046A1 (zh) | 无金欧姆接触电极、半导体器件和射频器件及其制法 | |
| JP2000208760A (ja) | 電界効果トランジスタ | |
| JP2008243927A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2001156179A (ja) | 化合物半導体集積回路の製造方法 | |
| CN116092935A (zh) | 一种AlGaN/GaN HEMT器件的制作方法 | |
| TWI528425B (zh) | 氮基半導體裝置與其之製造方法 | |
| WO2022031937A1 (en) | ENHANCEMENT-MODE GaN HFET | |
| JP2000174261A (ja) | 化合物半導体装置 | |
| JP2006303393A (ja) | 半導体装置とその製造方法 | |
| US6803613B2 (en) | Semiconductor device and manufacturing method of the same |