JP2004511913A - 単一集積ｅ／ｄモードｈｅｍｔおよびその製造方法 - Google Patents
単一集積ｅ／ｄモードｈｅｍｔおよびその製造方法 Download PDFInfo
- Publication number
- JP2004511913A JP2004511913A JP2002535175A JP2002535175A JP2004511913A JP 2004511913 A JP2004511913 A JP 2004511913A JP 2002535175 A JP2002535175 A JP 2002535175A JP 2002535175 A JP2002535175 A JP 2002535175A JP 2004511913 A JP2004511913 A JP 2004511913A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- single integrated
- ohmic
- hemt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 113
- 238000005530 etching Methods 0.000 claims abstract description 35
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
Abstract
障壁層の厚さの調節を正確に行うことにより、しきい電圧の均一な単一集積Ｅ／ＤモードＨＥＭＴおよびその製造方法を提供する。
半導体基板上に順次形成されるバッファ層、チャネル層、スペーサ層、第１の障壁層、第２の障壁層、第３の障壁層および第３の障壁層とオーミックコンタクトするオーミック層と、該第３の障壁層が露出されるように該オーミック層を食刻して形成される第１の露出領域と、該第２の障壁層が露出されるように該オーミック層および第３の障壁層を食刻して形成される第２の露出領域と、該第１の露出領域および第２の露出領域の上にそれぞれ形成されたゲート電極とを備える。
半導体基板上に順次形成されるバッファ層、チャネル層、スペーサ層、第１の障壁層、第２の障壁層、第３の障壁層および第３の障壁層とオーミックコンタクトするオーミック層と、該第３の障壁層が露出されるように該オーミック層を食刻して形成される第１の露出領域と、該第２の障壁層が露出されるように該オーミック層および第３の障壁層を食刻して形成される第２の露出領域と、該第１の露出領域および第２の露出領域の上にそれぞれ形成されたゲート電極とを備える。
Description
【０００１】
（技術分野）
本発明は、単一集積デプレッション／エンハンスメントモードＨＥＭＴおよびｐ−ＨＥＭＴ（以下、（ｐ−）ＨＥＭＴという）とその製造方法に関し、特に、単一基板上にしきい電圧の均一なＥ／Ｄモード（ｐ−）ＨＥＭＴおよびその製造方法に関する。
【０００２】
（背景技術）
化合物半導体素子であるＨＥＭＴまたはｐ−ＨＥＭＴ（以下、（ｐ−）ＨＥＭＴという）は、シリコンを用いた電子素子に比べて電子の速度特性に優れ、マイクロウェーブまたはミリメートルウェーブ帯域（１０−１００ＧＨｚ）の素子応用に広く利用されている。ＨＥＭＴ素子技術は、電界効果トランジスタのうち、最も高い動作周波数と低い超高周波雑音特性などの長所を有し、高性能のミリメートルウェーブ帯域の無線通信用回路および部品、または数十Ｇｂｐｓ級以上の光通信用回路および部品の開発に応用されている、非常に重要な素子技術である。一般に、ＨＥＭＴには、しきい電圧（ＶＴｈ）が負数値であるデプレッションモードトランジスタと、正数値であるエンハンスメントモードトランジスタとがある。ＭＭＩＣ（モノリシックマイクロ波集積回路）の製造には、一般にデプレッショモードトランジスタが用いられる。
【０００３】
図１（ａ）は、デプレッショモードＨＥＭＴ１０、１１のみを用いた集積回路の回路図である。同図に示したように、この回路の動作のためには（＋）電圧源であるＶｄｄおよび（−）電圧源である−Ｖｇの２つの電圧源が必要となる。従って、デプレッションモードＨＥＭＴ１０、１１のみで構成された集積回路を用いて無線通信用モジュールを製造する場合、２つの電圧源が必要とされ、モジュールが大型化するという問題がある。そのため、移動通信用端末のように軽くて超小型の部品が要求される場合、単一電圧源で動作可能な回路を制作することができる素子技術が要望される。
【０００４】
図１（ｂ）は、図１（ａ）の問題点を克服するため、単一電圧源を使用する他の回路図である。同図に示したように、この回路は、デプレッションモードＨＥＭＴ１０’とエンハンスメントモードＨＥＭＴ１１’を組み合わせて使用している。しかし、このような回路を単一集積回路化するためには、１つの基板上にデプレッションモードおよびエンハンスメントモードＨＥＭＴを制作することができる技術が必要となる。一般に、デプレッションモードＨＥＭＴとエンハンスメントモードＨＥＭＴとの単一集積化は、障壁層の厚さを調節することで実現される。
【０００５】
図２は、図１（ｂ）の回路図に示した単一集積化したデプレッションモードおよびエンハンスメントモードのＨＥＭＴを説明する断面図である。同図に示したように、まず、デプレッションモードＨＥＭＴを製造するため、フォトレジストを用いたゲートパターンを形成した後、オーミック層７０のみを食刻して障壁層５０を露出させ、露出領域５２を形成する。なお、障壁層５０の厚さは、デプレッションモードＨＥＭＴで動作するための負のしきい電圧が得られる厚さである。次に、食刻で露出された露出領域５２の上にゲート金属５６を形成する。また、エンハンスメントモードＨＥＭＴを生成するため、フォトレジストを用いたゲートパターンを形成した後、オーミック層６０を食刻して障壁層５０を露出させ、この露出された障壁層をさらに食刻して露出領域５４を形成する。この時、障壁層５０の厚さは、エンハンスメントモードＨＥＭＴで動作するための正のしきい電圧が得られる厚さである。次に、露出領域５４上にはゲート金属５８を形成する。
【０００６】
図３は、図２の厚さＴによるしきい電圧値を示すグラフである。同図に示したように、障壁層５０の厚さＴが増加すると、しきい電圧は（−）の値を有することになり、それにより、デプレッションモードで動作することになる。反対に、障壁層５０の厚さが減少すると、しきい電圧は（＋）の値を有することになり、それにより、エンハンスメントモードで動作することになる。従って、障壁層５０の厚さに応じてしきい電圧の大きさを調節することにより、デプレッションモード及びエンハンスメントモードのＨＥＭＴの製造が可能である。
【０００７】
素子特性の均一性と集積回路の歩留まりを向上するためには、各モードＨＥＭＴの障壁層５０の厚さを均一で、かつ厳しく維持することができるエピ構造および障壁層の食刻法が要求される。既存のＨＥＭＴ構造において、デプレッションモードＨＥＭＴの障壁層の厚さは、比較的正確に調節可能で、しきい電圧の均一性が比較的容易に確保される。これは、ゲート食刻工程を行うとき、食刻すべきオーミック層が障壁層と異なった物質からなっているため、選択的に湿式または乾式食刻によってオーミック層のみを正確に食刻することができるためである。しかし、エンハンスメントモードＨＥＭＴの製造のためには、同じ物質からなる障壁層を食刻して薄くしなければならないため、正確な厚さの調節が容易でなく、均一性が良くないため、しきい電圧が均一でなく、歩留まりの高いＭＭＩＣが得られないという問題点があった。
【０００８】
（発明の開示）
従って、本発明の目的は、障壁層の厚さの調節を正確に行うことにより、しきい電圧の均一な単一集積Ｅ／ＤモードＨＥＭＴを提供することにある。さらに本発明のもう一つの目的は、上記の単一集積Ｅ／ＤモードＨＥＭＴの製造方法を提供することにある。
【０００９】
上記のような目的を達成するための本発明の単一集積Ｅ／ＤモードＨＥＭＴは、半導体基板上に順次形成されるバッファ層、チャネル層、スペーサ層、第１の障壁層、第２の障壁層、第３の障壁層および第３の障壁層とオーミックコンタクトするオーミック層と、該第３の障壁層が露出されるように該オーミック層を食刻して形成される第１の露出領域と、該第２の障壁層が露出されるように該オーミック層および第３の障壁層を食刻して形成される第２の露出領域と、該第１の露出領域および第２の露出領域の上にそれぞれ形成されたゲート電極と、を備えることを特徴とする。
【００１０】
上記のような目的を達成するための本発明の単一集積Ｅ／ＤモードＨＥＭＴの製造方法は、半導体基板上に、バッファ層、チャネル層、スペーサ層、第１の障壁層、第２の障壁層、第３の障壁層および第３の障壁層とオーミックコンタクトするオーミック層を順次形成するステップと、該第３の障壁層が露出されるように該オーミック層を食刻して第１の露出領域を形成するステップと、該第２の障壁層が露出されるように該オーミック層および第３の障壁層を食刻して第２の露出領域を形成するステップと、該第１の露出領域および第２の露出領域の上にゲート電極をそれぞれ形成するステップとを備えることを特徴とする。
【００１１】
（発明を実施するための最良の形態）
以下、本発明の好適な実施形態について添付の図面に基づいて詳細に説明する。図４は、本発明の単一集積Ｅ／ＤモードＨＥＭＴを説明するための断面図である。同図に示したように、半絶縁ＧａＡｓからなる基板１２０上には不純物がドーピングされていないＧａＡｓ、ＧａＡｓ／ＡｌｘＧａ１−ｘＡｓ（０＜ｘ≦１）超格子層、または、この２つを組み合わせたバッファ層１３０が形成され、このバッファ層１３０上にはチャネル層１４０が形成される。チャネル層１４０は、ＨＥＭＴ素子の場合は、不純物のドーピングされていないＧａＡｓからなり、ｐ−ＨＥＭＴ素子の場合は、不純物のドーピングされていないＩｎｘＧａ１−ｘＡｓ（０＜ｘ≦０．３５）からなる。
【００１２】
チャネル層１４０上には、第１の障壁層１５０、第２の障壁層１５２、第３の障壁層１５４が順次積層される。なお、該第１の障壁層１５０および第３の障壁層１５４は、ＧａＡｓに格子整合されているＩｎ０．５Ｇａ０．５Ｐからなる。障壁層は、一般にｎ型でモジュレーションドーピングされており、ドーピングの分布は、構造により異なるようになる。例えば、均一ドーピング構造、デルタ・ドーピング構造、均一ドーピングとデルタ・ドーピングとの混合構造などがある。第１の障壁層１５０とチャネル層１４０との間には、スペーサ層１４５が形成される。スペーサ層１４５は、数ｍｍの厚さを有し、不純物のドーピングされていないＩｎ０．５Ｇａ０．５Ｐ結晶からなっている。スペーサ層１４５は、第１の障壁層１５０内に存在するイオン化した不純物によるチャネル層での電子移動度の減少を防止するためのものである。第２の障壁層１５２は、ＧａＡｓに格子整合されていないＩｎｘＧａ１−ｘＰ（０＜ｘ＜０．５）からなっている。第２の障壁層１５２は、ストレインド・レイヤであり、ストレインによる混乱を発生することなく形成することができる臨界の厚さより薄く形成する必要がある。ストレインによる混乱を発生することなく形成することができる臨界の厚さは、ｘ値が０．５より小さくなるほど薄くなり、ｘ値が０．８の場合は、約２−３ｎｍより大きな値を有する。
【００１３】
第３の障壁層１５４上には、ＨＥＭＴのソース・ドレインオーミックを形成するためのオーミック層１６０が形成され、このオーミック層１６０は、高濃度ｎ型でドーピングされたＧａＡｓからなっている。デプレッションモードＨＥＭＴ素子のゲート電極は、第３の障壁層が露出されるようにオーミック層を食刻して生成された第１の露出領域２５２に形成されるが、第１のゲート電極３５６は、Ｔｉ、Ｐｔ、Ａｕで組成される。インハンスメントモードＨＥＭＴ素子は、オーミック層１６０を食刻した後、露出された第３の障壁層１５４をさらに食刻して生成された露出領域２５４を有し、この露出領域２５４上にはＴｉ、Ｐｔ、Ａｕで組成される第２のゲート電極３５８が形成される。
【００１４】
図５（ａ）は、ゲート金属３５６、第１の障壁層１５０、第２の障壁層１５２および第３の障壁層間の平衡状態でのエネルギーバンドダイアグラムである。図５（ｂ）は、ゲート金属３５８、第２の障壁層１５２および第３の障壁層１５４間の平衡状態でのエネルギーバンドダイアグラムである。同図に示したように、ＩｎｘＧａ１−ｘＰ（０＜ｘ＜０．５）からなる第２の障壁層１５２は、第３の障壁層１５４の一部を均一選択的に食刻するための食刻停止層の機能をはたし、また、第２の障壁層１５２とゲート金属とのショットキ電位障壁（Фｂ）の大きさを、Ｉｎ０．５Ｇａ０．５Ｐの第１の障壁層１５０とゲート金属とのショットキ電位障壁のそれより大きくする機能をはたす。この増加されたショットキ電位障壁は、エンハンスメントモードＨＥＭＴの全体障壁層の厚さを増加させる。増加された全体障壁層の厚さは、エンハンスメントモードＨＥＭＴのゲート静電容量を減少させ、エンハンスメントモードＨＥＭＴ素子の速度特性を向上させる。
【００１５】
本発明による単一集積Ｅ／ＤモードＩｎＧａＰ／（Ｉｎ）ＧａＡｓ ＨＥＭＴ素子は、エンハンスメントモードＨＥＭＴの障壁層の厚さを正確に調節することができるため、均一なしきい電圧を有する単一集積Ｅ／ＤモードＩｎＧａＰ／（Ｉｎ）ＧａＡｓ ＨＥＭＴ素子の製造が可能である。
【００１６】
また、本発明に係る単一集積Ｅ／ＤモードＨＥＭＴは、ゲート金属との電位障壁値を増加させ、エンハンスメントＨＥＭＴ素子のしきい電圧を得るための全体障壁層の厚さを増加させることで、エンハンスメントＨＥＭＴ素子のゲート静電容量が減少され、トランジスタの速度特性を向上する効果を奏する。
【００１７】
図６の（ａ）〜（ｇ）は、図４に示す単一集積Ｅ／ＤモードＩｎＧａＰ／（Ｉｎ）ＧａＡｓ ＨＥＭＴ素子の製造方法を説明するための断面図である。図６（ａ）は、バッファ層１３０、チャネル層１４０、スペーサ層１４５、第１の障壁層１５０、第２の障壁層１５２、第３の障壁層１５４およびオーミック層１６０を形成する段階を説明するための断面図である。基板１２０の上にはバッファ層１３０、チャネル層１４０、スペーサ層１４５、第１の障壁層１５０、第２の障壁層１５２、第３の障壁層１５４およびオーミック層１６０が順次積層される。
【００１８】
図６（ｂ）は、ソース・ドレインオーミックパターンを形成するステップを説明するための断面図である。先ず、Ｅ／ＤモードＨＥＭＴのメサパターンを、フォトレジストをマスクとしてオーミック層１６０、第１の障壁層１５０、第２の障壁層１５２、第３の障壁層１５４、チャネル層１４０およびバッファ層１３０の一部を食刻してそれぞれの素子を電気的に隔離させる。次に、フォトレジストを用いてソース・ドレインオーミックパターンを形成した後、真空蒸着とリフトオフ工程を通じてソース・ドレインオーミック金属パターンを形成し、急速熱処理工程（ＲＴＡ）によりソース・ドレインオーミックコンタクト１７０を形成する。
【００１９】
図６（ｃ）および図６（ｄ）は、デプレッションモードＨＥＭＴ素子１００を製造するステップを説明するための断面図である。まず、フォトレジストを用いてデプレッションモードＨＥＭＴ１００のメサパターン上にゲートパターンを形成し、オーミック層１６０を第３の障壁層１５４に対して選択的に食刻する。選択的食刻液として用いられるＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ、または、Ｈ３ＰＯ４：Ｈ２Ｏ２Ｈ２Ｏベース溶液による食刻は、ＩｎＧａＰからなる第３の障壁層１５４に対する食刻速度より、ＧａＡｓからなるオーミック層１６０の食刻速度が１００倍以上速いため、第３の障壁層１５４をほとんど食刻せず、オーバーエッチングされても障壁層の厚さが殆ど変化しないため、均一でかつ正確なしきい電圧特性を有するデプレッションモードＨＥＭＴの製造が可能である。次に、ゲート食刻の工程後、第３の障壁層１５４上に形成された露出領域２５２上に、Ｔｉ、Ｐｔ、Ａｕなどのようなゲート金属３５６を真空蒸着し、リフトオフ工程を通じてゲートを形成すると、デプレッションモードＨＥＭＴ１００の製造が完了する。
【００２０】
図６（ｅ）及び図６（ｇ）は、エンハンスメントモードＨＥＭＴ１１０素子を製造するステップを示す断面図である。まず、フォトレジストを用いてエンハンスメントモードＨＥＭＴのメサパターン上にゲートパターンを形成し、オーミック層１６０を第３の障壁層１５４に対して選択的に食刻する。選択的食刻液としては、デプレッションモードＨＥＭＴのオーミック層１６０のそれと同じＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ、または、Ｈ３ＰＯ４：Ｈ２Ｏ２Ｈ２Ｏベース溶液を使用する。オーミック層１６０の食刻後、残っている第３の障壁層１５４の厚さは、選択的食刻溶液を使用しているため、非常に均一である。次に、オーミック層１６０を食刻し、露出された第３の障壁層１５４を第２の障壁層１５２に対して選択的な食刻を行う。第２の障壁層１５２に対する第３の障壁層１５４の選択的な食刻液としては、ＨＣｌ：Ｈ２Ｏ、または、Ｈ３ＰＯ４：ＨＣｌベース溶液が使用される。この食刻溶液の選択度は、第２の障壁層１５２をなすＩｎｘＧａ１−ｘＰ（０＜ｘ＜０．５）のｘ値が０に近くなるほど高くなる。ｘ値が十分小さい場合、この食刻溶液は、第２の障壁層１５２を殆ど食刻せず、オーバーエッチングされても第２の障壁層１５２の厚さが変化しないため、均一でかつ正確なしきい電圧特性を有するエンハンスメントモードＨＥＭＴが得られる。
【００２１】
ゲートの食刻工程後、露出された領域２５４上に、Ｔｉ、Ｐｔ、Ａｕなどのようなゲート金属を真空蒸着し、リフトオフ工程を通じてゲート金属３５８を形成すると、図４に示す単一集積Ｅ／ＤモードＨＥＭＴが得られる。
【００２２】
本発明によれば、簡単に経済的な選択的湿式食刻工程を通じて、均一性を有する単一集積化されたＥ／ＤモードＨＥＭＴ素子の製造が可能となる。また、本発明は、ＭＭＩＣの歩留まりを向上させ、製品競争力を向上させる。さらに、本発明の単一集積Ｅ／ＤモードＨＥＭＴの第２の障壁層は、ゲート金属との電位障壁値を増加させて、要求されるエンハンスメントＨＥＭＴ素子のしきい電圧を得るための全体障壁層の厚さを増加させ、エンハンスメントＨＥＭＴのゲート静電容量が減少し、トランジスタの速度特性を向上させる。
【図面の簡単な説明】
【図１】
図１（ａ）は、デプレッションモードＨＥＭＴのみを用いたインバータの回路図、図１（ｂ）は、Ｅ／ＤモードＨＥＭＴを用いたインバータの回路図である。
【図２】
従来技術において単一集積されたＥ／ＤモードＨＥＭＴの断面図である。
【図３】
障壁層の厚さＴによるしきい電圧値を示すグラフである。
【図４】
本発明に係る単一集積Ｅ／ＤモードＨＥＭＴの断面図である。
【図５】
図５（ａ）は、本発明に係るデプレッションモードＨＥＭＴの平衡状態でのエネルギーバンドダイアグラム、図５（ｂ）は、本発明に係るエンハンスメントモードＨＥＭＴの平衡状態でのエネルギーバンドダイアグラムである。
【図６】
図６（ａ）〜（ｇ）は、本発明の単一集積Ｅ／ＤモードＨＥＭＴの製造方法を説明するための断面図である。
【符号の説明】
１２０ 基板
１３０ バッファ層
１４０ チャネル層
１４５ スペーサ層
１５０ 第１の障壁層
１５２ 第２の障壁層
１５４ 第３の障壁層
１６０ オーミック層
１７０ オーミックコンタクト層
２５２、２５４ 露出領域
３５６ 第１のゲート電極
３５８ 第２のゲート電極
（技術分野）
本発明は、単一集積デプレッション／エンハンスメントモードＨＥＭＴおよびｐ−ＨＥＭＴ（以下、（ｐ−）ＨＥＭＴという）とその製造方法に関し、特に、単一基板上にしきい電圧の均一なＥ／Ｄモード（ｐ−）ＨＥＭＴおよびその製造方法に関する。
【０００２】
（背景技術）
化合物半導体素子であるＨＥＭＴまたはｐ−ＨＥＭＴ（以下、（ｐ−）ＨＥＭＴという）は、シリコンを用いた電子素子に比べて電子の速度特性に優れ、マイクロウェーブまたはミリメートルウェーブ帯域（１０−１００ＧＨｚ）の素子応用に広く利用されている。ＨＥＭＴ素子技術は、電界効果トランジスタのうち、最も高い動作周波数と低い超高周波雑音特性などの長所を有し、高性能のミリメートルウェーブ帯域の無線通信用回路および部品、または数十Ｇｂｐｓ級以上の光通信用回路および部品の開発に応用されている、非常に重要な素子技術である。一般に、ＨＥＭＴには、しきい電圧（ＶＴｈ）が負数値であるデプレッションモードトランジスタと、正数値であるエンハンスメントモードトランジスタとがある。ＭＭＩＣ（モノリシックマイクロ波集積回路）の製造には、一般にデプレッショモードトランジスタが用いられる。
【０００３】
図１（ａ）は、デプレッショモードＨＥＭＴ１０、１１のみを用いた集積回路の回路図である。同図に示したように、この回路の動作のためには（＋）電圧源であるＶｄｄおよび（−）電圧源である−Ｖｇの２つの電圧源が必要となる。従って、デプレッションモードＨＥＭＴ１０、１１のみで構成された集積回路を用いて無線通信用モジュールを製造する場合、２つの電圧源が必要とされ、モジュールが大型化するという問題がある。そのため、移動通信用端末のように軽くて超小型の部品が要求される場合、単一電圧源で動作可能な回路を制作することができる素子技術が要望される。
【０００４】
図１（ｂ）は、図１（ａ）の問題点を克服するため、単一電圧源を使用する他の回路図である。同図に示したように、この回路は、デプレッションモードＨＥＭＴ１０’とエンハンスメントモードＨＥＭＴ１１’を組み合わせて使用している。しかし、このような回路を単一集積回路化するためには、１つの基板上にデプレッションモードおよびエンハンスメントモードＨＥＭＴを制作することができる技術が必要となる。一般に、デプレッションモードＨＥＭＴとエンハンスメントモードＨＥＭＴとの単一集積化は、障壁層の厚さを調節することで実現される。
【０００５】
図２は、図１（ｂ）の回路図に示した単一集積化したデプレッションモードおよびエンハンスメントモードのＨＥＭＴを説明する断面図である。同図に示したように、まず、デプレッションモードＨＥＭＴを製造するため、フォトレジストを用いたゲートパターンを形成した後、オーミック層７０のみを食刻して障壁層５０を露出させ、露出領域５２を形成する。なお、障壁層５０の厚さは、デプレッションモードＨＥＭＴで動作するための負のしきい電圧が得られる厚さである。次に、食刻で露出された露出領域５２の上にゲート金属５６を形成する。また、エンハンスメントモードＨＥＭＴを生成するため、フォトレジストを用いたゲートパターンを形成した後、オーミック層６０を食刻して障壁層５０を露出させ、この露出された障壁層をさらに食刻して露出領域５４を形成する。この時、障壁層５０の厚さは、エンハンスメントモードＨＥＭＴで動作するための正のしきい電圧が得られる厚さである。次に、露出領域５４上にはゲート金属５８を形成する。
【０００６】
図３は、図２の厚さＴによるしきい電圧値を示すグラフである。同図に示したように、障壁層５０の厚さＴが増加すると、しきい電圧は（−）の値を有することになり、それにより、デプレッションモードで動作することになる。反対に、障壁層５０の厚さが減少すると、しきい電圧は（＋）の値を有することになり、それにより、エンハンスメントモードで動作することになる。従って、障壁層５０の厚さに応じてしきい電圧の大きさを調節することにより、デプレッションモード及びエンハンスメントモードのＨＥＭＴの製造が可能である。
【０００７】
素子特性の均一性と集積回路の歩留まりを向上するためには、各モードＨＥＭＴの障壁層５０の厚さを均一で、かつ厳しく維持することができるエピ構造および障壁層の食刻法が要求される。既存のＨＥＭＴ構造において、デプレッションモードＨＥＭＴの障壁層の厚さは、比較的正確に調節可能で、しきい電圧の均一性が比較的容易に確保される。これは、ゲート食刻工程を行うとき、食刻すべきオーミック層が障壁層と異なった物質からなっているため、選択的に湿式または乾式食刻によってオーミック層のみを正確に食刻することができるためである。しかし、エンハンスメントモードＨＥＭＴの製造のためには、同じ物質からなる障壁層を食刻して薄くしなければならないため、正確な厚さの調節が容易でなく、均一性が良くないため、しきい電圧が均一でなく、歩留まりの高いＭＭＩＣが得られないという問題点があった。
【０００８】
（発明の開示）
従って、本発明の目的は、障壁層の厚さの調節を正確に行うことにより、しきい電圧の均一な単一集積Ｅ／ＤモードＨＥＭＴを提供することにある。さらに本発明のもう一つの目的は、上記の単一集積Ｅ／ＤモードＨＥＭＴの製造方法を提供することにある。
【０００９】
上記のような目的を達成するための本発明の単一集積Ｅ／ＤモードＨＥＭＴは、半導体基板上に順次形成されるバッファ層、チャネル層、スペーサ層、第１の障壁層、第２の障壁層、第３の障壁層および第３の障壁層とオーミックコンタクトするオーミック層と、該第３の障壁層が露出されるように該オーミック層を食刻して形成される第１の露出領域と、該第２の障壁層が露出されるように該オーミック層および第３の障壁層を食刻して形成される第２の露出領域と、該第１の露出領域および第２の露出領域の上にそれぞれ形成されたゲート電極と、を備えることを特徴とする。
【００１０】
上記のような目的を達成するための本発明の単一集積Ｅ／ＤモードＨＥＭＴの製造方法は、半導体基板上に、バッファ層、チャネル層、スペーサ層、第１の障壁層、第２の障壁層、第３の障壁層および第３の障壁層とオーミックコンタクトするオーミック層を順次形成するステップと、該第３の障壁層が露出されるように該オーミック層を食刻して第１の露出領域を形成するステップと、該第２の障壁層が露出されるように該オーミック層および第３の障壁層を食刻して第２の露出領域を形成するステップと、該第１の露出領域および第２の露出領域の上にゲート電極をそれぞれ形成するステップとを備えることを特徴とする。
【００１１】
（発明を実施するための最良の形態）
以下、本発明の好適な実施形態について添付の図面に基づいて詳細に説明する。図４は、本発明の単一集積Ｅ／ＤモードＨＥＭＴを説明するための断面図である。同図に示したように、半絶縁ＧａＡｓからなる基板１２０上には不純物がドーピングされていないＧａＡｓ、ＧａＡｓ／ＡｌｘＧａ１−ｘＡｓ（０＜ｘ≦１）超格子層、または、この２つを組み合わせたバッファ層１３０が形成され、このバッファ層１３０上にはチャネル層１４０が形成される。チャネル層１４０は、ＨＥＭＴ素子の場合は、不純物のドーピングされていないＧａＡｓからなり、ｐ−ＨＥＭＴ素子の場合は、不純物のドーピングされていないＩｎｘＧａ１−ｘＡｓ（０＜ｘ≦０．３５）からなる。
【００１２】
チャネル層１４０上には、第１の障壁層１５０、第２の障壁層１５２、第３の障壁層１５４が順次積層される。なお、該第１の障壁層１５０および第３の障壁層１５４は、ＧａＡｓに格子整合されているＩｎ０．５Ｇａ０．５Ｐからなる。障壁層は、一般にｎ型でモジュレーションドーピングされており、ドーピングの分布は、構造により異なるようになる。例えば、均一ドーピング構造、デルタ・ドーピング構造、均一ドーピングとデルタ・ドーピングとの混合構造などがある。第１の障壁層１５０とチャネル層１４０との間には、スペーサ層１４５が形成される。スペーサ層１４５は、数ｍｍの厚さを有し、不純物のドーピングされていないＩｎ０．５Ｇａ０．５Ｐ結晶からなっている。スペーサ層１４５は、第１の障壁層１５０内に存在するイオン化した不純物によるチャネル層での電子移動度の減少を防止するためのものである。第２の障壁層１５２は、ＧａＡｓに格子整合されていないＩｎｘＧａ１−ｘＰ（０＜ｘ＜０．５）からなっている。第２の障壁層１５２は、ストレインド・レイヤであり、ストレインによる混乱を発生することなく形成することができる臨界の厚さより薄く形成する必要がある。ストレインによる混乱を発生することなく形成することができる臨界の厚さは、ｘ値が０．５より小さくなるほど薄くなり、ｘ値が０．８の場合は、約２−３ｎｍより大きな値を有する。
【００１３】
第３の障壁層１５４上には、ＨＥＭＴのソース・ドレインオーミックを形成するためのオーミック層１６０が形成され、このオーミック層１６０は、高濃度ｎ型でドーピングされたＧａＡｓからなっている。デプレッションモードＨＥＭＴ素子のゲート電極は、第３の障壁層が露出されるようにオーミック層を食刻して生成された第１の露出領域２５２に形成されるが、第１のゲート電極３５６は、Ｔｉ、Ｐｔ、Ａｕで組成される。インハンスメントモードＨＥＭＴ素子は、オーミック層１６０を食刻した後、露出された第３の障壁層１５４をさらに食刻して生成された露出領域２５４を有し、この露出領域２５４上にはＴｉ、Ｐｔ、Ａｕで組成される第２のゲート電極３５８が形成される。
【００１４】
図５（ａ）は、ゲート金属３５６、第１の障壁層１５０、第２の障壁層１５２および第３の障壁層間の平衡状態でのエネルギーバンドダイアグラムである。図５（ｂ）は、ゲート金属３５８、第２の障壁層１５２および第３の障壁層１５４間の平衡状態でのエネルギーバンドダイアグラムである。同図に示したように、ＩｎｘＧａ１−ｘＰ（０＜ｘ＜０．５）からなる第２の障壁層１５２は、第３の障壁層１５４の一部を均一選択的に食刻するための食刻停止層の機能をはたし、また、第２の障壁層１５２とゲート金属とのショットキ電位障壁（Фｂ）の大きさを、Ｉｎ０．５Ｇａ０．５Ｐの第１の障壁層１５０とゲート金属とのショットキ電位障壁のそれより大きくする機能をはたす。この増加されたショットキ電位障壁は、エンハンスメントモードＨＥＭＴの全体障壁層の厚さを増加させる。増加された全体障壁層の厚さは、エンハンスメントモードＨＥＭＴのゲート静電容量を減少させ、エンハンスメントモードＨＥＭＴ素子の速度特性を向上させる。
【００１５】
本発明による単一集積Ｅ／ＤモードＩｎＧａＰ／（Ｉｎ）ＧａＡｓ ＨＥＭＴ素子は、エンハンスメントモードＨＥＭＴの障壁層の厚さを正確に調節することができるため、均一なしきい電圧を有する単一集積Ｅ／ＤモードＩｎＧａＰ／（Ｉｎ）ＧａＡｓ ＨＥＭＴ素子の製造が可能である。
【００１６】
また、本発明に係る単一集積Ｅ／ＤモードＨＥＭＴは、ゲート金属との電位障壁値を増加させ、エンハンスメントＨＥＭＴ素子のしきい電圧を得るための全体障壁層の厚さを増加させることで、エンハンスメントＨＥＭＴ素子のゲート静電容量が減少され、トランジスタの速度特性を向上する効果を奏する。
【００１７】
図６の（ａ）〜（ｇ）は、図４に示す単一集積Ｅ／ＤモードＩｎＧａＰ／（Ｉｎ）ＧａＡｓ ＨＥＭＴ素子の製造方法を説明するための断面図である。図６（ａ）は、バッファ層１３０、チャネル層１４０、スペーサ層１４５、第１の障壁層１５０、第２の障壁層１５２、第３の障壁層１５４およびオーミック層１６０を形成する段階を説明するための断面図である。基板１２０の上にはバッファ層１３０、チャネル層１４０、スペーサ層１４５、第１の障壁層１５０、第２の障壁層１５２、第３の障壁層１５４およびオーミック層１６０が順次積層される。
【００１８】
図６（ｂ）は、ソース・ドレインオーミックパターンを形成するステップを説明するための断面図である。先ず、Ｅ／ＤモードＨＥＭＴのメサパターンを、フォトレジストをマスクとしてオーミック層１６０、第１の障壁層１５０、第２の障壁層１５２、第３の障壁層１５４、チャネル層１４０およびバッファ層１３０の一部を食刻してそれぞれの素子を電気的に隔離させる。次に、フォトレジストを用いてソース・ドレインオーミックパターンを形成した後、真空蒸着とリフトオフ工程を通じてソース・ドレインオーミック金属パターンを形成し、急速熱処理工程（ＲＴＡ）によりソース・ドレインオーミックコンタクト１７０を形成する。
【００１９】
図６（ｃ）および図６（ｄ）は、デプレッションモードＨＥＭＴ素子１００を製造するステップを説明するための断面図である。まず、フォトレジストを用いてデプレッションモードＨＥＭＴ１００のメサパターン上にゲートパターンを形成し、オーミック層１６０を第３の障壁層１５４に対して選択的に食刻する。選択的食刻液として用いられるＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ、または、Ｈ３ＰＯ４：Ｈ２Ｏ２Ｈ２Ｏベース溶液による食刻は、ＩｎＧａＰからなる第３の障壁層１５４に対する食刻速度より、ＧａＡｓからなるオーミック層１６０の食刻速度が１００倍以上速いため、第３の障壁層１５４をほとんど食刻せず、オーバーエッチングされても障壁層の厚さが殆ど変化しないため、均一でかつ正確なしきい電圧特性を有するデプレッションモードＨＥＭＴの製造が可能である。次に、ゲート食刻の工程後、第３の障壁層１５４上に形成された露出領域２５２上に、Ｔｉ、Ｐｔ、Ａｕなどのようなゲート金属３５６を真空蒸着し、リフトオフ工程を通じてゲートを形成すると、デプレッションモードＨＥＭＴ１００の製造が完了する。
【００２０】
図６（ｅ）及び図６（ｇ）は、エンハンスメントモードＨＥＭＴ１１０素子を製造するステップを示す断面図である。まず、フォトレジストを用いてエンハンスメントモードＨＥＭＴのメサパターン上にゲートパターンを形成し、オーミック層１６０を第３の障壁層１５４に対して選択的に食刻する。選択的食刻液としては、デプレッションモードＨＥＭＴのオーミック層１６０のそれと同じＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ、または、Ｈ３ＰＯ４：Ｈ２Ｏ２Ｈ２Ｏベース溶液を使用する。オーミック層１６０の食刻後、残っている第３の障壁層１５４の厚さは、選択的食刻溶液を使用しているため、非常に均一である。次に、オーミック層１６０を食刻し、露出された第３の障壁層１５４を第２の障壁層１５２に対して選択的な食刻を行う。第２の障壁層１５２に対する第３の障壁層１５４の選択的な食刻液としては、ＨＣｌ：Ｈ２Ｏ、または、Ｈ３ＰＯ４：ＨＣｌベース溶液が使用される。この食刻溶液の選択度は、第２の障壁層１５２をなすＩｎｘＧａ１−ｘＰ（０＜ｘ＜０．５）のｘ値が０に近くなるほど高くなる。ｘ値が十分小さい場合、この食刻溶液は、第２の障壁層１５２を殆ど食刻せず、オーバーエッチングされても第２の障壁層１５２の厚さが変化しないため、均一でかつ正確なしきい電圧特性を有するエンハンスメントモードＨＥＭＴが得られる。
【００２１】
ゲートの食刻工程後、露出された領域２５４上に、Ｔｉ、Ｐｔ、Ａｕなどのようなゲート金属を真空蒸着し、リフトオフ工程を通じてゲート金属３５８を形成すると、図４に示す単一集積Ｅ／ＤモードＨＥＭＴが得られる。
【００２２】
本発明によれば、簡単に経済的な選択的湿式食刻工程を通じて、均一性を有する単一集積化されたＥ／ＤモードＨＥＭＴ素子の製造が可能となる。また、本発明は、ＭＭＩＣの歩留まりを向上させ、製品競争力を向上させる。さらに、本発明の単一集積Ｅ／ＤモードＨＥＭＴの第２の障壁層は、ゲート金属との電位障壁値を増加させて、要求されるエンハンスメントＨＥＭＴ素子のしきい電圧を得るための全体障壁層の厚さを増加させ、エンハンスメントＨＥＭＴのゲート静電容量が減少し、トランジスタの速度特性を向上させる。
【図面の簡単な説明】
【図１】
図１（ａ）は、デプレッションモードＨＥＭＴのみを用いたインバータの回路図、図１（ｂ）は、Ｅ／ＤモードＨＥＭＴを用いたインバータの回路図である。
【図２】
従来技術において単一集積されたＥ／ＤモードＨＥＭＴの断面図である。
【図３】
障壁層の厚さＴによるしきい電圧値を示すグラフである。
【図４】
本発明に係る単一集積Ｅ／ＤモードＨＥＭＴの断面図である。
【図５】
図５（ａ）は、本発明に係るデプレッションモードＨＥＭＴの平衡状態でのエネルギーバンドダイアグラム、図５（ｂ）は、本発明に係るエンハンスメントモードＨＥＭＴの平衡状態でのエネルギーバンドダイアグラムである。
【図６】
図６（ａ）〜（ｇ）は、本発明の単一集積Ｅ／ＤモードＨＥＭＴの製造方法を説明するための断面図である。
【符号の説明】
１２０ 基板
１３０ バッファ層
１４０ チャネル層
１４５ スペーサ層
１５０ 第１の障壁層
１５２ 第２の障壁層
１５４ 第３の障壁層
１６０ オーミック層
１７０ オーミックコンタクト層
２５２、２５４ 露出領域
３５６ 第１のゲート電極
３５８ 第２のゲート電極
Claims (14)
- 半導体基板上に順次形成されるバッファ層、チャネル層、スペーサ層、第１の障壁層、第２の障壁層、第３の障壁層および第３の障壁層とオーミックコンタクトするオーミック層と、
該第３の障壁層が露出されるように該オーミック層を食刻して形成される第１の露出領域と、
該第２の障壁層が露出されるように該オーミック層および第３の障壁層を食刻して形成される第２の露出領域と、
該第１の露出領域および第２の露出領域の上にそれぞれ形成されたゲート電極と、
を備えることを特徴とする単一集積Ｅ／ＤモードＨＥＭＴ。 - 前記基板は、半絶縁ＧａＡｓ基板であることを特徴とする請求項１に記載の単一集積Ｅ／ＤモードＨＥＭＴ。
- 前記バッファ層は、ドーピングされていないＧａＡｓ、ＧａＡｓ／ＡｌｘＧａ１−ｘＡｓ超格子、または、ＧａＡｓとＧａＡｓ／ＡｌｘＧａ１−ｘＡｓ（０＜ｘ≦１）超格子とが混合された結晶層からなることを特徴とする請求項１に記載の単一集積Ｅ／ＤモードＨＥＭＴ（但し、０＜ｘ≦１）。
- 前記チャネル層は、ドーピングされていないＧａＡｓからなることを特徴とする請求項１に記載の単一集積Ｅ／ＤモードＨＥＭＴ。
- 前記チャネル層は、ドーピングされていないＩｎｘＧａ１−ｘＡｓからなることを特徴とする請求項１に記載の単一集積Ｅ／ＤモードＨＥＭＴ（但し、０＜ｘ≦０．３５）。
- 前記スペーサ層は、不純物でドーピングされていないＩｎ０．５Ｇａ０．５Ｐからなることを特徴とする請求項１に記載の単一集積Ｅ／ＤモードＨＥＭＴ。
- 前記第１の障壁層は、ＧａＡｓに格子整合され、ｎ型不純物でドーピングされたＩｎ０．５Ｇａ０．５Ｐからなることを特徴とする請求項１に記載の単一集積Ｅ／ＤモードＨＥＭＴ。
- 前記第２の障壁層は、ＧａＡｓに格子整合されず、ｎ型不純物でドーピングされたＩｎｘＧａ１−ｘＰからなることを特徴とする請求項１に記載の単一集積Ｅ／ＤモードＨＥＭＴ（但し、０＜ｘ＜０．５）。
- 前記第２の障壁層は、ＧａＡｓに格子整合されず、ドーピングされていないＩｎｘＧａ１−ｘＰからなることを特徴とする請求項１に記載の単一集積Ｅ／ＤモードＨＥＭＴ（但し、０＜ｘ＜０．５）。
- 前記第３の障壁層は、ＧａＡｓに格子整合され、ｎ型不純物でドーピングされたＩｎ０．５Ｇａ０．５Ｐからなることを特徴とする請求項１に記載の単一集積Ｅ／ＤモードＨＥＭＴ。
- 前記第３の障壁層は、ＧａＡｓに格子整合され、ドーピングされていないＩｎ０．５Ｇａ０．５Ｐからなることを特徴とする請求項１に記載の単一集積Ｅ／ＤモードＨＥＭＴ。
- 前記オーミック層は、高濃度ｎ型でドーピングされたＧａＡｓからなることを特徴とする請求項１に記載の単一集積Ｅ／ＤモードＨＥＭＴ。
- 半導体基板上に、バッファ層、チャネル層、スペーサ層、第１の障壁層、第２の障壁層、第３の障壁層および第３の障壁層とオーミックコンタクトするオーミック層を順次形成するステップと、
該第３の障壁層が露出されるように該オーミック層を食刻して第１の露出領域を形成するステップと、
該第２の障壁層が露出されるように該オーミック層および第３の障壁層を食刻して第２の露出領域を形成するステップと、
該第１の露出領域および第２の露出領域の上にゲート電極をそれぞれ形成するステップと、
を備えることを特徴とする単一集積Ｅ／ＤモードＨＥＭＴの製造方法。 - 前記第１の露出領域を形成するための食刻は、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ、または、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏベース溶液を用いて行い、前記第２の露出領域を形成するためのオーミック層の食刻は、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ、または、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏベース溶液を用いて行い、第３の障壁層は、ＨＣｌ：Ｈ２Ｏ、または、ＨＣｌ：Ｈ３ＰＯ４ベース溶液を用いて食刻することを特徴とする請求項１３に記載の単一集積Ｅ／ＤモードＨＥＭＴの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0060200A KR100379619B1 (ko) | 2000-10-13 | 2000-10-13 | 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법 |
| PCT/KR2001/001729 WO2002031886A1 (en) | 2000-10-13 | 2001-10-13 | Monolithically integrated e/d mode hemt and method for fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004511913A true JP2004511913A (ja) | 2004-04-15 |
Family
ID=19693276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002535175A Pending JP2004511913A (ja) | 2000-10-13 | 2001-10-13 | 単一集積ｅ／ｄモードｈｅｍｔおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6670652B2 (ja) |
| JP (1) | JP2004511913A (ja) |
| KR (1) | KR100379619B1 (ja) |
| WO (1) | WO2002031886A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7573079B2 (en) | 2004-09-07 | 2009-08-11 | Fujitsu Limited | Field effect type semiconductor device |
| JP2016164983A (ja) * | 2015-03-02 | 2016-09-08 | 晶元光電股▲ふん▼有限公司 | Ｌｅｄドライブ及び関連する照明システム |
| USRE48798E1 (en) | 2015-03-02 | 2021-10-26 | Epistar Corporation | LED driver and illumination system related to the same |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7449728B2 (en) * | 2003-11-24 | 2008-11-11 | Tri Quint Semiconductor, Inc. | Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same |
| US7488992B2 (en) * | 2003-12-04 | 2009-02-10 | Lockheed Martin Corporation | Electronic device comprising enhancement mode pHEMT devices, depletion mode pHEMT devices, and power pHEMT devices on a single substrate and method of creation |
| FR2868208A1 (fr) * | 2004-03-29 | 2005-09-30 | Linh Trong Nuyen | Transistors a effet de champ a heterojonction de hautes performances et procedes de realisation |
| US7183592B2 (en) * | 2004-05-26 | 2007-02-27 | Raytheon Company | Field effect transistor |
| TW200627627A (en) * | 2004-09-24 | 2006-08-01 | Koninkl Philips Electronics Nv | Enhancement-depletion field effect transistor structure and method of manufacture |
| JP4843927B2 (ja) * | 2004-10-13 | 2011-12-21 | ソニー株式会社 | 高周波集積回路 |
| KR100606290B1 (ko) * | 2004-12-02 | 2006-07-31 | 한국전자통신연구원 | 전계효과 트랜지스터의 제조방법 |
| US20090026501A1 (en) * | 2004-12-30 | 2009-01-29 | Koninklijke Philips Electronics, N.V. | Enhancement - depletion semiconductor structure and method for making it |
| US20060148182A1 (en) * | 2005-01-03 | 2006-07-06 | Suman Datta | Quantum well transistor using high dielectric constant dielectric layer |
| US7626218B2 (en) * | 2005-02-04 | 2009-12-01 | Raytheon Company | Monolithic integrated circuit having enhancement mode/depletion mode field effect transistors and RF/RF/microwave/milli-meter wave milli-meter wave field effect transistors |
| US20060175631A1 (en) * | 2005-02-04 | 2006-08-10 | Raytheon Company | Monolithic integrated circuit having enhanced breakdown voltage |
| US7321132B2 (en) * | 2005-03-15 | 2008-01-22 | Lockheed Martin Corporation | Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same |
| US20060223293A1 (en) * | 2005-04-01 | 2006-10-05 | Raytheon Company | Semiconductor devices having improved field plates |
| US7368980B2 (en) | 2005-04-25 | 2008-05-06 | Triquint Semiconductor, Inc. | Producing reference voltages using transistors |
| US8044432B2 (en) * | 2005-11-29 | 2011-10-25 | The Hong Kong University Of Science And Technology | Low density drain HEMTs |
| US7972915B2 (en) * | 2005-11-29 | 2011-07-05 | The Hong Kong University Of Science And Technology | Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs |
| US7932539B2 (en) * | 2005-11-29 | 2011-04-26 | The Hong Kong University Of Science And Technology | Enhancement-mode III-N devices, circuits, and methods |
| TW200733248A (en) * | 2005-11-29 | 2007-09-01 | Univ Hong Kong Science & Techn | Monolithic integration of enhancement-and depletion-mode AlGaN/GaN HFETs |
| TWI460857B (zh) * | 2007-08-03 | 2014-11-11 | Univ Hong Kong Science & Techn | 可靠之常關型iii族－氮化物主動裝置結構，以及相關方法與系統 |
| JP4514063B2 (ja) * | 2007-08-30 | 2010-07-28 | 古河電気工業株式会社 | Ｅｄ型インバータ回路および集積回路素子 |
| CN101471260B (zh) * | 2007-12-26 | 2010-06-02 | 中国科学院微电子研究所 | 适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法 |
| US8076699B2 (en) * | 2008-04-02 | 2011-12-13 | The Hong Kong Univ. Of Science And Technology | Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems |
| US20100072484A1 (en) * | 2008-09-23 | 2010-03-25 | Triquint Semiconductor, Inc. | Heteroepitaxial gallium nitride-based device formed on an off-cut substrate |
| US20100084687A1 (en) * | 2008-10-03 | 2010-04-08 | The Hong Kong University Of Science And Technology | Aluminum gallium nitride/gallium nitride high electron mobility transistors |
| US8344420B1 (en) * | 2009-07-24 | 2013-01-01 | Triquint Semiconductor, Inc. | Enhancement-mode gallium nitride high electron mobility transistor |
| US8470652B1 (en) | 2011-05-11 | 2013-06-25 | Hrl Laboratories, Llc | Monolithic integration of group III nitride enhancement layers |
| KR101616156B1 (ko) * | 2011-07-19 | 2016-04-27 | 한국전자통신연구원 | 질화물 전자소자 및 그 제조 방법 |
| US8723222B2 (en) * | 2011-07-19 | 2014-05-13 | Electronics And Telecommunications Research Institute | Nitride electronic device and method for manufacturing the same |
| ITTO20120675A1 (it) | 2011-08-01 | 2013-02-02 | Selex Sistemi Integrati Spa | Dispositivo phemt ad arricchimento/svuotamento e relativo metodo di fabbricazione |
| CN102299175B (zh) * | 2011-08-29 | 2013-07-17 | 中国电子科技集团公司第十三研究所 | InAlN/GaN异质结有源区的埋层结构和激活方法 |
| JP2013077635A (ja) * | 2011-09-29 | 2013-04-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| US9160326B2 (en) * | 2012-07-10 | 2015-10-13 | The Hong Kong University Of Science And Technology | Gate protected semiconductor devices |
| US9406673B2 (en) * | 2013-12-23 | 2016-08-02 | Infineon Technologies Austria Ag | Semiconductor component with transistor |
| US20150372096A1 (en) * | 2014-06-20 | 2015-12-24 | Ishiang Shih | High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications |
| US9502535B2 (en) * | 2015-04-10 | 2016-11-22 | Cambridge Electronics, Inc. | Semiconductor structure and etch technique for monolithic integration of III-N transistors |
| US9876082B2 (en) * | 2015-04-30 | 2018-01-23 | Macom Technology Solutions Holdings, Inc. | Transistor with hole barrier layer |
| CN109742143A (zh) * | 2018-12-29 | 2019-05-10 | 苏州汉骅半导体有限公司 | 集成增强型和耗尽型的hemt及其制造方法 |
| US10811407B2 (en) | 2019-02-04 | 2020-10-20 | Win Semiconductor Corp. | Monolithic integration of enhancement mode and depletion mode field effect transistors |
| US10879382B1 (en) | 2019-06-26 | 2020-12-29 | Northrop Grumman Systems Corporation | Enhancement mode saddle gate device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112080A (en) | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Manufacture of field-effect transistor |
| EP0064370B1 (en) * | 1981-04-23 | 1989-06-28 | Fujitsu Limited | High electron mobility semiconductor device |
| JPS58147078A (ja) | 1982-02-25 | 1983-09-01 | Fujitsu Ltd | 半導体装置 |
| JPH05182947A (ja) | 1991-12-27 | 1993-07-23 | Matsushita Electric Ind Co Ltd | 半導体結晶のエッチング方法 |
| DE4202158C1 (ja) | 1992-01-27 | 1993-07-22 | Siemens Ag, 8000 Muenchen, De | |
| JPH0945898A (ja) | 1995-07-31 | 1997-02-14 | Denso Corp | 電界効果トランジスタ及びその製造方法 |
| JPH09246526A (ja) | 1996-03-08 | 1997-09-19 | Hitachi Cable Ltd | ガリウム・インジウム・リン系高電子移動度トランジスタ |
| JPH1098180A (ja) | 1996-09-19 | 1998-04-14 | Toshiba Corp | 電界効果トランジスタ |
| JP3058262B2 (ja) * | 1996-11-28 | 2000-07-04 | 日本電気株式会社 | ヘテロ接合型電界効果トランジスタ |
-
2000
- 2000-10-13 KR KR10-2000-0060200A patent/KR100379619B1/ko not_active IP Right Cessation
-
2001
- 2001-10-13 WO PCT/KR2001/001729 patent/WO2002031886A1/en active Application Filing
- 2001-10-13 US US10/088,793 patent/US6670652B2/en not_active Expired - Lifetime
- 2001-10-13 JP JP2002535175A patent/JP2004511913A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7573079B2 (en) | 2004-09-07 | 2009-08-11 | Fujitsu Limited | Field effect type semiconductor device |
| JP2016164983A (ja) * | 2015-03-02 | 2016-09-08 | 晶元光電股▲ふん▼有限公司 | Ｌｅｄドライブ及び関連する照明システム |
| USRE48798E1 (en) | 2015-03-02 | 2021-10-26 | Epistar Corporation | LED driver and illumination system related to the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100379619B1 (ko) | 2003-04-10 |
| US6670652B2 (en) | 2003-12-30 |
| KR20020029463A (ko) | 2002-04-19 |
| US20020177261A1 (en) | 2002-11-28 |
| WO2002031886A1 (en) | 2002-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379619B1 (ko) | 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법 | |
| US6593603B1 (en) | Pseudomorphic high electron mobility transistor power device | |
| EP2080228B1 (en) | Single voltage supply pseudomorphic high electron mobility transistor (phemt) power device and process for manufacturing the same | |
| JP4913046B2 (ja) | エンハンスメントモードトランジスタデバイスとデプレッションモードトランジスタデバイスとを有するｉｉｉ−ｖ基板構造を形成する方法 | |
| US20080224183A1 (en) | Method for Manufacturing a Compound Semiconductor Field Effect Transistor Having a Fin Structure, and Compound Semiconductor Field Effect Transistor Having a Fin Structure | |
| JP2009224801A (ja) | 増強／空乏モード擬似形態高電子移動度トランジスタデバイス | |
| JPH03292744A (ja) | 化合物半導体装置およびその製造方法 | |
| US20070120168A1 (en) | Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods | |
| JP3253824B2 (ja) | 低電源電圧に作動可能なＧａＡｓ半導体電力素子及びその製造方法 | |
| TWI404204B (zh) | 具有增強型／空乏型場效電晶體與ｒｆ／微波／毫米波場效電晶體的單晶片積體電路 | |
| JPH10199896A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20080064155A1 (en) | Method for Producing a Multi-Stage Recess in a Layer Structure and a Field Effect Transistor with a Multi-Recessed Gate | |
| CN109727918B (zh) | 集成增强型与耗尽型场效应管的结构及其制造方法 | |
| KR100426285B1 (ko) | 단일 집적화된 증가 및 공핍 모드 (ｐ-)ＨＥＭＴ 소자의구조 및 그 제조 방법 | |
| JPH11121737A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2010177297A (ja) | 半導体装置およびその製造方法 | |
| JP2000021900A (ja) | 電界効果トランジスタの製造方法 | |
| JP2591436B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2001524759A (ja) | ガリウムひ素ベースのエピタキシャル電界効果トランジスタの選択性凹部用ＩｎｘＧａ１−ｘＰエッチング停止層及びその製造方法 | |
| CN116779672A (zh) | 一种磷化铟e/d多功能芯片及制备方法 | |
| KR920006876B1 (ko) | 화합물반도체소자의 제조방법 | |
| JPH0357228A (ja) | 化合物半導体装置 | |
| JP2001308110A (ja) | 半導体装置 | |
| JPH06132319A (ja) | 半導体装置の製造方法 | |
| JPH1197452A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |