JPH09246526A - ガリウム・インジウム・リン系高電子移動度トランジスタ - Google Patents
ガリウム・インジウム・リン系高電子移動度トランジスタInfo
- Publication number
- JPH09246526A JPH09246526A JP5116596A JP5116596A JPH09246526A JP H09246526 A JPH09246526 A JP H09246526A JP 5116596 A JP5116596 A JP 5116596A JP 5116596 A JP5116596 A JP 5116596A JP H09246526 A JPH09246526 A JP H09246526A
- Authority
- JP
- Japan
- Prior art keywords
- ingaas
- layer
- channel layer
- gallium
- gainp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】従来のＧａＩｎＰ系ＨＥＭＴは、チャネル層を
構成するＩｎＧａＡｓのＩｎ組成増には制限があり、そ
のトランジスタ特性の改善には限界があった。 【解決手段】基板１、チャネル層３およびキャリア供給
層５を、それぞれＧａＡｓ、ｕｎ型ＩｎＧａＡｓおよび
ｎ型ＧａＩｎＰによって構成して成るＨＥＭＴにおい
て、キャリア供給層５を格子定数がＧａＡｓよりも小さ
く、しかも格子緩和が発生していないｎ型ＧａＩｎＰに
よって構成する。より具体的にはＧａ組成が５４％以上
のｎ型ＧａＩｎＰによってキャリア供給層５を形成する
ことによりチャネル層３の膜厚増を可能にし、これによ
ってチャネル層３を構成するＩｎＧａＡｓのＩｎ組成を
増やし、トランジスタ特性の向上をはかる。
構成するＩｎＧａＡｓのＩｎ組成増には制限があり、そ
のトランジスタ特性の改善には限界があった。 【解決手段】基板１、チャネル層３およびキャリア供給
層５を、それぞれＧａＡｓ、ｕｎ型ＩｎＧａＡｓおよび
ｎ型ＧａＩｎＰによって構成して成るＨＥＭＴにおい
て、キャリア供給層５を格子定数がＧａＡｓよりも小さ
く、しかも格子緩和が発生していないｎ型ＧａＩｎＰに
よって構成する。より具体的にはＧａ組成が５４％以上
のｎ型ＧａＩｎＰによってキャリア供給層５を形成する
ことによりチャネル層３の膜厚増を可能にし、これによ
ってチャネル層３を構成するＩｎＧａＡｓのＩｎ組成を
増やし、トランジスタ特性の向上をはかる。
Description
【０００１】
【発明の属する技術分野】本発明は高電子移動度トラン
ジスタ（ＨＥＭＴ）に関し、特に、ガリウム・インジウ
ム・リン（ＧａＩｎＰ）系ＨＥＭＴに関する。
ジスタ（ＨＥＭＴ）に関し、特に、ガリウム・インジウ
ム・リン（ＧａＩｎＰ）系ＨＥＭＴに関する。
【０００２】
【従来の技術】従来のＧａＩｎＰ系ＨＥＭＴとして、例
えば、特開平６−１６８９６０号公報に示されるものが
ある。
えば、特開平６−１６８９６０号公報に示されるものが
ある。
【０００３】図５は、このＧａＩｎＰ系ＨＥＭＴを示
し、半絶縁性のガリウム・砒素（ＧａＡｓ）基板１の上
に、ｕｎ（アンドープ）型ＧａＡｓから構成されるバッ
ファ層２と、ｕｎ型インジウム・ガリウム・砒素（ｕｎ
型ＩｎＧａＡｓ）から成るチャネル層３を設け、この上
にｕｎ型ＧａＩｎＰのスペーサ層４と、ｎ型ＧａＩｎＰ
から成るキャリア供給層５とを積層して構成されてお
り、チャネル層３のｕｎ型ＩｎＧａＡｓのＩｎＡｓ組成
比は１５〜３０％である。
し、半絶縁性のガリウム・砒素（ＧａＡｓ）基板１の上
に、ｕｎ（アンドープ）型ＧａＡｓから構成されるバッ
ファ層２と、ｕｎ型インジウム・ガリウム・砒素（ｕｎ
型ＩｎＧａＡｓ）から成るチャネル層３を設け、この上
にｕｎ型ＧａＩｎＰのスペーサ層４と、ｎ型ＧａＩｎＰ
から成るキャリア供給層５とを積層して構成されてお
り、チャネル層３のｕｎ型ＩｎＧａＡｓのＩｎＡｓ組成
比は１５〜３０％である。
【０００４】このＩｎＧａＡｓは、元来、格子定数が基
板を構成するＧａＡｓよりも大きく、そのためＧａＡｓ
基板上へ成長させたときに歪みを内在させた状態とな
る。
板を構成するＧａＡｓよりも大きく、そのためＧａＡｓ
基板上へ成長させたときに歪みを内在させた状態とな
る。
【０００５】ＩｎＧａＡｓの膜厚が臨界膜厚を超える
と、その結晶自体が内部応力に耐えきれずに結晶欠陥を
発生させながら格子を緩和し、電気特性の悪化をも招く
ようになる。
と、その結晶自体が内部応力に耐えきれずに結晶欠陥を
発生させながら格子を緩和し、電気特性の悪化をも招く
ようになる。
【０００６】従って、これまでは、ＩｎＧａＡｓは格子
が緩和しない状態、すなわち歪みを内在させたいわゆる
スードモフィック状態で使用するのが普通とされてお
り、このチャネル層を備えたＨＥＭＴは、特に、電子の
伝導特性に優れていることから、有効なＨＥＭＴとして
しばしば活用されている。
が緩和しない状態、すなわち歪みを内在させたいわゆる
スードモフィック状態で使用するのが普通とされてお
り、このチャネル層を備えたＨＥＭＴは、特に、電子の
伝導特性に優れていることから、有効なＨＥＭＴとして
しばしば活用されている。
【０００７】
【発明が解決しようとする課題】しかし、従来のＧａＩ
ｎＰ系ＨＥＭＴによると、チャネル層を構成するＩｎＧ
ａＡｓのＩｎＡｓ組成比設計に制約があるので、そのト
ランジスタ特性の向上には限界があった。
ｎＰ系ＨＥＭＴによると、チャネル層を構成するＩｎＧ
ａＡｓのＩｎＡｓ組成比設計に制約があるので、そのト
ランジスタ特性の向上には限界があった。
【０００８】すなわち、このチャネル層に使用されるＩ
ｎＧａＡｓは、そのＩｎＡｓ組成比が高くなるほどトラ
ンジスタの特性は向上するが、他方ＩｎＡｓ組成比を高
めることは同時に格子定数の増大をも招く。
ｎＧａＡｓは、そのＩｎＡｓ組成比が高くなるほどトラ
ンジスタの特性は向上するが、他方ＩｎＡｓ組成比を高
めることは同時に格子定数の増大をも招く。
【０００９】この格子定数の増大は、格子が緩和し始め
る臨界膜厚を薄くするように作用するため、結果として
使用するＩｎＧａＡｓ層の厚さを薄くしなければない。
る臨界膜厚を薄くするように作用するため、結果として
使用するＩｎＧａＡｓ層の厚さを薄くしなければない。
【００１０】しかし、このＩｎＧａＡｓ層の薄肉化は、
そのまゝトランジスタ特性を悪化させることにつなが
る。
そのまゝトランジスタ特性を悪化させることにつなが
る。
【００１１】要するに、ＩｎＡｓ組成比と、ＩｎＧａＡ
ｓの膜厚（つまりトランジスタ特性）との間には互いに
相矛盾する関係があり、この矛盾する関係のなかでＩｎ
Ａｓ組成比の最大値を決定しなければならない。
ｓの膜厚（つまりトランジスタ特性）との間には互いに
相矛盾する関係があり、この矛盾する関係のなかでＩｎ
Ａｓ組成比の最大値を決定しなければならない。
【００１２】従って、本発明の目的は、ＩｎＧａＡｓか
ら構成されるチャネル層の膜厚の厚肉化、およびＩｎＡ
ｓ組成比の増大を図りながらトランジスタ特性を向上さ
せたＧａＩｎＰ系ＨＥＭＴを提供することにある。
ら構成されるチャネル層の膜厚の厚肉化、およびＩｎＡ
ｓ組成比の増大を図りながらトランジスタ特性を向上さ
せたＧａＩｎＰ系ＨＥＭＴを提供することにある。
【００１３】
【課題を解決するための手段】本発明は上記の目的を達
成するため、ＧａＡｓを基板とし、ｎ型ＧａＩｎＰをキ
ャリア供給層とし、ＩｎＧａＡｓをチャネル層とするＨ
ＥＭＴにおいて、前記キャリア供給層を格子定数がＧａ
Ａｓよりも小さく且つ格子緩和が発生していないＧａＩ
ｎＰによって構成したことを特徴とするＧａＩｎＰ系Ｈ
ＥＭＴを提供するものである。
成するため、ＧａＡｓを基板とし、ｎ型ＧａＩｎＰをキ
ャリア供給層とし、ＩｎＧａＡｓをチャネル層とするＨ
ＥＭＴにおいて、前記キャリア供給層を格子定数がＧａ
Ａｓよりも小さく且つ格子緩和が発生していないＧａＩ
ｎＰによって構成したことを特徴とするＧａＩｎＰ系Ｈ
ＥＭＴを提供するものである。
【００１４】一般にキャリア供給層を構成するＧａＩｎ
Ｐは、ＧａＡｓよりも格子定数の小さなＧａＰと格子定
数の大きなＩｎＰとの混晶であり、通常は格子定数が基
板のＧａＡｓとほぼ一致するように、ＧａＰ組成比を５
１〜５２％としている。
Ｐは、ＧａＡｓよりも格子定数の小さなＧａＰと格子定
数の大きなＩｎＰとの混晶であり、通常は格子定数が基
板のＧａＡｓとほぼ一致するように、ＧａＰ組成比を５
１〜５２％としている。
【００１５】本発明においては、このキャリア供給層を
構成するＧａＩｎＰの格子定数を従来の常識を超えてＧ
ａＡｓのそれよりも小さく設定すると共に、さらにこれ
を格子緩和が発生しない状態で使用し、これによってＧ
ａＩｎＰ内に働く引張応力を有効活用するところに発明
としての特徴があり、さらにはこれをより具体的に展開
するためにＧａＩｎＰにおけるＧａＰ組成比を通常の枠
を超えて高い水準に設定したところにも発明としての特
徴を有するものである。
構成するＧａＩｎＰの格子定数を従来の常識を超えてＧ
ａＡｓのそれよりも小さく設定すると共に、さらにこれ
を格子緩和が発生しない状態で使用し、これによってＧ
ａＩｎＰ内に働く引張応力を有効活用するところに発明
としての特徴があり、さらにはこれをより具体的に展開
するためにＧａＩｎＰにおけるＧａＰ組成比を通常の枠
を超えて高い水準に設定したところにも発明としての特
徴を有するものである。
【００１６】すなわち、本発明は、ＧａＩｎＰの中に働
く上記した引張応力をＩｎＧａＡｓ層の圧縮応力に対し
て作用させ、これによって格子の緩和を抑制した状態で
臨界膜厚を超える厚さのＩｎＧａＡｓ層形成を可能にす
る。さらに、これによってＩｎＡｓ組成比を高めたＩｎ
ＧａＡｓチャネル層の設計を可能にするもので、換言す
るならば、圧縮応力側を正のエネルギー、引張応力側を
負のエネルギーとした場合に、ＩｎＧａＡｓの中の正の
エネルギーをＧａＩｎＰ中の負のエネルギーによって打
ち消させ、これによりＩｎＧａＡｓの臨界膜厚を増加さ
せようとするところに発明の狙いをおくものである。
く上記した引張応力をＩｎＧａＡｓ層の圧縮応力に対し
て作用させ、これによって格子の緩和を抑制した状態で
臨界膜厚を超える厚さのＩｎＧａＡｓ層形成を可能にす
る。さらに、これによってＩｎＡｓ組成比を高めたＩｎ
ＧａＡｓチャネル層の設計を可能にするもので、換言す
るならば、圧縮応力側を正のエネルギー、引張応力側を
負のエネルギーとした場合に、ＩｎＧａＡｓの中の正の
エネルギーをＧａＩｎＰ中の負のエネルギーによって打
ち消させ、これによりＩｎＧａＡｓの臨界膜厚を増加さ
せようとするところに発明の狙いをおくものである。
【００１７】本発明においてキャリア供給層を構成する
ＧａＩｎＰのＩｎＰ組成比は、多くの場合５４％以上に
設定される。
ＧａＩｎＰのＩｎＰ組成比は、多くの場合５４％以上に
設定される。
【００１８】
【発明の実施の形態】図１は本発明の実施の形態におけ
るＧａＩｎＰ系ＨＥＭＴのエピタキシャルウエハ積層構
造例を示したもので、１は半絶縁性のＧａＡｓ基板、２
はこの基板１の上に形成されたｕｎ型ＧａＡｓバッファ
層、３はＩｎＡｓ組成比４０％のｕｎ型ＩｎＧａＡｓか
ら成るチャネル層である。
るＧａＩｎＰ系ＨＥＭＴのエピタキシャルウエハ積層構
造例を示したもので、１は半絶縁性のＧａＡｓ基板、２
はこの基板１の上に形成されたｕｎ型ＧａＡｓバッファ
層、３はＩｎＡｓ組成比４０％のｕｎ型ＩｎＧａＡｓか
ら成るチャネル層である。
【００１９】このチャネル層３は４〜２０ｎｍの厚さで
成長形成される。具体的には、４、６、８、１０、１
２、１５および２０ｎｍ厚のチャネル層を備えた７種類
のエピタキシャルウエハが作成された。
成長形成される。具体的には、４、６、８、１０、１
２、１５および２０ｎｍ厚のチャネル層を備えた７種類
のエピタキシャルウエハが作成された。
【００２０】４はＧａＰ組成比６０％のｕｎ型ＧａＩｎ
Ｐから成る２ｎｍ厚のスペーサ層、５はＧａＰ組成比６
０％のｎ型ＧａＩｎＰから成る５０ｎｍ厚のキャリア供
給層を示す。
Ｐから成る２ｎｍ厚のスペーサ層、５はＧａＰ組成比６
０％のｎ型ＧａＩｎＰから成る５０ｎｍ厚のキャリア供
給層を示す。
【００２１】図２は本発明との対比のために引用された
従来のＧａＩｎＰ系ＨＥＭＴエピタキシャルウエハの積
層構造を示したもので、この従来例は、ｎ型ＧａＩｎＰ
キャリア供給層５におけるＧａＰ組成比が５１％と従来
一般のレベルである点、そしてチャネル層３を構成する
ｕｎ型ＩｎＧａＡｓのＩｎＡｓ組成比が３０％とこれも
従来レベルのものが使用されている点にある。
従来のＧａＩｎＰ系ＨＥＭＴエピタキシャルウエハの積
層構造を示したもので、この従来例は、ｎ型ＧａＩｎＰ
キャリア供給層５におけるＧａＰ組成比が５１％と従来
一般のレベルである点、そしてチャネル層３を構成する
ｕｎ型ＩｎＧａＡｓのＩｎＡｓ組成比が３０％とこれも
従来レベルのものが使用されている点にある。
【００２２】そしてチャネル層３の厚さが、トランジス
タ特性を考慮した最大厚である６ｎｍの厚さに設定され
ている点も本発明の実施例とは大きく異なるところであ
る。
タ特性を考慮した最大厚である６ｎｍの厚さに設定され
ている点も本発明の実施例とは大きく異なるところであ
る。
【００２３】さらに、ＧａＩｎＰスペーサ層４のＧａ組
成も本発明の実施例とは異なるが、これら３層以外の他
の部分は実施例の場合と同じように構成した。
成も本発明の実施例とは異なるが、これら３層以外の他
の部分は実施例の場合と同じように構成した。
【００２４】なお、実施例および従来例とも各層の成長
には有機金属気相成長法を用い、キャリアガスとしては
水素を使用し、原料としてはターシャリーブチルフォス
フィン、トリメチルガリウム、トリエチルガリウム、ト
リメチルインジウム、アルシン、フォスフィンおよびジ
シランを使用した。
には有機金属気相成長法を用い、キャリアガスとしては
水素を使用し、原料としてはターシャリーブチルフォス
フィン、トリメチルガリウム、トリエチルガリウム、ト
リメチルインジウム、アルシン、フォスフィンおよびジ
シランを使用した。
【００２５】また、成長圧力は約５５ｔｏｒｒ、成長温
度６５０℃、基板には半絶縁性のＧａＡｓを使用し、面
方位は（１００）で最近接〔１１０〕方向に２度傾けた
ものとした。
度６５０℃、基板には半絶縁性のＧａＡｓを使用し、面
方位は（１００）で最近接〔１１０〕方向に２度傾けた
ものとした。
【００２６】図３はこれら実施例および従来例のエピタ
キシャルウエハを使用して構成したＧａＩｎＰ系ＨＥＭ
Ｔのデバイス構造を示したもので、６はｎ型ＧａＡｓか
ら成るコンタクト層、７はこの上に形成されたソース電
極、８はゲート電極、９はドレイン電極を示す。
キシャルウエハを使用して構成したＧａＩｎＰ系ＨＥＭ
Ｔのデバイス構造を示したもので、６はｎ型ＧａＡｓか
ら成るコンタクト層、７はこの上に形成されたソース電
極、８はゲート電極、９はドレイン電極を示す。
【００２７】図４は実施例および従来例を対象として測
定したホール特性を示す。
定したホール特性を示す。
【００２８】ホール特性はトランジスタとしての特性を
決める最も重要な電気特性であるが、従来のものが、Ｉ
ｎＧａＡｓの膜厚が６ｎｍにおいて、○で示されたシー
トキャリア濃度と、□で示された電子移動度とにとどま
っているのに対し、本発明の実施例によるものは、Ａの
範囲内（ＩｎＧａＡｓ膜厚：７〜１５．５ｎｍ）におい
て、シートキャリア濃度（●）、電子移動度（■）とも
高い特性を示していることが認められる。
決める最も重要な電気特性であるが、従来のものが、Ｉ
ｎＧａＡｓの膜厚が６ｎｍにおいて、○で示されたシー
トキャリア濃度と、□で示された電子移動度とにとどま
っているのに対し、本発明の実施例によるものは、Ａの
範囲内（ＩｎＧａＡｓ膜厚：７〜１５．５ｎｍ）におい
て、シートキャリア濃度（●）、電子移動度（■）とも
高い特性を示していることが認められる。
【００２９】これは従来例のＩｎＧａＡｓの膜厚が冒頭
に記した理由により６ｎｍ厚の薄肉に制限され、従って
ＩｎＡｓ組成比も低いレベル（３０％）に抑えざるを得
ないのに対し、本実施例の場合にはキャリア供給層５を
構成するＧａＩｎＰのＧａＰ組成比を高く設定したこと
から、チャネル層３を厚く形成することが可能となり、
その結果チャネル層３を構成するＩｎＧａＡｓにおける
ＩｎＡｓ組成比の増量（４０％）が実現し、これにより
シートキャリア濃度と電子移動度とによって示されるホ
ール特性が向上しているものである。
に記した理由により６ｎｍ厚の薄肉に制限され、従って
ＩｎＡｓ組成比も低いレベル（３０％）に抑えざるを得
ないのに対し、本実施例の場合にはキャリア供給層５を
構成するＧａＩｎＰのＧａＰ組成比を高く設定したこと
から、チャネル層３を厚く形成することが可能となり、
その結果チャネル層３を構成するＩｎＧａＡｓにおける
ＩｎＡｓ組成比の増量（４０％）が実現し、これにより
シートキャリア濃度と電子移動度とによって示されるホ
ール特性が向上しているものである。
【００３０】
【発明の効果】以上説明したように、本発明はチャンネ
ル層のＩｎＧａＡｓの厚肉化、およびＩｎＡｓ組成比の
増大を図りながら高いトランジスタ特性を有するＧａＩ
ｎＰ系ＨＥＭＴを提供するものである。
ル層のＩｎＧａＡｓの厚肉化、およびＩｎＡｓ組成比の
増大を図りながら高いトランジスタ特性を有するＧａＩ
ｎＰ系ＨＥＭＴを提供するものである。
【図１】本発明の実施例におけるＧａＩｎＰ系ＨＥＭＴ
エピタキシャルウエハの積層構造図。
エピタキシャルウエハの積層構造図。
【図２】本発明との対比のために引用された従来のＧａ
ＩｎＰ系ＨＥＭＴエピタキシャルウエハの積層構造図。
ＩｎＰ系ＨＥＭＴエピタキシャルウエハの積層構造図。
【図３】図１、２のエピタキシャルウエハを使用して構
成したＧａＩｎＰ系ＨＥＭＴのデバイス構造。
成したＧａＩｎＰ系ＨＥＭＴのデバイス構造。
【図４】本発明の実施例と従来例との特性対比グラフ。
【図５】従来のＧａＩｎＰ系ＨＥＭＴエピタキシャルウ
エハを説明するための説明図。
エハを説明するための説明図。
１ 半絶縁性ＧａＡｓ基板 ２ バッファ層 ３ チャネル層 ４ スペーサ層 ５ キャリア供給層 ６ コンタクト層 ７ ソース電極 ８ ゲート電極 ９ ドレイン電極
Claims (2)
- 【請求項１】ガリウム・砒素を基板とし、ｎ型ガリウム
・インジウム・リンをキャリア供給層とし、インジウム
・ガリウム・砒素をチャネル層とする高電子移動度トラ
ンジスタにおいて、 前記キャリア供給層を格子定数がガリウム・砒素よりも
小さく且つ格子緩和が発生していないガリウム・インジ
ウム・リンによって構成したことを特徴とするガリウム
・インジウム・リン系高電子移動度トランジスタ。 - 【請求項２】前記ガリウム・インジウム・リンが、ガリ
ウム・リン組成比が５４％以上で且つ格子緩和が発生し
ていないことを特徴とする請求項第１項記載のガリウム
・インジウム・リン系高電子移動度トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116596A JPH09246526A (ja) | 1996-03-08 | 1996-03-08 | ガリウム・インジウム・リン系高電子移動度トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116596A JPH09246526A (ja) | 1996-03-08 | 1996-03-08 | ガリウム・インジウム・リン系高電子移動度トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246526A true JPH09246526A (ja) | 1997-09-19 |
Family
ID=12879220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5116596A Pending JPH09246526A (ja) | 1996-03-08 | 1996-03-08 | ガリウム・インジウム・リン系高電子移動度トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246526A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1030371A1 (en) * | 1999-02-19 | 2000-08-23 | Sumitomo Electric Industries, Ltd. | Field-effect transistor |
| WO2002031886A1 (en) * | 2000-10-13 | 2002-04-18 | Kwangju Institute Of Science And Technology | Monolithically integrated e/d mode hemt and method for fabricating the same |
-
1996
- 1996-03-08 JP JP5116596A patent/JPH09246526A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1030371A1 (en) * | 1999-02-19 | 2000-08-23 | Sumitomo Electric Industries, Ltd. | Field-effect transistor |
| WO2002031886A1 (en) * | 2000-10-13 | 2002-04-18 | Kwangju Institute Of Science And Technology | Monolithically integrated e/d mode hemt and method for fabricating the same |
| US6670652B2 (en) | 2000-10-13 | 2003-12-30 | Kwangju Institute Of Science And Technology | Monolithically integrated E/D mode HEMT and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| US7902571B2 (en) | III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| US20140291725A1 (en) | Compound semiconductor device and method for manufacturing the same | |
| US6489639B1 (en) | High electron mobility transistor | |
| US8395187B2 (en) | Compound semiconductor epitaxial substrate and manufacturing method thereof | |
| US20040169194A1 (en) | Semiconductor device | |
| JPH07183494A (ja) | ヘテロ接合ｆｅｔ | |
| JP2539268B2 (ja) | 半導体装置 | |
| JP2620901B2 (ja) | 応力補償層を有するＧａＡｓヘテロ構造 | |
| JPH08306703A (ja) | 化合物半導体結晶装置とその製造方法 | |
| JPH09246526A (ja) | ガリウム・インジウム・リン系高電子移動度トランジスタ | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JP2000068497A (ja) | ＧａＮ系化合物半導体装置 | |
| JPH09246527A (ja) | 半導体装置 | |
| JPH04340232A (ja) | ヘテロ接合型半導体装置及びその製造方法 | |
| JP3314183B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2920838B2 (ja) | 半導体装置 | |
| JP2015095552A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子 | |
| JP2000349278A (ja) | Ｉｉｉ−ｖ族化合物半導体結晶 | |
| JP3158467B2 (ja) | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ | |
| JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JPH11121470A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2000323491A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 |