JPH11121470A - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法Info
- Publication number
- JPH11121470A JPH11121470A JP28846697A JP28846697A JPH11121470A JP H11121470 A JPH11121470 A JP H11121470A JP 28846697 A JP28846697 A JP 28846697A JP 28846697 A JP28846697 A JP 28846697A JP H11121470 A JPH11121470 A JP H11121470A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- nitride film
- substrate
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 230000005669 field effect Effects 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 238000001947 vapour-phase growth Methods 0.000 claims abstract 4
- 239000004065 semiconductor Substances 0.000 claims description 17
- 150000001875 compounds Chemical class 0.000 claims description 8
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 claims description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 230000005685 electric field effect Effects 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 32
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 238000001312 dry etching Methods 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 abstract description 3
- 238000000407 epitaxy Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 239000002994 raw material Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- KAXRWMOLNJZCEW-UHFFFAOYSA-N 2-amino-4-(2-aminophenyl)-4-oxobutanoic acid;sulfuric acid Chemical compound OS(O)(=O)=O.OC(=O)C(N)CC(=O)C1=CC=CC=C1N KAXRWMOLNJZCEW-UHFFFAOYSA-N 0.000 description 4
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 4
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 238000005979 thermal decomposition reaction Methods 0.000 description 3
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 III-Ｖ族化合物半導体を用いた高出力用ＦＥ
Ｔの、高耐圧を有し安定にデバイス動作する素子の製造
方法、および該方法によるＦＥＴの提供。 【解決手段】 ＧaＡsもしくはＩnＰ基板上に作製した
ＦＥＴのゲートとして、広い禁制帯を有するＧaＮもし
くはＡlＮを用い、それを気相成長法もしくは有機金属
気相成長法、有機金属分子線エピタキシ法によりゲート
部のみに選択成長させるＦＥＴの製造方法であり、目的
とする高耐圧を有し安定にデバイス動作するＦＥＴが得
られる。
Ｔの、高耐圧を有し安定にデバイス動作する素子の製造
方法、および該方法によるＦＥＴの提供。 【解決手段】 ＧaＡsもしくはＩnＰ基板上に作製した
ＦＥＴのゲートとして、広い禁制帯を有するＧaＮもし
くはＡlＮを用い、それを気相成長法もしくは有機金属
気相成長法、有機金属分子線エピタキシ法によりゲート
部のみに選択成長させるＦＥＴの製造方法であり、目的
とする高耐圧を有し安定にデバイス動作するＦＥＴが得
られる。
Description
【０００１】
【発明の属する技術分野】本発明は、III-Ｖ族化合物半
導体を用いた高出力素子用の電界効果トランジスタ（Ｆ
ＥＴ）の製造方法ならびに該製造方法により得られるＦ
ＥＴに関する。
導体を用いた高出力素子用の電界効果トランジスタ（Ｆ
ＥＴ）の製造方法ならびに該製造方法により得られるＦ
ＥＴに関する。
【０００２】
【従来の技術】ＧaＡs,ＩnＰに代表されるIII-Ｖ族化合
物半導体を用いたＦＥＴは、高速動作が可能なため高周
波・高出力デバイスや低雑音デバイスに広く応用されて
いる。特に高出力デバイスに応用する場合、さらなるデ
バイスの高性能化のためには、高耐圧化が必要となる。
物半導体を用いたＦＥＴは、高速動作が可能なため高周
波・高出力デバイスや低雑音デバイスに広く応用されて
いる。特に高出力デバイスに応用する場合、さらなるデ
バイスの高性能化のためには、高耐圧化が必要となる。
【０００３】従来、化合物半導体を用いたＦＥＴでは、
図９に示すような、ショットキーゲートを用いるのが一
般的であるが、ショットキーゲートを用いる場合、その
ゲート耐圧はゲート電極のバリア高さφBにより制限さ
れ、どのような金属を用いても、順方向の立ち上り電圧
にして高々１Ｖ程度である。それ以上の電圧がゲートに
かかると、ゲートリークが発生する。
図９に示すような、ショットキーゲートを用いるのが一
般的であるが、ショットキーゲートを用いる場合、その
ゲート耐圧はゲート電極のバリア高さφBにより制限さ
れ、どのような金属を用いても、順方向の立ち上り電圧
にして高々１Ｖ程度である。それ以上の電圧がゲートに
かかると、ゲートリークが発生する。
【０００４】そこで、高耐圧化に有利なＭＩＳ(Metal-I
nsulator-Semiconductor)構造のＦＥＴの作製がこれま
で試みられてきた。ここで問題となるのは、絶縁膜の材
料である。ＳiデバイスではＳiＯ2という最良の絶縁膜
が存在するが、ＧaＡs基板にＳiＯ2を用いると界面準位
が発生し、デバイス動作が不安定になる。そこで、T.Mi
muraらは、ＧaＡs上にプラズマ酸化により形成したＧa
Ａsの自然酸化膜を絶縁膜にしたＭＩＳＦＥＴを作製し
たが、動作の不安定性は改善しなかった（IEEE Transac
tions on Electron Devices,Vol.ED-25,No.6,pp573-57
9,1978参照）。
nsulator-Semiconductor)構造のＦＥＴの作製がこれま
で試みられてきた。ここで問題となるのは、絶縁膜の材
料である。ＳiデバイスではＳiＯ2という最良の絶縁膜
が存在するが、ＧaＡs基板にＳiＯ2を用いると界面準位
が発生し、デバイス動作が不安定になる。そこで、T.Mi
muraらは、ＧaＡs上にプラズマ酸化により形成したＧa
Ａsの自然酸化膜を絶縁膜にしたＭＩＳＦＥＴを作製し
たが、動作の不安定性は改善しなかった（IEEE Transac
tions on Electron Devices,Vol.ED-25,No.6,pp573-57
9,1978参照）。
【０００５】デバイスを安定に動作させるために、絶縁
膜として同じIII-Ｖ族化合物半導体で、より大きな禁制
帯を有するＧaＮやＡlＮ等の窒化膜が注目されている。
その製造方法としては、ＧaＡs基板にＧaＮを反応性ス
パッタ法で形成してＭＩＳ構造を作製する試みが報告さ
れている（T.Hariu et al.Applied Physics Letters,Vo
l.32,No.4,pp252-253,1978参照）。他に堆積方法として
は、プラズマＣＶＤ法等もある。またＧaＡs基板を直接
窒化して窒化膜を形成する方法も提案（特開昭６３-２
３９８６５号公報参照）されている。
膜として同じIII-Ｖ族化合物半導体で、より大きな禁制
帯を有するＧaＮやＡlＮ等の窒化膜が注目されている。
その製造方法としては、ＧaＡs基板にＧaＮを反応性ス
パッタ法で形成してＭＩＳ構造を作製する試みが報告さ
れている（T.Hariu et al.Applied Physics Letters,Vo
l.32,No.4,pp252-253,1978参照）。他に堆積方法として
は、プラズマＣＶＤ法等もある。またＧaＡs基板を直接
窒化して窒化膜を形成する方法も提案（特開昭６３-２
３９８６５号公報参照）されている。
【０００６】
【発明が解決しようとする課題】従来例で示される窒化
膜の製造方法には、以下のような課題がある。まず、ス
パッタ法やプラズマＣＶＤ等で窒化膜を堆積させる方法
では、窒化物は多結晶であり、この場合、ＧaＡsとの界
面準位が発生し、電子トラップとなりデバイス動作の不
安定性の原因となる。またスパッタやプラズマを用いる
と、基板表面がダメージを受け、これも特性劣化の原因
となる。
膜の製造方法には、以下のような課題がある。まず、ス
パッタ法やプラズマＣＶＤ等で窒化膜を堆積させる方法
では、窒化物は多結晶であり、この場合、ＧaＡsとの界
面準位が発生し、電子トラップとなりデバイス動作の不
安定性の原因となる。またスパッタやプラズマを用いる
と、基板表面がダメージを受け、これも特性劣化の原因
となる。
【０００７】次に、ＧaＡs基板を直接窒化して窒化膜を
形成する方法では、窒化膜の膜厚制御が困難な上に膜の
組成制御ができないので、所望の性質の絶縁膜を得るこ
とは不可能である。さらに、両方法とも、プロセス上、
図１０に示すようにＧaＡs基板全面に窒化膜を形成する
必要があり、基板の一部のみに窒化膜を形成することは
困難である。
形成する方法では、窒化膜の膜厚制御が困難な上に膜の
組成制御ができないので、所望の性質の絶縁膜を得るこ
とは不可能である。さらに、両方法とも、プロセス上、
図１０に示すようにＧaＡs基板全面に窒化膜を形成する
必要があり、基板の一部のみに窒化膜を形成することは
困難である。
【０００８】本発明は、上記に鑑みなされたものであっ
て、その目的は、上記のような課題の解決された、III-
Ｖ族化合物半導体を用いたＦＥＴにおいて、高耐圧を有
し安定にデバイス動作する素子のＦＥＴの製造方法、な
らびに該製造方法により得られるＦＥＴを提供すること
にある。
て、その目的は、上記のような課題の解決された、III-
Ｖ族化合物半導体を用いたＦＥＴにおいて、高耐圧を有
し安定にデバイス動作する素子のＦＥＴの製造方法、な
らびに該製造方法により得られるＦＥＴを提供すること
にある。
【０００９】
【課題を解決するための手段】上記の課題、目的は、以
下に示す本発明によって解決、達成される。すなわち本
発明は、III-Ｖ族化合物半導体の電界効果トランジスタ
（ＦＥＴ）を製造する方法において、基板上にｎ型伝導
体を有するチャネル層を形成する工程、ゲートとなる部
分に選択的に窒化膜を成長させる工程、該窒化膜上にゲ
ート電極を形成する工程、ソース・ドレイン領域にオー
ミック電極を形成する工程、の各工程を有してなること
を特徴とするＦＥＴの製造方法、ならびに該製造方法に
より得られるＦＥＴを開示するものである。
下に示す本発明によって解決、達成される。すなわち本
発明は、III-Ｖ族化合物半導体の電界効果トランジスタ
（ＦＥＴ）を製造する方法において、基板上にｎ型伝導
体を有するチャネル層を形成する工程、ゲートとなる部
分に選択的に窒化膜を成長させる工程、該窒化膜上にゲ
ート電極を形成する工程、ソース・ドレイン領域にオー
ミック電極を形成する工程、の各工程を有してなること
を特徴とするＦＥＴの製造方法、ならびに該製造方法に
より得られるＦＥＴを開示するものである。
【００１０】そして本発明のＦＥＴの製造方法は、前記
チャネル層を、電子親和力の異なる少なくとも２つ以上
の半導体層により形成することを特徴とする製造方法で
あり、また前記ソース・ドレイン領域に対して、不純物
を高濃度にドーピングして低抵抗化した半導体層により
形成するか、もしくは低抵抗の半導体層でキャップ層を
形成することを特徴とする製造方法であり、また前記選
択的に窒化膜を成長させる工程に、気相成長法もしくは
有機金属気相成長法、または有機金属分子線エピタキシ
法を用いることを特徴とする製造方法であり、さらに前
記窒化膜が、窒化ガリウムもしくは窒化アルミニウムも
しくはその２種類の混晶であることを特徴とする製造方
法である。
チャネル層を、電子親和力の異なる少なくとも２つ以上
の半導体層により形成することを特徴とする製造方法で
あり、また前記ソース・ドレイン領域に対して、不純物
を高濃度にドーピングして低抵抗化した半導体層により
形成するか、もしくは低抵抗の半導体層でキャップ層を
形成することを特徴とする製造方法であり、また前記選
択的に窒化膜を成長させる工程に、気相成長法もしくは
有機金属気相成長法、または有機金属分子線エピタキシ
法を用いることを特徴とする製造方法であり、さらに前
記窒化膜が、窒化ガリウムもしくは窒化アルミニウムも
しくはその２種類の混晶であることを特徴とする製造方
法である。
【００１１】本発明では、基板上にｎ型伝導体を有する
チャネル層を形成する工程と、ゲートとなる部分に選択
的に窒化膜を成長させる工程と、窒化膜上にゲート電極
を形成する工程と、ソース・ドレイン領域にオーミック
電極を形成する工程を有してなることを特徴とするIII-
Ｖ族化合物半導体を用いたＦＥＴの製造方法により、係
る課題を解決する。選択的に窒化膜を成長させる方法と
しては、気相成長法もしくは有機金属気相成長法もしく
は有機金属分子線エピタキシー法を用いる。
チャネル層を形成する工程と、ゲートとなる部分に選択
的に窒化膜を成長させる工程と、窒化膜上にゲート電極
を形成する工程と、ソース・ドレイン領域にオーミック
電極を形成する工程を有してなることを特徴とするIII-
Ｖ族化合物半導体を用いたＦＥＴの製造方法により、係
る課題を解決する。選択的に窒化膜を成長させる方法と
しては、気相成長法もしくは有機金属気相成長法もしく
は有機金属分子線エピタキシー法を用いる。
【００１２】
【作用】気相成長法（ＶＰＥ）もしくは有機金属気相成
長法（ＭＯＶＰＥ）もしくは有機金属分子線エピタキシ
法（ＭＯＭＢＥ）を用いると、ＧaＮやＡlＮ等の窒化膜
を、低温でＧaＡsやＩnＰ上に選択成長させることがで
きる。この場合、マスクにはＳiＯ2を用いる。選択成長
で形成した窒化膜は半導体基板上にエピタキシャル成長
するので、界面準位も発生せず、安定に動作する高耐圧
ＦＥＴが実現できる。
長法（ＭＯＶＰＥ）もしくは有機金属分子線エピタキシ
法（ＭＯＭＢＥ）を用いると、ＧaＮやＡlＮ等の窒化膜
を、低温でＧaＡsやＩnＰ上に選択成長させることがで
きる。この場合、マスクにはＳiＯ2を用いる。選択成長
で形成した窒化膜は半導体基板上にエピタキシャル成長
するので、界面準位も発生せず、安定に動作する高耐圧
ＦＥＴが実現できる。
【００１３】
【発明の実施の形態】以下、本発明の実施態様について
具体的に説明する。
具体的に説明する。
【００１４】
【実施例】以下、本発明を実施例により図面に基づいて
詳細に説明するが、本発明がこれらによってなんら限定
されるものではない。
詳細に説明するが、本発明がこれらによってなんら限定
されるものではない。
【００１５】［実施例１］図１（ａ）〜（ｄ）は、本発
明のＦＥＴの製造方法の一実施例を示す工程説明図であ
る。
明のＦＥＴの製造方法の一実施例を示す工程説明図であ
る。
【００１６】図１（ａ）に示すように、分子線エピタキ
シ装置（ＭＢＥ）もしくは有機金属気相成長法（ＭＯＶ
ＰＥ）を用いて、半絶縁性ＧaＡs基板１０上にｉ-ＧaＡ
sバッファ層（５００ｎｍ）１１、チャネル層となるＳi
ドープｎ-ＧaＡs層（２×１０18ｃｍ-3,１５ｎｍ）１２
を順次成長させる。
シ装置（ＭＢＥ）もしくは有機金属気相成長法（ＭＯＶ
ＰＥ）を用いて、半絶縁性ＧaＡs基板１０上にｉ-ＧaＡ
sバッファ層（５００ｎｍ）１１、チャネル層となるＳi
ドープｎ-ＧaＡs層（２×１０18ｃｍ-3,１５ｎｍ）１２
を順次成長させる。
【００１７】次に、基板全面をＳiＯ2２０で覆い、ゲー
トとなる領域のみＳＦ6ガスを用いたドライエッチング
により開口する（図１（ｂ）参照）。さらに、図１
（ｃ）において、気相成長法（ＶＰＥ）で窒化膜として
窒化ガリウム（ＧaＮ）２１をゲート部分に選択成長さ
せる（１０ｎｍ）。このとき、III族原料として金属Ｇa
を用い、ＨＣlと反応させて、ＧaＣlとして基板に供給
する。ＧaＣl流量は、０.５ｓｃｃｍである。またＶ族
原料として、アンモニア（ＮＨ3）を５００ｓｃｃｍ供
給する。
トとなる領域のみＳＦ6ガスを用いたドライエッチング
により開口する（図１（ｂ）参照）。さらに、図１
（ｃ）において、気相成長法（ＶＰＥ）で窒化膜として
窒化ガリウム（ＧaＮ）２１をゲート部分に選択成長さ
せる（１０ｎｍ）。このとき、III族原料として金属Ｇa
を用い、ＨＣlと反応させて、ＧaＣlとして基板に供給
する。ＧaＣl流量は、０.５ｓｃｃｍである。またＶ族
原料として、アンモニア（ＮＨ3）を５００ｓｃｃｍ供
給する。
【００１８】ＮＨ3は、熱分解もしくはプラズマ等で分
解して、基板に供給してもよい。基板温度は、５００℃
に設定した。最後にＳiＯ2マスクを除去し、ＧaＮ上に
ゲート電極（ＷＳi）３０を堆積してゲートを形成し、
ソース、ドレイン領域にオーミック電極（ＡuＧe／Ｎi
／Ａu）３１を蒸着してデバイスを完成させた（図１
（ｄ）参照）。
解して、基板に供給してもよい。基板温度は、５００℃
に設定した。最後にＳiＯ2マスクを除去し、ＧaＮ上に
ゲート電極（ＷＳi）３０を堆積してゲートを形成し、
ソース、ドレイン領域にオーミック電極（ＡuＧe／Ｎi
／Ａu）３１を蒸着してデバイスを完成させた（図１
（ｄ）参照）。
【００１９】なお、本実施例ではＧaＡs基板を用いた
が、ＩnＰ基板でも支障ない。その場合チャネル層は、
図２に示すようなｎ-ＩnＰもしくはｎ-ＩnＧaＡsが望ま
しい。また、ゲートを形成する窒化膜としてＧaＮを用
いたが、窒化アルミニウム（ＡlＮ）もしくは両者の混
晶（ＡlxＧa1-xＮ）によっても同様の効果が得られる
（図３参照）。さらに本実施例で示される成長原料、ゲ
ート電極材料、オーミック電極材料は任意性があり、プ
ロセスで用いられるエッチング方法や、マスク形成方
法、電極形成方法は、本発明の趣旨を逸脱しない範囲で
種々の方法が適用可能である。
が、ＩnＰ基板でも支障ない。その場合チャネル層は、
図２に示すようなｎ-ＩnＰもしくはｎ-ＩnＧaＡsが望ま
しい。また、ゲートを形成する窒化膜としてＧaＮを用
いたが、窒化アルミニウム（ＡlＮ）もしくは両者の混
晶（ＡlxＧa1-xＮ）によっても同様の効果が得られる
（図３参照）。さらに本実施例で示される成長原料、ゲ
ート電極材料、オーミック電極材料は任意性があり、プ
ロセスで用いられるエッチング方法や、マスク形成方
法、電極形成方法は、本発明の趣旨を逸脱しない範囲で
種々の方法が適用可能である。
【００２０】［実施例２］図４（ａ）〜（ｅ）は、第２
の実施例のＦＥＴの製造方法を示す工程説明図である。
本実施例で作製されるＦＥＴは、図４（ａ）に示すよう
に、まず分子線エピタキシ装置（ＭＢＥ）もしくは有機
金属気相成長法（ＭＯＶＰＥ）を用いて、半絶縁性Ｇa
Ａs基板１０上にｉ-ＧaＡsバッファ層（５００ｎｍ）１
１、チャネル層となるノンドープｉ-Ｉn0.2Ｇa0.8Ａs層
１３、Ｓiを２×１０18ｃｍ-3ドーピングしたｎ-Ａl0.3
Ｇa0.7Ａs電子供給層１４、Ｓiを５×１０18ｃｍ-3ドー
ピングしたｎ+-ＧaＡsキャップ層１５を順次成長させ
る。次に基板全面をＳiＯ2２０で覆い、ゲートとなる領
域のみＳＦ6ガスを用いたドライエッチングにより開口
する（図４（ｂ）参照）。
の実施例のＦＥＴの製造方法を示す工程説明図である。
本実施例で作製されるＦＥＴは、図４（ａ）に示すよう
に、まず分子線エピタキシ装置（ＭＢＥ）もしくは有機
金属気相成長法（ＭＯＶＰＥ）を用いて、半絶縁性Ｇa
Ａs基板１０上にｉ-ＧaＡsバッファ層（５００ｎｍ）１
１、チャネル層となるノンドープｉ-Ｉn0.2Ｇa0.8Ａs層
１３、Ｓiを２×１０18ｃｍ-3ドーピングしたｎ-Ａl0.3
Ｇa0.7Ａs電子供給層１４、Ｓiを５×１０18ｃｍ-3ドー
ピングしたｎ+-ＧaＡsキャップ層１５を順次成長させ
る。次に基板全面をＳiＯ2２０で覆い、ゲートとなる領
域のみＳＦ6ガスを用いたドライエッチングにより開口
する（図４（ｂ）参照）。
【００２１】さらに、図４（ｃ）において、エッチング
ガスとしてＣＣl2Ｆ2もしくはＳＦ6とＢＣl3の混合ガス
を用いたドライエッチングによりＡlＧaＡsとＧaＡsの
選択エッチングを行い、ＡlＧaＡs層をストッパーとし
て、ｎ+-ＧaＡsキャップ層のみ除去する。他にこの系の
選択エッチングには、クエン酸等が用いられる。次に図
４（ｄ）に示すように、気相成長法（ＶＰＥ）で窒化膜
として窒化ガリウム（ＧaＮ）２１をゲート部分に選択
成長させる（１０ｎｍ）。このとき、III族原料として
金属Ｇaを用い、ＨＣlと反応させて、ＧaＣlとして基板
に供給する。流量は、０.５ｓｃｃｍである。
ガスとしてＣＣl2Ｆ2もしくはＳＦ6とＢＣl3の混合ガス
を用いたドライエッチングによりＡlＧaＡsとＧaＡsの
選択エッチングを行い、ＡlＧaＡs層をストッパーとし
て、ｎ+-ＧaＡsキャップ層のみ除去する。他にこの系の
選択エッチングには、クエン酸等が用いられる。次に図
４（ｄ）に示すように、気相成長法（ＶＰＥ）で窒化膜
として窒化ガリウム（ＧaＮ）２１をゲート部分に選択
成長させる（１０ｎｍ）。このとき、III族原料として
金属Ｇaを用い、ＨＣlと反応させて、ＧaＣlとして基板
に供給する。流量は、０.５ｓｃｃｍである。
【００２２】またＶ族原料として、ＮＨ3を５００ｓｃ
ｃｍ供給する。基板温度は、５００℃に設定した。最後
にＳiＯ2マスクを除去し、ＧaＮ上にゲート電極（ＷＳ
i）３０を堆積してゲートを形成し、ソース、ドレイン
領域にオーミック電極（ＡuＧe／Ｎi／Ａu）３１を蒸着
してデバイスを完成させた（図４（ｅ）参照）。
ｃｍ供給する。基板温度は、５００℃に設定した。最後
にＳiＯ2マスクを除去し、ＧaＮ上にゲート電極（ＷＳ
i）３０を堆積してゲートを形成し、ソース、ドレイン
領域にオーミック電極（ＡuＧe／Ｎi／Ａu）３１を蒸着
してデバイスを完成させた（図４（ｅ）参照）。
【００２３】なお、本実施例ではＡlＧaＡs／ＩnＧaＡs
の組み合わせを示したが、例えば、ＡlＧaＡsの代わり
にＩnＧaＰを用いる等、本発明の請求範囲を満たす材料
ならば、任意に選択できる。また、ＩnＰ基板を用いる
場合は、チャネル層の一例として図５に、ＩnＰに格子
整合するＩnＧaＡsとＡlＩnＡsの組み合わせを示した
が、これも任意的なものである。その他の条件の任意性
は、実施例１と同様である。
の組み合わせを示したが、例えば、ＡlＧaＡsの代わり
にＩnＧaＰを用いる等、本発明の請求範囲を満たす材料
ならば、任意に選択できる。また、ＩnＰ基板を用いる
場合は、チャネル層の一例として図５に、ＩnＰに格子
整合するＩnＧaＡsとＡlＩnＡsの組み合わせを示した
が、これも任意的なものである。その他の条件の任意性
は、実施例１と同様である。
【００２４】［実施例３］図６は、第３の実施例のＦＥ
Ｔの製造方法で作製されるＦＥＴの構造を示す摸式断面
図である。工程図は、実施例２とほぼ同様なので省略す
る。
Ｔの製造方法で作製されるＦＥＴの構造を示す摸式断面
図である。工程図は、実施例２とほぼ同様なので省略す
る。
【００２５】本実施例で作製されるＦＥＴは、まず分子
線エピタキシ装置（ＭＢＥ）もしくは有機金属気相成長
法（ＭＯＶＰＥ）を用いて、半絶縁性ＧaＡs基板１０上
にｉ-ＧaＡsバッファ層（５００ｎｍ）１１、チャネル
層となるＳiを２×１０18ｃｍ -3ドーピングしたｎ-Ｉn
0.2Ｇa0.8Ａs層１６、ｉ-Ａl0.3Ｇa0.7Ａsバリア層１
７、Ｓiを５×１０18ｃｍ-3ドーピングしたｎ+-ＧaＡs
キャップ層１５を順次成長させる。次に基板全面をＳi
Ｏ2２０で覆い、ゲートとなる領域のみＳＦ6ガスを用い
たドライエッチングにより開口する。
線エピタキシ装置（ＭＢＥ）もしくは有機金属気相成長
法（ＭＯＶＰＥ）を用いて、半絶縁性ＧaＡs基板１０上
にｉ-ＧaＡsバッファ層（５００ｎｍ）１１、チャネル
層となるＳiを２×１０18ｃｍ -3ドーピングしたｎ-Ｉn
0.2Ｇa0.8Ａs層１６、ｉ-Ａl0.3Ｇa0.7Ａsバリア層１
７、Ｓiを５×１０18ｃｍ-3ドーピングしたｎ+-ＧaＡs
キャップ層１５を順次成長させる。次に基板全面をＳi
Ｏ2２０で覆い、ゲートとなる領域のみＳＦ6ガスを用い
たドライエッチングにより開口する。
【００２６】さらに、エッチングガスとしてＣＣl2Ｆ2
もしくはＳＦ6とＢＣl3の混合ガスを用いたドライエッ
チングによりＡlＧaＡsとＧaＡsの選択エッチングを行
い、ＡlＧaＡs層をストッパーとして、ｎ+-ＧaＡsキャ
ップ層のみ除去する。
もしくはＳＦ6とＢＣl3の混合ガスを用いたドライエッ
チングによりＡlＧaＡsとＧaＡsの選択エッチングを行
い、ＡlＧaＡs層をストッパーとして、ｎ+-ＧaＡsキャ
ップ層のみ除去する。
【００２７】次に、気相成長法（ＶＰＥ）で窒化膜とし
て窒化ガリウム（ＧaＮ）２１をゲート部分に選択成長
させる（１０ｎｍ）。このとき、III族原料として金属
Ｇaを用い、ＨＣlと反応させて、ＧaＣlとして基板に供
給する。流量は、０.５ｓｃｃｍである。
て窒化ガリウム（ＧaＮ）２１をゲート部分に選択成長
させる（１０ｎｍ）。このとき、III族原料として金属
Ｇaを用い、ＨＣlと反応させて、ＧaＣlとして基板に供
給する。流量は、０.５ｓｃｃｍである。
【００２８】またＶ族原料として、ＮＨ3を５００ｓｃ
ｃｍ供給する。基板温度は、５００℃に設定した。最後
にＳiＯ2マスクを除去し、ＧaＮ上にゲート電極（ＷＳ
i）３０を堆積してゲートを形成し、ソース、ドレイン
領域にオーミック電極（ＡuＧe／Ｎi／Ａu）３１を蒸着
してデバイスを完成させた。
ｃｍ供給する。基板温度は、５００℃に設定した。最後
にＳiＯ2マスクを除去し、ＧaＮ上にゲート電極（ＷＳ
i）３０を堆積してゲートを形成し、ソース、ドレイン
領域にオーミック電極（ＡuＧe／Ｎi／Ａu）３１を蒸着
してデバイスを完成させた。
【００２９】このデバイスでは、ＧaＮの直下のＡlＧa
Ａsバリア層がノンドープのため、さらに高耐圧化を図
ることができる。その反面、図６のＦＥＴ構造では、バ
リア層がソースドレイン領域にも残ってしまうので、ソ
ース抵抗が高くなるという問題が生じる。そのため図７
に示すように、イオン注入によりソース・ドレイン領域
にＳiを高濃度に注入したり、図８に示すようにソース
・ドレイン領域をエッチングして除去し、ｎ+-ＧaＡsを
選択成長により埋め込むような工程を加えることが望ま
しい。なお、材料や条件の任意性は、実施例１,２と同
様である。
Ａsバリア層がノンドープのため、さらに高耐圧化を図
ることができる。その反面、図６のＦＥＴ構造では、バ
リア層がソースドレイン領域にも残ってしまうので、ソ
ース抵抗が高くなるという問題が生じる。そのため図７
に示すように、イオン注入によりソース・ドレイン領域
にＳiを高濃度に注入したり、図８に示すようにソース
・ドレイン領域をエッチングして除去し、ｎ+-ＧaＡsを
選択成長により埋め込むような工程を加えることが望ま
しい。なお、材料や条件の任意性は、実施例１,２と同
様である。
【００３０】［実施例４］第４の実施例として、窒化膜
を有機金属気相成長法（ＭＯＶＰＥ）で選択成長させた
場合について述べる。製造工程としては、例えば実施例
１の図１（ｃ）にあたる。
を有機金属気相成長法（ＭＯＶＰＥ）で選択成長させた
場合について述べる。製造工程としては、例えば実施例
１の図１（ｃ）にあたる。
【００３１】ゲート部分のみ開口し、その他をＳiＯ2で
被覆したＧaＡs基板にＭＯＶＰＥ法によりＧaＮを選択
成長させた。III族原料としてトリメチルガリウム（Ｔ
ＭＧ）、Ｖ族原料としてＮＨ3を用いた。成長条件は、
ＴＭＧ流量１ｓｃｃｍ,ＮＨ3流量５００ｓｃｃｍ,基板
温度６００℃とした。この条件で１０ｎｍのＧaＮを選
択成長させた。
被覆したＧaＡs基板にＭＯＶＰＥ法によりＧaＮを選択
成長させた。III族原料としてトリメチルガリウム（Ｔ
ＭＧ）、Ｖ族原料としてＮＨ3を用いた。成長条件は、
ＴＭＧ流量１ｓｃｃｍ,ＮＨ3流量５００ｓｃｃｍ,基板
温度６００℃とした。この条件で１０ｎｍのＧaＮを選
択成長させた。
【００３２】なおIII族原料として、トリエチルガリウ
ム（ＴＥＧ）やジエチルガリウムクロライド（ＤＥＧＣ
l）等が使用可能である。またＡlＮを成長させる場合
は、III族原料として、トリメチルアルミニウム（ＴＭ
Ａ）,トリエチルアルミニウム（ＴＥＡ）等を用いる。
さらにＶ族原料をあらかじめ熱分解等でクラッキングし
て基板に供給すると、基板温度の低温化に効果的であ
る。
ム（ＴＥＧ）やジエチルガリウムクロライド（ＤＥＧＣ
l）等が使用可能である。またＡlＮを成長させる場合
は、III族原料として、トリメチルアルミニウム（ＴＭ
Ａ）,トリエチルアルミニウム（ＴＥＡ）等を用いる。
さらにＶ族原料をあらかじめ熱分解等でクラッキングし
て基板に供給すると、基板温度の低温化に効果的であ
る。
【００３３】［実施例５］第５の実施例として、窒化膜
を有機金属分子線エピタキシ法（ＭＯＭＢＥ）で選択成
長させた場合について述べる。製造工程としては、例え
ば実施例１の図１（ｃ）にあたる。ＭＯＭＢＥ法は、成
長方法はＭＯＶＰＥ法とほぼ同様であるが、成長時の圧
力が１０-4-１０-3Ｔｏｒｒと低く、基板表面近傍で化
学反応が起こり、選択性に優れている。以下に条件を述
べる。
を有機金属分子線エピタキシ法（ＭＯＭＢＥ）で選択成
長させた場合について述べる。製造工程としては、例え
ば実施例１の図１（ｃ）にあたる。ＭＯＭＢＥ法は、成
長方法はＭＯＶＰＥ法とほぼ同様であるが、成長時の圧
力が１０-4-１０-3Ｔｏｒｒと低く、基板表面近傍で化
学反応が起こり、選択性に優れている。以下に条件を述
べる。
【００３４】ゲート部分のみ開口し、その他をＳiＯ2で
被覆したＧaＡs基板にＭＯＭＢＥ法によりＧaＮを選択
成長させた。III族原料としてトリメチルガリウム（Ｔ
ＭＧ）、Ｖ族原料としてＮＨ3を用いた。成長条件は、
ＴＭＧ流量１ｓｃｃｍ,ＮＨ3流量１００ｓｃｃｍ,基板
温度５００℃とした。ＮＨ3は、ラジカルビームガンで
クラッキングして基板に供給した。クラッキング方法と
しては、熱分解を用いても良い。
被覆したＧaＡs基板にＭＯＭＢＥ法によりＧaＮを選択
成長させた。III族原料としてトリメチルガリウム（Ｔ
ＭＧ）、Ｖ族原料としてＮＨ3を用いた。成長条件は、
ＴＭＧ流量１ｓｃｃｍ,ＮＨ3流量１００ｓｃｃｍ,基板
温度５００℃とした。ＮＨ3は、ラジカルビームガンで
クラッキングして基板に供給した。クラッキング方法と
しては、熱分解を用いても良い。
【００３５】この条件で１０ｎｍのＧaＮを選択成長さ
せた。なおIII族原料として、トリエチルガリウム（Ｔ
ＥＧ）やジエチルガリウムクロライド（ＤＥＧＣl）等
が使用可能である。またＡlＮを成長させる場合は、III
族原料として、トリメチルアルミニウム（ＴＭＡ）,ト
リエチルアルミニウム（ＴＥＡ）等を用いる。
せた。なおIII族原料として、トリエチルガリウム（Ｔ
ＥＧ）やジエチルガリウムクロライド（ＤＥＧＣl）等
が使用可能である。またＡlＮを成長させる場合は、III
族原料として、トリメチルアルミニウム（ＴＭＡ）,ト
リエチルアルミニウム（ＴＥＡ）等を用いる。
【００３６】
【発明の効果】上記のように本発明により、高いバリア
を有するＭＩＳＦＥＴを容易に製造することができる。
その結果、順方向の立ち上り電圧５Ｖ以上、逆耐圧５０
Ｖ以上の高耐圧ＦＥＴを得ることができ、安定性に優れ
るデバイス動作を実現できる等の効果が奏される。
を有するＭＩＳＦＥＴを容易に製造することができる。
その結果、順方向の立ち上り電圧５Ｖ以上、逆耐圧５０
Ｖ以上の高耐圧ＦＥＴを得ることができ、安定性に優れ
るデバイス動作を実現できる等の効果が奏される。
【図１】本発明のＦＥＴ（実施例１）の製造方法の概要
を示す工程説明図。
を示す工程説明図。
【図２】本発明のＦＥＴ（実施例１）の構造を示す摸式
断面図。
断面図。
【図３】本発明のＦＥＴ（実施例１）の構造を示す摸式
断面図。
断面図。
【図４】本発明のＦＥＴ（実施例２）の製造方法の概要
を示す工程説明図。
を示す工程説明図。
【図５】本発明のＦＥＴ（実施例２）の構造を示す摸式
断面図。
断面図。
【図６】本発明のＦＥＴ（実施例３）の構造を示す摸式
断面図。
断面図。
【図７】本発明のＦＥＴ（実施例３）の構造を示す摸式
断面図。
断面図。
【図８】本発明のＦＥＴ（実施例３）の構造を示す摸式
断面図。
断面図。
【図９】従来例のＦＥＴの構造を示す摸式断面図。
【図１０】従来例のＦＥＴの製造方法の概要を示す工程
説明図。
説明図。
１０ 絶縁性ＧaＡs基板 １１ ｉ-ＧaＡsバッファ層 １２ ｎ-ＧaＡsチャネル層 １３ ｉ-Ｉn0.2Ｇa0.8Ａsチャネル層 １４ ｎ-Ａl0.3Ｇa0.7Ａs電子供給層 １５ ｎ+-ＧaＡsキャップ層 １６ ｎ-Ｉn0.2Ｇa0.8Ａsチャネル層 １７ ｉ-Ａl0.3Ｇa0.7Ａsバリア層 ２０ ＳiＯ2膜 ２１ ＧaＮ ３０ ゲート電極（ＷＳi） ３１ オーミック電極（ＡuＧe／Ｎi／Ａu） ３２ オーミック電極（Ｔi／Ｐt／Ａu）
Claims (6)
- 【請求項１】 III-Ｖ族化合物半導体の電界効果トラン
ジスタを製造する方法において、基板上にｎ型伝導体を
有するチャネル層を形成する工程、ゲートとなる部分に
選択的に窒化膜を成長させる工程、該窒化膜上にゲート
電極を形成する工程、ソース・ドレイン領域にオーミッ
ク電極を形成する工程、の各工程を有してなることを特
徴とする電界効果トランジスタの製造方法。 - 【請求項２】 前記チャネル層を、電子親和力の異なる
少なくとも２つ以上の半導体層により形成することを特
徴とする請求項１記載の電界効果トランジスタの製造方
法。 - 【請求項３】 前記ソース・ドレイン領域に対して、不
純物を高濃度にドーピングして低抵抗化した半導体層に
より形成するか、もしくは低抵抗の半導体層でキャップ
層を形成することを特徴とする請求項１記載の電界効果
トランジスタの製造方法。 - 【請求項４】 前記選択的に窒化膜を成長させる工程
に、気相成長法もしくは有機金属気相成長法、または有
機金属分子線エピタキシ法を用いることを特徴とする請
求項１記載の電界効果トランジスタの製造方法。 - 【請求項５】 前記窒化膜が、窒化ガリウムもしくは窒
化アルミニウムもしくはその２種類の混晶であることを
特徴とする請求項１記載の電界効果トランジスタの製造
方法。 - 【請求項６】 高出力素子用の電界効果トランジスタに
おいて、該トランジスタが請求項１ないし５のいずれか
に記載の製造方法により得られることを特徴とする電界
効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28846697A JP3180734B2 (ja) | 1997-10-21 | 1997-10-21 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28846697A JP3180734B2 (ja) | 1997-10-21 | 1997-10-21 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121470A true JPH11121470A (ja) | 1999-04-30 |
| JP3180734B2 JP3180734B2 (ja) | 2001-06-25 |
Family
ID=17730580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28846697A Expired - Fee Related JP3180734B2 (ja) | 1997-10-21 | 1997-10-21 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180734B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183906A (ja) * | 2003-11-28 | 2005-07-07 | New Japan Radio Co Ltd | 窒化物半導体装置及びその製造方法 |
| CN113113479A (zh) * | 2021-03-10 | 2021-07-13 | 西安电子科技大学 | 基于新型自对准技术的GaN基毫米波功率器件及其制备方法 |
| CN113113478A (zh) * | 2021-03-01 | 2021-07-13 | 西安电子科技大学 | 基于新型欧姆再生长的GaN基射频功率器件及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011082332A (ja) * | 2009-10-07 | 2011-04-21 | National Chiao Tung Univ | 高電子移動度トランジスタの構造、その構造を含んだデバイス及びその製造方法 |
-
1997
- 1997-10-21 JP JP28846697A patent/JP3180734B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183906A (ja) * | 2003-11-28 | 2005-07-07 | New Japan Radio Co Ltd | 窒化物半導体装置及びその製造方法 |
| CN113113478A (zh) * | 2021-03-01 | 2021-07-13 | 西安电子科技大学 | 基于新型欧姆再生长的GaN基射频功率器件及其制备方法 |
| CN113113479A (zh) * | 2021-03-10 | 2021-07-13 | 西安电子科技大学 | 基于新型自对准技术的GaN基毫米波功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3180734B2 (ja) | 2001-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| US5663583A (en) | Low-noise and power ALGaPSb/GaInAs HEMTs and pseudomorpohic HEMTs on GaAs substrate | |
| JP3428962B2 (ja) | ＧａＮ系高移動度トランジスタ | |
| US10566450B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
| JP3398044B2 (ja) | 電界効果トランジスタ | |
| US8669592B2 (en) | Compound semiconductor device and method for fabricating the same | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH10223901A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH11261053A (ja) | 高移動度トランジスタ | |
| JP2001250939A (ja) | 電界効果トランジスタおよびその製造方法 | |
| US9312341B2 (en) | Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same | |
| US11316039B2 (en) | Method for manufacturing semiconductor device | |
| JPH09330916A (ja) | 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 | |
| US10847642B2 (en) | Compound semiconductor device and fabrication method | |
| JP4429459B2 (ja) | 高抵抗ＧａＮ結晶層の製造方法 | |
| JP2539268B2 (ja) | 半導体装置 | |
| JP3428838B2 (ja) | Ｍｉｓ型電界効果トランジスタ | |
| US8524550B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP3180734B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP5581471B2 (ja) | 半導体装置およびその製造方法 | |
| JP2728121B2 (ja) | 電界効果トランジスタ、及びその製造方法 | |
| JP3271619B2 (ja) | 電界効果トランジスタ | |
| JP2000174034A (ja) | ヘテロ接合型窒化物半導体装置 | |
| JP3338911B2 (ja) | 半導体装置とその製造方法 | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |