CN101471260B - 适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法 - Google Patents
适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法 Download PDFInfo
- Publication number
- CN101471260B CN101471260B CN2007103038956A CN200710303895A CN101471260B CN 101471260 B CN101471260 B CN 101471260B CN 2007103038956 A CN2007103038956 A CN 2007103038956A CN 200710303895 A CN200710303895 A CN 200710303895A CN 101471260 B CN101471260 B CN 101471260B
- Authority
- CN
- China
- Prior art keywords
- algaas
- gate
- enhancement
- ingap
- applicable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法，该方法包括：采用湿法腐蚀形成隔离台面，然后光刻栅条；蒸发Ti/Pt/Au栅金属结构，接着常规剥离形成金属图形；最后在高温快速退火炉内，在氮气气氛下退火，温度范围为280至320度，时间为10至40分钟，形成增强型器件栅极。利用本发明，解决了DCFL IC的逻辑摆幅Vm小(受势垒高度的固有限制)的问题，达到了精确控制E-HEMT域值电压Vth的目的，成功制作了稳定一致的增强型器件，保证了增强型器件域值电压在零以上，确保了E/D型器件及其逻辑电路正常工作。
Description
技术领域
本发明涉及化合物半导体材料技术领域，尤其涉及一种适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法，特别是指一种通过栅退火工艺来提高增强型InGaP/AlGaAs/InGaAs PHEMT域值电压的方法。
背景技术
GaAs是一种性能优越的化合物半导体材料。高电子迁移率晶体管(HEMT)器件根据在零栅压时沟道是否开启，分为增强型(E)和耗尽型(D)两种。
以增强型(E型)HEMT为开关管、耗尽型(D型)HEMT(或饱和电阻)为负载的E/D(或D/R)型直接耦合场效应晶体管逻辑(DCFL)具有器件少、逻辑设计简单、速度快，功耗小等优点，因而特别适合高速低功耗的HEMT LSI/VLSI。
但DCFL IC的逻辑摆幅Vm小(受势垒高度的固有限制)，这就需要精确控制E-HEMT的域值电压Vth，因而对材料的均匀性要求高并增加了工艺难度。此外，E-HEMT的有源层很薄，对表面制作条件很敏感，欧姆接触电阻较大，这将引起DCFL IC速度的下降。
E/D型DCFL IC要求将E-HEMT和D-HEMT同时制作在一个芯片上，同时要求很高的Vth均匀性，其材料和工艺制作难度就更大。
近年来，材料生长技术(如分子束外延MBE和金属有机化学气相沉积MOCVD)的日趋成熟和制作工艺的不断进步，使得E/D型HEMTDCFL IC得到了迅速发展，几乎占据了整个高速、低功耗HEMT IC领域。
目前来说，E-HEMT制作的难点主要集中在域值电压Vth的控制上面，由于工艺偏差的影响，E-HEMT的Vth在我们制作过程中，经常会出现同一块片子上面域值电压漂移，有时会在零以下，这样，器件无法正常工作，如何保证栅极电压为零时正常工作是目前的重点。
发明内容
(一)要解决的技术问题
针对上述现有技术存在的不足，本发明的主要目的在于提供一种适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法，以解决DCFL IC的逻辑摆幅Vm小(受势垒高度的固有限制)的问题，达到精确控制E-HEMT域值电压Vth的目的，制作稳定一致的增强型器件，保证增强型器件域值电压在零以上，确保E/D型器件及其逻辑电路正常工作。
(二)技术方案
为了达到上述目的，本发明的技术方案是这样实现的：
一种适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法，该方法包括：
采用湿法腐蚀形成隔离台面，然后光刻栅条；
蒸发Ti/Pt/Au栅金属结构，接着常规剥离形成金属图形；
最后在高温快速退火炉内，在氮气气氛下退火，温度范围为280至320度，时间为10至40分钟，形成增强型器件栅极。
上述方案中，所述蒸发Ti/Pt/Au栅金属结构的步骤中，栅极金属蒸发时采用钛/铂/金的三层结构，蒸发顺序依次为钛/铂/金。
上述方案中，所述钛/铂/金三层结构中，钛的厚度为500埃，铂的厚度为800埃，金的厚度为2200埃。
上述方案中，所述退火温度为280度，时间为40分钟。
上述方案中，该方法采用分步栅工艺，尽量避免退火对耗尽型器件的影响。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、利用本发明提供的适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法，解决了DCFL IC的逻辑摆幅Vm小(受势垒高度的固有限制)的问题，达到精确控制E-HEMT域值电压Vth的目的。
2、利用本发明提供的适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法，制作成功了稳定一致的增强型器件，保证了增强型器件域值电压在零以上，器件性能无损失，二维电子气无明显退化。
3、本发明提供的适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法，工艺简单易于施行，有效地节省了制作成本。
4、本发明提供的适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法，为DCFL电路的制作提供了一种有效的办法，为MMIC电路的稳定工作奠定了基础。
5、本发明提供的适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法，与一般的增强型Pt/Ti/Pt/Au结构相比，具有在较低退火温度下，在栅极金属与势垒层之间形成良好的肖特基势垒接触，增强型器件域值电压大于零，操作简单，与工艺的兼容性好。
6、本发明提供的适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法，具有成效明显，工艺简单易行，经济适用和可靠性强的优点，容易在微波、毫米波化合物半导体器件制作中采用和推广。
附图说明
图1是本发明提供的适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法流程图；
图2是本发明的退火工艺中，制作成功的(Ti/Pt/Au)栅极金属结构图形照片；
图3是栅极金属结构(Ti/Pt/Au)在280度退火不同时间的转移特性曲线；
图4是栅极金属结构(Ti/Pt/Au)在280度退火不同时间的输出特性曲线；
图5是退火前后的栅肖特基势垒二极管特性图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
下面首先介绍本发明的实现原理：
一般的高电子迁移率晶体管的域值电压(threshold voltage，Vt)可以表示成下面的式(1)，式(1)中Vt为域值电压，Φb为肖特基势垒，ΔEc为肖特基势垒层AlGaAs与沟道层InGaAs异质结面的导带的差异，N为肖特基势垒层中掺杂的浓度，ε为肖特基势垒层的介电常数，D为栅金属到沟道层的距离。
所以为了有更高的域值电压，可以从增加Φb、降低ΔEc、δ掺杂的浓度以及栅极金属到沟道层的距离D入手，如果要增加Φb必须要选择与AlGaAs肖特基势垒层有更高的势垒差的栅极金属，常规的Pt/Ti/Pt/Au结构，利用Pt的势垒高度比Ti高，等效于提高了式(1)中的Φb(肖特基势垒)，从而达到提高的域值电压的目的。
而我们自己生产线上生产的E/D PHEMT，其中的增强型和耗尽型的单片集成是靠栅极金属到沟道的距离D不同来形成，采用Ti/Pt/Au结构，利用合适的栅极金属到沟道的距离D来实现增强型器件，达到提高域值电压的目的。
尽管在器件制备过程中我们已采用了上述的提高Φb以及降低D的办法，但是并未达到想象的目的，E PHEMT的域值电压仍在0附近漂动，未形成稳定一致的增强型器件，这对我们后期的E/D型电路的制作是非常不利的。所以我们此次退火的目的就是希望在通过高温退火后，Ti向势垒内部扩进，等效于降低了式(1)中的D这项，实现域值电压正向漂移，从而达到形成稳定一致的增强型器件。
从我们后期的9阶DCFL环形振荡器的制作成功，可以证明高成品率、稳定一致性的增强型(E)器件的制作成功。
如图1所示，图1是本发明提供的适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法流程图，该方法包括以下步骤：
步骤101：采用湿法腐蚀形成隔离台面，然后光刻栅条；
步骤102：蒸发Ti/Pt/Au栅金属结构，接着常规剥离形成金属图形；
在本步骤中，栅极金属蒸发时采用Ti/Pt/Au的三层结构，蒸发顺序依次为Ti/Pt/Au；所述Ti/Pt/Au三层结构中，Ti的厚度为500埃，Pt的厚度为800埃，Au的厚度为2200埃。
步骤103：最后在高温快速退火炉内，在氮气气氛下退火，温度范围为280至320度，时间为10至40分钟，形成增强型器件栅极；
在本步骤中，所述退火温度优选为280度，退火时间优选为40分钟。
本发明采用的这种Ti/Pt/Au栅极金属结构，与半导体层接触顺序分别为钛/铂/金，它的厚度相应为500A/800A/2200A埃。Ti/Pt/Au结构设计的考虑和优势在于：
1)尽管Au作为肖特基势垒金属有高的电导性、以及热稳定性，但是Ga和Au互相向内部扩散，所以单Au作为栅极金属的肖特基势垒很快就会发生退化，并且单Au与GaAs的粘附性能不好，因此用单Au作为栅极金属是不合适的；
2)双元金属Ti-Au或Cr-Au将延缓扩散作用，提高粘附性能，但是，它们不能防止扩散，所以人们采用一层Pt作为扩散阻挡层放在Ti&Au之间，以屏蔽Au的扩散效应，所以采用Ti/Pt/Au结构。
本发明采用Ti/Pt/Au栅金属结构，在280℃对器件退火40分钟，使器件域值电压正向移动大约300mV，器件IV特性并未恶化，从而制作成功了高成品率的稳定一致的增强型器件，保证了增强型器件域值电压在零以上。
退火完成后使用HP4155半导体参数分析仪进行测试，如图2所示，器件的域值电压由最初的-0.1V左右逐步提高为+0.17V，实现了增强型器件域值电压正向漂移；从图3可以看出，280℃退火后器件饱和电流并没有明显的下降，证明在此温度下退火对器件的源漏欧姆接触影响不大，二维电子器并未退化；图4为Ti/Pt/Au金属结构退火前后的栅肖特基势垒二极管特性图，从图上也可直观看出，在280℃退火时并未对肖特基势垒特性带来恶化，肖特基势垒高度仍然为0.7V左右。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法，其特征在于，该方法包括：
采用湿法腐蚀形成隔离台面，然后光刻栅条；
蒸发Ti/Pt/Au栅金属结构，接着常规剥离形成金属图形；在蒸发Ti/Pt/Au栅金属结构时，栅极金属蒸发时采用钛/铂/金的三层结构，蒸发顺序依次为钛/铂/金；
最后在高温快速退火炉内，在氮气气氛下退火，温度范围为280度，时间为10至40分钟，形成增强型器件栅极。
2.根据权利要求1所述的适用于增强型InGaP/AlGaAs/InGaAsPHEMT器件的栅退火方法，其特征在于，所述钛/铂/金三层结构中，钛的厚度为500埃，铂的厚度为800埃，金的厚度为2200埃。
3.根据权利要求1所述的适用于增强型InGaP/AlGaAs/InGaAsPHEMT器件的栅退火方法，其特征在于，所述退火温度为280度，时间为40分钟。
4.根据权利要求1所述的适用于增强型InGaP/AlGaAs/InGaAsPHEMT器件的栅退火方法，其特征在于，该方法采用分步栅工艺，尽量避免退火对耗尽型器件的影响。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007103038956A CN101471260B (zh) | 2007-12-26 | 2007-12-26 | 适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007103038956A CN101471260B (zh) | 2007-12-26 | 2007-12-26 | 适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101471260A CN101471260A (zh) | 2009-07-01 |
| CN101471260B true CN101471260B (zh) | 2010-06-02 |
Family
ID=40828579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007103038956A Active CN101471260B (zh) | 2007-12-26 | 2007-12-26 | 适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101471260B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104880493B (zh) * | 2014-02-28 | 2017-11-24 | 中国科学院半导体研究所 | GaAs基PHEMT生物传感器及其制作方法 |
| CN105141288B (zh) * | 2015-07-01 | 2018-02-13 | 东南大学 | 基于砷化镓基低漏电流双悬臂梁开关或非门的rs触发器 |
| CN107230618A (zh) * | 2016-03-25 | 2017-10-03 | 北京大学 | 氮化镓晶体管器件的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287946B1 (en) * | 1999-05-05 | 2001-09-11 | Hrl Laboratories, Llc | Fabrication of low resistance, non-alloyed, ohmic contacts to InP using non-stoichiometric InP layers |
| US6670652B2 (en) * | 2000-10-13 | 2003-12-30 | Kwangju Institute Of Science And Technology | Monolithically integrated E/D mode HEMT and method for fabricating the same |
| CN1921077A (zh) * | 2005-08-26 | 2007-02-28 | 中国科学院微电子研究所 | 砷化镓基增强/耗尽型赝配高电子迁移率晶体管栅制作工艺 |
| CN101064275A (zh) * | 2006-04-28 | 2007-10-31 | 中国科学院半导体研究所 | 采用干法刻蚀技术实现rtd与hemt单片集成的方法 |
-
2007
- 2007-12-26 CN CN2007103038956A patent/CN101471260B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287946B1 (en) * | 1999-05-05 | 2001-09-11 | Hrl Laboratories, Llc | Fabrication of low resistance, non-alloyed, ohmic contacts to InP using non-stoichiometric InP layers |
| US6670652B2 (en) * | 2000-10-13 | 2003-12-30 | Kwangju Institute Of Science And Technology | Monolithically integrated E/D mode HEMT and method for fabricating the same |
| CN1921077A (zh) * | 2005-08-26 | 2007-02-28 | 中国科学院微电子研究所 | 砷化镓基增强/耗尽型赝配高电子迁移率晶体管栅制作工艺 |
| CN101064275A (zh) * | 2006-04-28 | 2007-10-31 | 中国科学院半导体研究所 | 采用干法刻蚀技术实现rtd与hemt单片集成的方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2006-165207A 2006.06.22 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101471260A (zh) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4573064A (en) | GaAs/GaAlAs Heterojunction bipolar integrated circuit devices | |
| Mahajan et al. | Enhancement-mode high electron mobility transistors (E-HEMTs) lattice-matched to InP | |
| CN104637941B (zh) | 一种复合沟道mhemt微波振荡器及其制备方法 | |
| JPH0371776B2 (zh) | ||
| US10845406B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5350709A (en) | Method of doping a group III-V compound semiconductor | |
| CN102184943A (zh) | 一种增强型AlGaN/GaN HEMT器件及其制备方法 | |
| Wu et al. | A GaAs MOSFET with a liquid phase oxidized gate | |
| Saranovac et al. | Pt gate sink-in process details impact on InP HEMT DC and RF performance | |
| US20080023726A1 (en) | Schottky gate metallization for semiconductor devices | |
| CN101471260B (zh) | 适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法 | |
| KR100329251B1 (ko) | 반도체소자및그제조방법 | |
| KR101014410B1 (ko) | 반도체장치 및 반도체장치의 제조방법 | |
| CN101515568A (zh) | InP衬底上集成增强型和耗尽型HEMT的制作方法 | |
| US4654960A (en) | Method for fabricating GaAs bipolar integrated circuit devices | |
| Feuer et al. | High-speed low-voltage ring oscillators based on selectively doped heterojunction transistors | |
| TW202327100A (zh) | 互補式高電子遷移率晶體電晶體 | |
| Ha et al. | Enhancement-mode metamorphic HEMT on GaAs substrate with 2 S/mm $ g_ {m} $ and 490 GHz $ f_ {T} $ | |
| Chang et al. | A GaAs/AlAs wet selective etch process for the gate recess of GaAs power metal-semiconductor field-effect transistors | |
| CN206422040U (zh) | 一种iii‑v族半导体moshemt器件 | |
| Elgaid et al. | Low noise high performance 50nm T-gate metamorphic HEMT with cut-off frequency f/sub T/of 440 GHz for millimeterwave imaging receivers applications | |
| Chen et al. | Monolithically integrated enhancement/depletion-mode AlGaN/GaN HEMTs SRAM unit and voltage level shifter using fluorine plasma treatment | |
| JP6908240B2 (ja) | 窒化物半導体トランジスタの製造方法及び窒化物半導体トランジスタ | |
| Qu et al. | Fabrication and Characterization of High Indium In 0.7 Ga 0.3 As Channel MHEMT on GaAs Substrate | |
| Çakmak | Comparison of alloyed and non-alloyed ohmic contacts in gan/algan hemt for ka band radar applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201214 Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220425 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |