JP2001524759A - ガリウムひ素ベースのエピタキシャル電界効果トランジスタの選択性凹部用ＩｎｘＧａ１−ｘＰエッチング停止層及びその製造方法 - Google Patents
ガリウムひ素ベースのエピタキシャル電界効果トランジスタの選択性凹部用ＩｎｘＧａ１−ｘＰエッチング停止層及びその製造方法Info
- Publication number
- JP2001524759A JP2001524759A JP2000522629A JP2000522629A JP2001524759A JP 2001524759 A JP2001524759 A JP 2001524759A JP 2000522629 A JP2000522629 A JP 2000522629A JP 2000522629 A JP2000522629 A JP 2000522629A JP 2001524759 A JP2001524759 A JP 2001524759A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stop layer
- etch stop
- effect transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 46
- 230000005669 field effect Effects 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 18
- 239000000126 substance Substances 0.000 claims description 17
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 30
- 235000012431 wafers Nutrition 0.000 description 20
- 230000008569 process Effects 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013068 control sample Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 210000003127 knee Anatomy 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 238000010923 batch production Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical class [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229940064452 artec Drugs 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
Abstract
(57)【要約】
【解決手段】本発明は、高低高の金属半導体ＦＥＴ構造を使用したエピタキシャルウエハ横断方向のデバイスの一様性を改良するためのInxGa1-xPエッチング停止層に関する。エッチング停止層の厚さの関数として、許容値ｘの範囲が変化する。この目的のため、ガリウムひ素基板と合致する格子を維持するために、ｘが0.5のオーダーにあることが好ましい。また、ガリウムひ素ＦＥＴの選択的凹部エッチング用の新規な方法が開示される。本発明は、チャンネル層上に残るｎ材料の比較的一様な厚さが実現する点まで材料の選択凹部エッチングを実行するために、InxGa1-xP材料の比較的薄い（1〜3nm）層を使用することを意図する。
Description
【０００１】 本発明は、ガリウムひ素ベースのエピタキシャル電界効果トランジスタの製造
に有利な選択性化学薬品を用いた凹部(recess)エッチング方法に関する。
に有利な選択性化学薬品を用いた凹部(recess)エッチング方法に関する。
【０００２】 ショットキー接合として周知の金属−半導体接合により形成された空乏領域を
用いて下層にあるチャンネル層の導電性を変調するガリウムひ素ベースの電界効
果トランジスタが、ガリウムひ素及び関連する三元合金であるインジウムガリウ
ムひ素の固有の物理的特性により、高性能トランジスタ技術として受け容れられ
てきた。このようなデバイスは、金属半導体電界効果トランジスタ（ＭＥＳＦＥ
Ｔ）、電子移動度トランジスタ（ＨＥＭＴ）、仮像電子移動度トランジスタ（ｐ
ＨＥＭＴ）、二次元電子ガス電界効果トランジスタ（ＴＥＧＦＥＴ）及び変調ド
ープ電界効果トランジスタ（ＭＯＤＦＥＴ）等の種々の名前で当業者に呼ばれて
いる。これらの構造の電荷運搬(transport)の力学の詳細については、ワイスバ ックらによる「量子半導体構造」（１９９１年アカデミックプレス発行、３８〜
５５ページ及び１４１〜１５４ページ）に記載されている。
用いて下層にあるチャンネル層の導電性を変調するガリウムひ素ベースの電界効
果トランジスタが、ガリウムひ素及び関連する三元合金であるインジウムガリウ
ムひ素の固有の物理的特性により、高性能トランジスタ技術として受け容れられ
てきた。このようなデバイスは、金属半導体電界効果トランジスタ（ＭＥＳＦＥ
Ｔ）、電子移動度トランジスタ（ＨＥＭＴ）、仮像電子移動度トランジスタ（ｐ
ＨＥＭＴ）、二次元電子ガス電界効果トランジスタ（ＴＥＧＦＥＴ）及び変調ド
ープ電界効果トランジスタ（ＭＯＤＦＥＴ）等の種々の名前で当業者に呼ばれて
いる。これらの構造の電荷運搬(transport)の力学の詳細については、ワイスバ ックらによる「量子半導体構造」（１９９１年アカデミックプレス発行、３８〜
５５ページ及び１４１〜１５４ページ）に記載されている。
【０００３】 電界効果トランジスタ（ＦＥＴ）において、ソース及びドレイン接触間の電流
は、ゲート電極に印加される電圧により制御される。デバイスの機能は比較的基
礎的である。論理回路において、チャンネルとしてよく知られた領域でのソース
及びドレイン間のターンオフ電流の値に相似するようにゲート電圧が作用すると
いう事実のため、デバイスはスイッチとして機能することが多い。アナログ回路
において、ゲートの小さな時間変化電圧は、ソース及びドレイン間の時間変化電
流になる。ゲート電流は理想的には純変位電流であるので、非常に小さい入力電
力が容易に増幅され得る。
は、ゲート電極に印加される電圧により制御される。デバイスの機能は比較的基
礎的である。論理回路において、チャンネルとしてよく知られた領域でのソース
及びドレイン間のターンオフ電流の値に相似するようにゲート電圧が作用すると
いう事実のため、デバイスはスイッチとして機能することが多い。アナログ回路
において、ゲートの小さな時間変化電圧は、ソース及びドレイン間の時間変化電
流になる。ゲート電流は理想的には純変位電流であるので、非常に小さい入力電
力が容易に増幅され得る。
【０００４】 ＭＥＳＦＥＴとして知られた基本的なガリウムひ素金属半導体ＦＥＴは、比較
的薄く、多く添加（ドープ）された半導体層、チャンネルを介して流れるソース
及びドレイン電流を有する。電流は半導体でショットキー障壁を形成するゲート
により制御されるので、印加されるゲート電流によって、ゲート下の電子の半導
体層が空乏化する。ＨＥＭＴ、ｐＨＥＭＴ及びＭＯＤＦＥＴを含む上に挙げた他
のデバイスは、上述の基本的原理に基づいている。基本的ＨＥＭＴの構造は、２
つの異なる材料、例えば当業者によく知られたAlGaAs（アルミニウムガリウムひ
素）及びGaAs（ガリウムひ素）の間のヘテロ接合に基づいている。この基本構造
は半絶縁基板からなり、その上に最初に成長するのは名目上意図せずドープされ
たGaAsのバッファ層である。ガリウムひ素又は仮像のインジウムガリウムひ素の
ｎドープ層は、デバイスのためのチャンネルを形成する。AlxGa1-xAsのｎ-層は 、チャンネル層の頂上に配置され、ゲートが金属化された適正なショットキー障
壁を形成する。最後の層は、その下のチャンネル層へのオーム接触部の形成を促
進するために高度にｎ型にドープされたGaAs接触層が代表的である。この層に配
置された２個のオーム接触部は、ソース・ドレイン接触として一般的に称される
。真性デバイスに対するこれら接触及びその下の半導体材料に関連したアクセス
抵抗は、ソース抵抗Rs及びドレイン抵抗Rdと称されるのが代表的である。
的薄く、多く添加（ドープ）された半導体層、チャンネルを介して流れるソース
及びドレイン電流を有する。電流は半導体でショットキー障壁を形成するゲート
により制御されるので、印加されるゲート電流によって、ゲート下の電子の半導
体層が空乏化する。ＨＥＭＴ、ｐＨＥＭＴ及びＭＯＤＦＥＴを含む上に挙げた他
のデバイスは、上述の基本的原理に基づいている。基本的ＨＥＭＴの構造は、２
つの異なる材料、例えば当業者によく知られたAlGaAs（アルミニウムガリウムひ
素）及びGaAs（ガリウムひ素）の間のヘテロ接合に基づいている。この基本構造
は半絶縁基板からなり、その上に最初に成長するのは名目上意図せずドープされ
たGaAsのバッファ層である。ガリウムひ素又は仮像のインジウムガリウムひ素の
ｎドープ層は、デバイスのためのチャンネルを形成する。AlxGa1-xAsのｎ-層は 、チャンネル層の頂上に配置され、ゲートが金属化された適正なショットキー障
壁を形成する。最後の層は、その下のチャンネル層へのオーム接触部の形成を促
進するために高度にｎ型にドープされたGaAs接触層が代表的である。この層に配
置された２個のオーム接触部は、ソース・ドレイン接触として一般的に称される
。真性デバイスに対するこれら接触及びその下の半導体材料に関連したアクセス
抵抗は、ソース抵抗Rs及びドレイン抵抗Rdと称されるのが代表的である。
【０００５】 アナログ用途において、いくつかの非常に重要な要素がある。この目的のため
に、利得、ノイズ及び全マイクロウェーブ出力電力は、GaAsベースのＦＥＴの設
計において主として考慮される要素である。ＦＥＴデバイスの相互コンダクタン
ス即ち「利得」は、以下のように定義される。 gm=dIds/dVg ここで、Idsはドレイン及びソース間の電流、Vgはゲート電圧である。更に、比 較的薄いチャンネル層を有する高低高ＭＥＳＦＥＴに対するgmは、例えば次の式
により算出できる。 gm=εVsatwg/t ここで、εはGaAsの誘電率、VsatはGaAsにおける電子の飽和速度であり、wgはゲ
ート電極の幅、tはチャンネル空間へのゲート電極である。詳細については、例 えばジェー・エル・ウォーカー著「大電力GaAsＦＥＴ増幅器」（アーテックハウ
ス発行、５０〜５６ページ）を参照されたい。第１の要求に応じて、デバイスの
動作速度は、実際上可能な限りゲート長さを短縮し、ゲート下で高いキャリア平
均速度を有する構造及び材料を見出すことが必要である。上記式から別の観察が
可能である。金属化ゲートの下でｎ-材料層が薄くなるにつれて、利得は大きく なる。単純な静電気の視点から、チャンネル及び金属化ゲート間のｎ-層がより 薄くなるにつれ、キャリア空乏層を介してチャンネル導電性における電界の影響
がより大きくなる。従って、ゲート電圧の所与の変化に対してこの薄い層を形成
することにより、チャンネルの導電性に対する大きな制御が実現でき、それ故、
Idsの大きな変化が実現できる。こうして、相互コンダクタンスがより大きくな る。更に、金属化ゲートがチャンネルに接近するにつれ、ピンチオフ電圧、即ち
ドレイン電流を無視できる値まで減少させるのに必要な電圧がより小さくなる。
に、利得、ノイズ及び全マイクロウェーブ出力電力は、GaAsベースのＦＥＴの設
計において主として考慮される要素である。ＦＥＴデバイスの相互コンダクタン
ス即ち「利得」は、以下のように定義される。 gm=dIds/dVg ここで、Idsはドレイン及びソース間の電流、Vgはゲート電圧である。更に、比 較的薄いチャンネル層を有する高低高ＭＥＳＦＥＴに対するgmは、例えば次の式
により算出できる。 gm=εVsatwg/t ここで、εはGaAsの誘電率、VsatはGaAsにおける電子の飽和速度であり、wgはゲ
ート電極の幅、tはチャンネル空間へのゲート電極である。詳細については、例 えばジェー・エル・ウォーカー著「大電力GaAsＦＥＴ増幅器」（アーテックハウ
ス発行、５０〜５６ページ）を参照されたい。第１の要求に応じて、デバイスの
動作速度は、実際上可能な限りゲート長さを短縮し、ゲート下で高いキャリア平
均速度を有する構造及び材料を見出すことが必要である。上記式から別の観察が
可能である。金属化ゲートの下でｎ-材料層が薄くなるにつれて、利得は大きく なる。単純な静電気の視点から、チャンネル及び金属化ゲート間のｎ-層がより 薄くなるにつれ、キャリア空乏層を介してチャンネル導電性における電界の影響
がより大きくなる。従って、ゲート電圧の所与の変化に対してこの薄い層を形成
することにより、チャンネルの導電性に対する大きな制御が実現でき、それ故、
Idsの大きな変化が実現できる。こうして、相互コンダクタンスがより大きくな る。更に、金属化ゲートがチャンネルに接近するにつれ、ピンチオフ電圧、即ち
ドレイン電流を無視できる値まで減少させるのに必要な電圧がより小さくなる。
【０００６】 従って、要約すると、本明細書で開示するデバイスのGaAsＦＥＴ構造は、ゲー
トに電圧を印加することにより、その下のチャンネルの導電性を変調し、これに
より、ドレイン対ソースから印加される正電圧から得られるソース対ドレイン電
流を制御するよう機能する。高度にドープされたチャンネルｎ+、若干ドープさ れたｎ-ショットキー層、及び高度にドープされたｎ+接触層の好適構造は、高低
高構造として公知である。材料はチャンネル内のキャリア速度を向上するように
選択されるべきであり、この結果、上述の式によりデバイスの利得を改良する。
トに電圧を印加することにより、その下のチャンネルの導電性を変調し、これに
より、ドレイン対ソースから印加される正電圧から得られるソース対ドレイン電
流を制御するよう機能する。高度にドープされたチャンネルｎ+、若干ドープさ れたｎ-ショットキー層、及び高度にドープされたｎ+接触層の好適構造は、高低
高構造として公知である。材料はチャンネル内のキャリア速度を向上するように
選択されるべきであり、この結果、上述の式によりデバイスの利得を改良する。
【０００７】 ＦＥＴでバイスの製造方法が、飽和ドレイン対ソース電流、相互コンダクタン
ス及びピンチオフ電圧の性能特性を有するデバイスの製造技法を残すことは一般
的である。これらの特性は、単一ウエハ凹部の反復エッチング工程を要する許容
差の範囲内である。このような凹部エッチングはデバイスの相互コンダクタンス
を増大させるのに使用されるが、他方、前掲の「大電力GaAsＦＥＴ増幅器」の６
６〜７２ページに記載されているように、同時にトランジスタの降伏電圧を改良
する。とりわけ、ウエハをエッチングし、ソース対ドレイン電流を測定し、目標
値が得られるまでこの工程を繰り返すことにより、適切なエッチング深さが得ら
れる。この目的のために、金属化ドレイン及び金属化ソースが表面に配置された
接触層は、エッチングされ、ゲート電極が引き続き配置される表面を提供するｎ - 層を露出させる。この反復工程は、目標電流が得られたかどうかを決定するエ ッチングを繰り返しつつドレイン対ソース電流を測定する作業者を要し、労働集
約的である。更に、この労働集約的工程は、信頼性高い方法での再現が可能でな
いことが多い。加えて、エッチング工程において、ソース対ドレイン電流が許容
できない値になる点に達する場合がある。この条件は、過剰エッチングと称され
、性能仕様に合わないデバイスを生産してしまう結果となる。更に、このような
反復工程は、ウエハ横断方向及びウエハ間のエッチング深さのばらつきを生ずる
ことが多い。この寸法的ばらつきは、性能のばらつきに直接響いてくる。例えば
、ピンチオフ電圧における５％のウエハ横断方向のばらつきが生ずることが多い
。工程にわたるこのパラメータのばらつきは、代表例では１２％を超える。パラ
メータのばらつきは、ここでは、標準偏差を平均値で割ったものとして定義され
る。
ス及びピンチオフ電圧の性能特性を有するデバイスの製造技法を残すことは一般
的である。これらの特性は、単一ウエハ凹部の反復エッチング工程を要する許容
差の範囲内である。このような凹部エッチングはデバイスの相互コンダクタンス
を増大させるのに使用されるが、他方、前掲の「大電力GaAsＦＥＴ増幅器」の６
６〜７２ページに記載されているように、同時にトランジスタの降伏電圧を改良
する。とりわけ、ウエハをエッチングし、ソース対ドレイン電流を測定し、目標
値が得られるまでこの工程を繰り返すことにより、適切なエッチング深さが得ら
れる。この目的のために、金属化ドレイン及び金属化ソースが表面に配置された
接触層は、エッチングされ、ゲート電極が引き続き配置される表面を提供するｎ - 層を露出させる。この反復工程は、目標電流が得られたかどうかを決定するエ ッチングを繰り返しつつドレイン対ソース電流を測定する作業者を要し、労働集
約的である。更に、この労働集約的工程は、信頼性高い方法での再現が可能でな
いことが多い。加えて、エッチング工程において、ソース対ドレイン電流が許容
できない値になる点に達する場合がある。この条件は、過剰エッチングと称され
、性能仕様に合わないデバイスを生産してしまう結果となる。更に、このような
反復工程は、ウエハ横断方向及びウエハ間のエッチング深さのばらつきを生ずる
ことが多い。この寸法的ばらつきは、性能のばらつきに直接響いてくる。例えば
、ピンチオフ電圧における５％のウエハ横断方向のばらつきが生ずることが多い
。工程にわたるこのパラメータのばらつきは、代表例では１２％を超える。パラ
メータのばらつきは、ここでは、標準偏差を平均値で割ったものとして定義され
る。
【０００８】 エッチング停止層の配置により決定される深さで凹部エッチング工程を停止す
るために選択性化学薬品を使用することは、深さの一様性及び再現性を向上する
ものとして示されてきた。このようなデバイスの便利な点は、ゲート対チャンネ
ル空間を、エピタキシャル層を形成するのに用いられる工程の一様性のみにより
制限される所望の水準に制御できる点である。更に、凹部エッチングをバッチ処
理できるので、重要な労働力投入をエッチング工程から低減できる。エッチング
を停止する以前の技法は、AlAs、とりわけAlxGa1-xAs等の材料で実施されてきた
。このような技法の一つは、米国特許第５３７４３２８号明細書に開示されてい
る。残念ながら、このような材料を使用すると、デバイスアクセス抵抗の増大に
よってデバイスの効果を低下させてしまう。前述の通り、アクセス抵抗は、当技
術分野ではソース及びドレイン抵抗として一般的に称されるものを説明するのに
使用される一般的用語である。例えば、デバイスのソース抵抗が増大すると、半
導体デバイス物理（例えば、エス・エム・シュゼ著「半導体デバイスの物理」１
９６９年ジョンフィリーアンドサンズ発行、３５５ページ参照）の多くの教科書
に載っている以下の関係式により記述されるように、デバイスの外因性相互コン
ダクタンスが減少する。 gme=gmi/(1+gmiRs) ここで、gmeは外部端子で測定されるデバイスの外因性相互コンダクタンス、gmi は真正相互コンダクタンス、あるいはソース抵抗が無視できるならばデバイスが
示すであろう真正相互コンダクタンス、Rsはデバイスのソース抵抗である。更に
、デバイスアクセス抵抗が増大すると、ドレイン電流が飽和する点で、当技術分
野ではニー(knee)電圧と称されることが多いドレイン対ソース電圧が増大する。
このニー電圧の増大により、デバイスの電力性能が制限されてしまう。アクセス
抵抗は、一方は金属−半導体界面に関連する要素であり、他方はゲート電極の影
響を受けない半導体材料に関連する要素である、２個の主要素を具備するものと
して説明されることが多い。構造内にエッチング停止層を挿入すると、デバイス
アクセス抵抗に更に抵抗成分を付加してしまう。この成分は、伝導バンド不連続
として一般に知られている、伝導の最小に許容されたエネルギーのオフセットに
より負わされたトンネル障壁と関連する。伝導バンド不連続が大きくなると、関
連する抵抗も大きくなる。AlAs/GaAs系の伝導バンド不連続の報告された実験値 は、500meVのオーダーである。
るために選択性化学薬品を使用することは、深さの一様性及び再現性を向上する
ものとして示されてきた。このようなデバイスの便利な点は、ゲート対チャンネ
ル空間を、エピタキシャル層を形成するのに用いられる工程の一様性のみにより
制限される所望の水準に制御できる点である。更に、凹部エッチングをバッチ処
理できるので、重要な労働力投入をエッチング工程から低減できる。エッチング
を停止する以前の技法は、AlAs、とりわけAlxGa1-xAs等の材料で実施されてきた
。このような技法の一つは、米国特許第５３７４３２８号明細書に開示されてい
る。残念ながら、このような材料を使用すると、デバイスアクセス抵抗の増大に
よってデバイスの効果を低下させてしまう。前述の通り、アクセス抵抗は、当技
術分野ではソース及びドレイン抵抗として一般的に称されるものを説明するのに
使用される一般的用語である。例えば、デバイスのソース抵抗が増大すると、半
導体デバイス物理（例えば、エス・エム・シュゼ著「半導体デバイスの物理」１
９６９年ジョンフィリーアンドサンズ発行、３５５ページ参照）の多くの教科書
に載っている以下の関係式により記述されるように、デバイスの外因性相互コン
ダクタンスが減少する。 gme=gmi/(1+gmiRs) ここで、gmeは外部端子で測定されるデバイスの外因性相互コンダクタンス、gmi は真正相互コンダクタンス、あるいはソース抵抗が無視できるならばデバイスが
示すであろう真正相互コンダクタンス、Rsはデバイスのソース抵抗である。更に
、デバイスアクセス抵抗が増大すると、ドレイン電流が飽和する点で、当技術分
野ではニー(knee)電圧と称されることが多いドレイン対ソース電圧が増大する。
このニー電圧の増大により、デバイスの電力性能が制限されてしまう。アクセス
抵抗は、一方は金属−半導体界面に関連する要素であり、他方はゲート電極の影
響を受けない半導体材料に関連する要素である、２個の主要素を具備するものと
して説明されることが多い。構造内にエッチング停止層を挿入すると、デバイス
アクセス抵抗に更に抵抗成分を付加してしまう。この成分は、伝導バンド不連続
として一般に知られている、伝導の最小に許容されたエネルギーのオフセットに
より負わされたトンネル障壁と関連する。伝導バンド不連続が大きくなると、関
連する抵抗も大きくなる。AlAs/GaAs系の伝導バンド不連続の報告された実験値 は、500meVのオーダーである。
【０００９】 従って、必要とされるのは、デバイスの生産性を改良し、従来のエッチング停
止材料で経験したアクセス抵抗の増大という欠点を有することなく、適当なエッ
チング停止材料により実施され得るデバイス、及びそのデバイスの製造方法であ
る。
止材料で経験したアクセス抵抗の増大という欠点を有することなく、適当なエッ
チング停止材料により実施され得るデバイス、及びそのデバイスの製造方法であ
る。
【００１０】 本発明は、高低高ＭＥＳＦＥＴ構造を有するエピタキシャルウエハ横断方向の
デバイスの一様性を改良するInxGa1-xPエッチング停止層に関する。ｘの値の許 容範囲は、エッチング停止層の厚さの関数として変化する。この目的のため、Ga
As基板と合致する格子を維持するために、ｘは0.5のオーダーであることが好ま しい。また、GaAsＦＥＴの選択性凹部エッチング用の新規な工程が開示される。
本発明は、チャンネル層上に残るｎ-材料の比較的一様な厚さが実現する点まで 材料の選択性凹部エッチングを実行するために、InxGa1-xP材料の比較的薄い（1
〜3nm）層を使用することを意図する。本明細書で説明される材料をエッチング 停止に使用することにより、他のエッチング停止材料を含むデバイスと比較して
アクセス抵抗の著しい低下が実現できる一方、ウエハ横断方向及びウエハ間のデ
バイス特性の一様性を改良する。更に、本技法により、工程における労働量を著
しく減少させるバッチ処理の実施が可能になる。
デバイスの一様性を改良するInxGa1-xPエッチング停止層に関する。ｘの値の許 容範囲は、エッチング停止層の厚さの関数として変化する。この目的のため、Ga
As基板と合致する格子を維持するために、ｘは0.5のオーダーであることが好ま しい。また、GaAsＦＥＴの選択性凹部エッチング用の新規な工程が開示される。
本発明は、チャンネル層上に残るｎ-材料の比較的一様な厚さが実現する点まで 材料の選択性凹部エッチングを実行するために、InxGa1-xP材料の比較的薄い（1
〜3nm）層を使用することを意図する。本明細書で説明される材料をエッチング 停止に使用することにより、他のエッチング停止材料を含むデバイスと比較して
アクセス抵抗の著しい低下が実現できる一方、ウエハ横断方向及びウエハ間のデ
バイス特性の一様性を改良する。更に、本技法により、工程における労働量を著
しく減少させるバッチ処理の実施が可能になる。
【００１１】 好適実施形態では、エッチング停止層がその上に直接蒸着したゲート電極用の
金属部分を有する一方、別の実施形態では、InxGa1-xPエッチング停止層の一部 が除去され、その下のｎ-層上に金属化を直接実行できる。この別の実施形態は 、大きな選択性が得られるので、ウエハ横断方向及びウエハ間のデバイス特性の
一様性が改良されるという利点を有する。この改良された選択性は、InxGa1-xP 層を有限の速度でエッチングするがその下のGaAs層に対してはエッチング速度が
無視できるか又は無限の選択性を効果的に示すエッチング化学薬品の利用により
生ずる。このようなウェット化学薬品の一例は塩酸・燐酸・塩酸系である。対照
してみると、InxGa1-xP上のGaAsに対して今日実現できる最良の選択性は、150の
オーダーにまで制限されている。従って、本発明のエッチング停止層に対して選
択される材料は、InxGa1-xPエッチング停止層を通過して直接エッチングしてｎ-
材料上に金属化を直接実行する能力と同様に、ドレイン及びソース用の接触層の
エッチングに対して選択性を示す。
金属部分を有する一方、別の実施形態では、InxGa1-xPエッチング停止層の一部 が除去され、その下のｎ-層上に金属化を直接実行できる。この別の実施形態は 、大きな選択性が得られるので、ウエハ横断方向及びウエハ間のデバイス特性の
一様性が改良されるという利点を有する。この改良された選択性は、InxGa1-xP 層を有限の速度でエッチングするがその下のGaAs層に対してはエッチング速度が
無視できるか又は無限の選択性を効果的に示すエッチング化学薬品の利用により
生ずる。このようなウェット化学薬品の一例は塩酸・燐酸・塩酸系である。対照
してみると、InxGa1-xP上のGaAsに対して今日実現できる最良の選択性は、150の
オーダーにまで制限されている。従って、本発明のエッチング停止層に対して選
択される材料は、InxGa1-xPエッチング停止層を通過して直接エッチングしてｎ-
材料上に金属化を直接実行する能力と同様に、ドレイン及びソース用の接触層の
エッチングに対して選択性を示す。
【００１２】 最後に、エッチング停止材料のより厚い層は、エッチング停止層及びｎ-層間 のヘテロ接合に、高バイアス電圧及び大電流スイングを可能にし、最大開放チャ
ンネル電流Imaxの増加となるGaAs層を提供することに留意することは興味がある
。
ンネル電流Imaxの増加となるGaAs層を提供することに留意することは興味がある
。
【００１３】 本発明は、エピタキシャル層成長工程により形成されるウエハ横断及びウエハ
間の許容差内で一様である電気性能パラメータを有するガリウムひ素エピタキシ
ャルＦＥＴを実現することを目的とする。
間の許容差内で一様である電気性能パラメータを有するガリウムひ素エピタキシ
ャルＦＥＴを実現することを目的とする。
【００１４】 本発明の特徴は、デバイスアクセス抵抗を劣化することなく、ウエハを横断す
るデバイス内のゲート及びチャンネル間の略一様な距離を可能にするエッチング
停止層を有することである。
るデバイス内のゲート及びチャンネル間の略一様な距離を可能にするエッチング
停止層を有することである。
【００１５】 本発明の利点は、より労働集約的な技法と対比できるデバイス性能水準を維持
しながら、バッチ処理を使用してデバイスの凹部領域を形成することである。
しながら、バッチ処理を使用してデバイスの凹部領域を形成することである。
【００１６】 更に、本発明は、エピタキシャル層成長工程及びバッチ処理により形成された
ウエハ横断及びウエハ間の許容差が一様なGaAsＦＥＴを製造する工程を有するこ
とを目的とする。
ウエハ横断及びウエハ間の許容差が一様なGaAsＦＥＴを製造する工程を有するこ
とを目的とする。
【００１７】 更に、本発明の特徴は、デバイスアクセス抵抗を劣化することなく、ウエハを
横断するデバイス内のゲート及びチャンネル間の略一様な距離を可能にするエッ
チング停止層を使用する工程を有することである。
横断するデバイス内のゲート及びチャンネル間の略一様な距離を可能にするエッ
チング停止層を使用する工程を有することである。
【００１８】 本発明の利点は、より労働集約的な技法と対比できるデバイス性能水準を維持
しながら、バッチ処理を使用してデバイスの凹部領域を形成することである。
しながら、バッチ処理を使用してデバイスの凹部領域を形成することである。
【００１９】 図１ないし図６は、本発明のデバイスの種々の処理段階を示す。ここで、図６
は、本発明の成果物であるデバイスの目立った特徴を示す。
は、本発明の成果物であるデバイスの目立った特徴を示す。
【００２０】 本発明は、高低高ガリウムひ素エピタキシャルＦＥＴ構造に関する。本発明の
開示は特定のＭＥＳＦＥＴの分類に焦点を当てているが、本発明はチャンネル内
の電流を制御するのにショットキー障壁が使用されるエピタキシャルデバイスに
適用可能であること、及びこのような全てのデバイスに共通の基板材料はGaAsで
あることは、当業者にとって明白である。上述したように、労働集約性及び処理
時間が著しく低減すること、及び所与のウエハを横断する方向の一様性における
全体的な改良は、本発明のデバイスではエッチング停止材料として使用されるIn x Ga1-xPを使用することにより、実現できる。この目的のため、低い伝導バンド 不連続は、アクセス抵抗全体の低い抵抗成分に変換される。及びGaAs間の伝導バ
ンド不連続用の実験値は30meVと220meVとの間で変化し、代表値は180〜220meV間
にある。上述のようにAlAs又はより一般的なAIxGa1-xAs等の他の材料を使用する
がGaAsに対して優れた選択性を示す従来のエッチング停止層は、上述の通りアク
セス抵抗が増大する。従って、アクセス抵抗の増大は、最大開放チャンネル電流
、ニー電圧及び相互コンダクタンス等のパラメータに悪影響を与える。対照的に
、本発明のInxGa1-xPエッチング停止層の使用は、ｎ-GaAsショットキー層との界
面での低い伝導バンド不連続となると共に、電流に対する低いトンネル障壁とな
り、このため、デバイスへの低いアクセス抵抗となる。これにより、上述したウ
エハ横断方向に一様でないという欠点を有するエッチング停止層を使用すること
なく製造されたデバイスの性能特性を維持しながら、エッチング停止層の利便性
が可能になる。GaAs基板材料との格子合致を維持するために、ｘの代表値は0.5 である。しかし、ジェー・ダブリュー・マシュー、エー・イー・ブレークスリー
著「エピタキシャル多層における欠陥」のＩ．不適合転位(Misfit dislocation)
（１９７４年ジェー・クリスタル・グロース発行、ボリューム２７、１１８〜１
２５ページ）に記載されているように、不適合転位密度を最小にするように0.5 以外のｘの値を選択してもよい。
開示は特定のＭＥＳＦＥＴの分類に焦点を当てているが、本発明はチャンネル内
の電流を制御するのにショットキー障壁が使用されるエピタキシャルデバイスに
適用可能であること、及びこのような全てのデバイスに共通の基板材料はGaAsで
あることは、当業者にとって明白である。上述したように、労働集約性及び処理
時間が著しく低減すること、及び所与のウエハを横断する方向の一様性における
全体的な改良は、本発明のデバイスではエッチング停止材料として使用されるIn x Ga1-xPを使用することにより、実現できる。この目的のため、低い伝導バンド 不連続は、アクセス抵抗全体の低い抵抗成分に変換される。及びGaAs間の伝導バ
ンド不連続用の実験値は30meVと220meVとの間で変化し、代表値は180〜220meV間
にある。上述のようにAlAs又はより一般的なAIxGa1-xAs等の他の材料を使用する
がGaAsに対して優れた選択性を示す従来のエッチング停止層は、上述の通りアク
セス抵抗が増大する。従って、アクセス抵抗の増大は、最大開放チャンネル電流
、ニー電圧及び相互コンダクタンス等のパラメータに悪影響を与える。対照的に
、本発明のInxGa1-xPエッチング停止層の使用は、ｎ-GaAsショットキー層との界
面での低い伝導バンド不連続となると共に、電流に対する低いトンネル障壁とな
り、このため、デバイスへの低いアクセス抵抗となる。これにより、上述したウ
エハ横断方向に一様でないという欠点を有するエッチング停止層を使用すること
なく製造されたデバイスの性能特性を維持しながら、エッチング停止層の利便性
が可能になる。GaAs基板材料との格子合致を維持するために、ｘの代表値は0.5 である。しかし、ジェー・ダブリュー・マシュー、エー・イー・ブレークスリー
著「エピタキシャル多層における欠陥」のＩ．不適合転位(Misfit dislocation)
（１９７４年ジェー・クリスタル・グロース発行、ボリューム２７、１１８〜１
２５ページ）に記載されているように、不適合転位密度を最小にするように0.5 以外のｘの値を選択してもよい。
【００２１】 本デバイスの製造方法を説明する。図１を参照すると、半絶縁GaAs基板は１０
１で示される。この層は、その上にエピタキシャルに配置された、意図せずドー
プされたGaAsの緩衝（バッファ）層１０２と、チャンネル層であるGaAs層のｎ型
にドープ層１０３とを有する。この層は、3x1017cm-3のオーダーのドープレベル
を有する。チャンネル層の頂面に配置されるのは、若干ｎ型にドープされたGaAs
の層であるショットキー障壁層１０４である。この層は、5x1016cm-3のオーダー
のドープレベルを有する。ショットキー障壁層１０４は、43nmのオーダーの好適
厚さを有する20〜100nmの範囲の厚さを有する。上述したように、金属化ゲート 及びチャンネル層１０３間の距離は層１０４の厚さによって管理されるので、こ
の層は、ここに説明するデバイスパラメータにおいて重要な役割を果す。InxGa1 -x Pエッチング停止層は１０５で示される。この層の厚さの代表例は、1〜4nmの オーダーである。InxGa1-xP層を使用する付加的な利点を説明する。InxGa1-xP面
に配置された金属が、電子の前方への伝導に対し、GaAs表面上に配置された金属
と比較してより大きな障壁高さ、即ち当業者にはショットキー障壁高さとして知
られている高さを示すので、潜在的により大きな最大開放チャンネル電流を有す
るデバイスとなる。図１に戻ると、層１０６は、その下のショットキー層１０４
の連続物である。この層の主目的は、高度にドープされた層１０７からゲート電
極を空間的に分離することであるので、この接合部の合理的な降伏電圧を維持す
る。接触層１０７は、ドレイン及びソースの良好なオーム接触部を促進するため
に、高度にドープされたｎ+型である。他方、ショットキー層１０４は、良好な ショットキー障壁の形成を促進するために若干ドープされる。上述したように、
ゲート及びチャンネル間の間隙は、他のパラメータの中から特定のピンチオフ電
圧vpを実現するように選定される。
１で示される。この層は、その上にエピタキシャルに配置された、意図せずドー
プされたGaAsの緩衝（バッファ）層１０２と、チャンネル層であるGaAs層のｎ型
にドープ層１０３とを有する。この層は、3x1017cm-3のオーダーのドープレベル
を有する。チャンネル層の頂面に配置されるのは、若干ｎ型にドープされたGaAs
の層であるショットキー障壁層１０４である。この層は、5x1016cm-3のオーダー
のドープレベルを有する。ショットキー障壁層１０４は、43nmのオーダーの好適
厚さを有する20〜100nmの範囲の厚さを有する。上述したように、金属化ゲート 及びチャンネル層１０３間の距離は層１０４の厚さによって管理されるので、こ
の層は、ここに説明するデバイスパラメータにおいて重要な役割を果す。InxGa1 -x Pエッチング停止層は１０５で示される。この層の厚さの代表例は、1〜4nmの オーダーである。InxGa1-xP層を使用する付加的な利点を説明する。InxGa1-xP面
に配置された金属が、電子の前方への伝導に対し、GaAs表面上に配置された金属
と比較してより大きな障壁高さ、即ち当業者にはショットキー障壁高さとして知
られている高さを示すので、潜在的により大きな最大開放チャンネル電流を有す
るデバイスとなる。図１に戻ると、層１０６は、その下のショットキー層１０４
の連続物である。この層の主目的は、高度にドープされた層１０７からゲート電
極を空間的に分離することであるので、この接合部の合理的な降伏電圧を維持す
る。接触層１０７は、ドレイン及びソースの良好なオーム接触部を促進するため
に、高度にドープされたｎ+型である。他方、ショットキー層１０４は、良好な ショットキー障壁の形成を促進するために若干ドープされる。上述したように、
ゲート及びチャンネル間の間隙は、他のパラメータの中から特定のピンチオフ電
圧vpを実現するように選定される。
【００２２】 図２を参照して、オーム接触部の形成を説明する。一般的に、オーム接触部は
リソグラフィ技法で接触する領域を画定することにより形成されるので、フォト
レジスト層の続く剥離（lift off）工程に引き続き、AuGeNiAu等の適当な合金を
気化する。このような処理工程は当業者にとって周知であり、最終のオーム接触
部は、ソースについては２０１で、ドレインについては２０２で示される。図３
は、実施された絶縁物植込み（implantation）を示す。ウエハ上のデバイスを別
のデバイスから適当に絶縁するために、デバイスの横方向境界外の領域に絶縁物
植込みが実行される。これらは３０１で示される。活性半導体領域の外側のこれ
ら領域は、好適な植込み材料であるホウ素等の種を植え込むことにより、電気的
に不活性化される。また、プロトン（水素原子核）植込みを使用してもよい。こ
の植込みの側面は、半絶縁のGaAs基板１０１内に延びており、デバイスを適正に
絶縁するように作用する。本方法とは別の、当業者に周知の方法は、デバイスの
必要な層をエッチングによりメサ（台）状に配置し、デバイス境界外側の全領域
から活性材料を除去する、メサ絶縁を実行することである。
リソグラフィ技法で接触する領域を画定することにより形成されるので、フォト
レジスト層の続く剥離（lift off）工程に引き続き、AuGeNiAu等の適当な合金を
気化する。このような処理工程は当業者にとって周知であり、最終のオーム接触
部は、ソースについては２０１で、ドレインについては２０２で示される。図３
は、実施された絶縁物植込み（implantation）を示す。ウエハ上のデバイスを別
のデバイスから適当に絶縁するために、デバイスの横方向境界外の領域に絶縁物
植込みが実行される。これらは３０１で示される。活性半導体領域の外側のこれ
ら領域は、好適な植込み材料であるホウ素等の種を植え込むことにより、電気的
に不活性化される。また、プロトン（水素原子核）植込みを使用してもよい。こ
の植込みの側面は、半絶縁のGaAs基板１０１内に延びており、デバイスを適正に
絶縁するように作用する。本方法とは別の、当業者に周知の方法は、デバイスの
必要な層をエッチングによりメサ（台）状に配置し、デバイス境界外側の全領域
から活性材料を除去する、メサ絶縁を実行することである。
【００２３】 図４を参照すると、ゲート領域における選択性凹部エッチングが４０１で示さ
れる。ゲート領域４０１は、フォトリソグラフ膜の開口内に形成される。この領
域は、ゲート電極材料の蒸着の前に、高度にドープされた接触層１０７と、層１
０６として説明されたショットキー層の一部を除去するようエッチングされるも
のであり、本発明における焦点の領域である。エッチング停止層１０５が適切な
深さに挿入された状態で、InxGa1-xPのエッチング速度と比較して速いエッチン グ速度でGaAsをエッチングする化学薬品が、凹部形成のために使用される。本発
明の好適実施形態では、このような選択性化学薬品の一つに硫酸・過酸化水素・
水を１：８：５００の体積比にしたものがある。この化学混合物に関し、GaAsの
エッチング速度は室温で毎秒1nmのオーダーであり、In0.5Ga0.5Pのエッチング速
度に対するGaAsの比が150のオーダーであることを決定した。この化学薬品が例 示であることは明らかであるが、他の化学薬品の可能であることに留意すること
は興味がある。この目的のため、エッチング停止の主目的は、層１０６，１０７
のエッチングが、層１０５のエッチングよりずっと速い速度で進むことを保証す
ることである。適当な化学薬品を選択して、層１０６，１０７のエッチング速度
に対してエッチング停止層１０５の適切なエッチング速度を保証することにより
、比較的一様な凹部エッチング深さがウエハ横断方向に得られる。更に、ゲート
−チャンネル間寸法のウエハ横断方向の一様性は、エピタキシャル層１０４の一
様性により決定される。
れる。ゲート領域４０１は、フォトリソグラフ膜の開口内に形成される。この領
域は、ゲート電極材料の蒸着の前に、高度にドープされた接触層１０７と、層１
０６として説明されたショットキー層の一部を除去するようエッチングされるも
のであり、本発明における焦点の領域である。エッチング停止層１０５が適切な
深さに挿入された状態で、InxGa1-xPのエッチング速度と比較して速いエッチン グ速度でGaAsをエッチングする化学薬品が、凹部形成のために使用される。本発
明の好適実施形態では、このような選択性化学薬品の一つに硫酸・過酸化水素・
水を１：８：５００の体積比にしたものがある。この化学混合物に関し、GaAsの
エッチング速度は室温で毎秒1nmのオーダーであり、In0.5Ga0.5Pのエッチング速
度に対するGaAsの比が150のオーダーであることを決定した。この化学薬品が例 示であることは明らかであるが、他の化学薬品の可能であることに留意すること
は興味がある。この目的のため、エッチング停止の主目的は、層１０６，１０７
のエッチングが、層１０５のエッチングよりずっと速い速度で進むことを保証す
ることである。適当な化学薬品を選択して、層１０６，１０７のエッチング速度
に対してエッチング停止層１０５の適切なエッチング速度を保証することにより
、比較的一様な凹部エッチング深さがウエハ横断方向に得られる。更に、ゲート
−チャンネル間寸法のウエハ横断方向の一様性は、エピタキシャル層１０４の一
様性により決定される。
【００２４】 エッチング停止層のエッチング完了後、当業者に周知の蒸着技法をによってゲ
ート電極６０１が製造される。凹部形成に使用される同じリソグラフィ層を用い
て、ショットキーコンタクトが蒸着され剥離される。ゲート電極の代表的積み重
ねは、-TiPtAuを含むかもしれない。この工程に続き、デバイスは、通常、窒化 ケイ素等の絶縁物で不活性化され、付加的な金属化層を用いて他の回路要素に接
続される。任意であるが、凹部形成に使用されるリソグラフィ膜により露出され
るエッチング停止層１０５の比は、ゲート電極の蒸着前に下の層１０５を露出さ
せるように選択的に除去されてもよい。
ート電極６０１が製造される。凹部形成に使用される同じリソグラフィ層を用い
て、ショットキーコンタクトが蒸着され剥離される。ゲート電極の代表的積み重
ねは、-TiPtAuを含むかもしれない。この工程に続き、デバイスは、通常、窒化 ケイ素等の絶縁物で不活性化され、付加的な金属化層を用いて他の回路要素に接
続される。任意であるが、凹部形成に使用されるリソグラフィ膜により露出され
るエッチング停止層１０５の比は、ゲート電極の蒸着前に下の層１０５を露出さ
せるように選択的に除去されてもよい。
【００２５】 他の厚さも可能であるが、２種のエッチング停止層の厚さ、即ち1nm及び2nmが
好ましい。エッチング停止層の厚さとして2nmのInxGa1-xP層を使用すると、以下
のウエハ平均デバイスパラメータが実現された。即ち、400mA/mmのImaxが、従来
技法によって製造されるウエハに対して比較される。更に、-1.78ボルトのピン チオフ電圧が、従来技法で製造されたデバイスに対して比較される。2nmのエッ チング停止層を有する、本発明の技法により製造されたデバイスの真性相互コン
ダクタンスは、エッチング停止層のない、従来技法により製造されたデバイスと
比較できる156mS/mmのオーダーである。最後に、ソース抵抗及びドレイン抵抗の
合計は、エッチング停止層なしで製造されたデバイスと著しい相違は示していな
い。明らかに、これは、アクセス抵抗が上述の通りであるエッチング停止層に他
の材料を使用する結晶配向を伴って製造されたデバイスと鋭く対照をなす。
好ましい。エッチング停止層の厚さとして2nmのInxGa1-xP層を使用すると、以下
のウエハ平均デバイスパラメータが実現された。即ち、400mA/mmのImaxが、従来
技法によって製造されるウエハに対して比較される。更に、-1.78ボルトのピン チオフ電圧が、従来技法で製造されたデバイスに対して比較される。2nmのエッ チング停止層を有する、本発明の技法により製造されたデバイスの真性相互コン
ダクタンスは、エッチング停止層のない、従来技法により製造されたデバイスと
比較できる156mS/mmのオーダーである。最後に、ソース抵抗及びドレイン抵抗の
合計は、エッチング停止層なしで製造されたデバイスと著しい相違は示していな
い。明らかに、これは、アクセス抵抗が上述の通りであるエッチング停止層に他
の材料を使用する結晶配向を伴って製造されたデバイスと鋭く対照をなす。
【００２６】 1nmのオーダーの極端に薄いAlAs層を使用した場合であっても、このような層 を含まない制御（control）サンプルに対してソース抵抗及びドレイン抵抗の合 計が40％以上の増加となることが判明した。また、接触抵抗として知られた図の
工程のメリットは、２種の厚さ（1nm及び2.5nm）のAlAs、及び２種の厚さ（1nm 及び2nm）のIn0.5Ga0.5Pエッチング停止層が、エッチング停止層を含まないサン
プルと比較されることである。1nm及び2.5nmの場合のAlAsのサンプルは、制御サ
ンプルの0.1Ωmmと比較して、それぞれ0.3Ωmm及び0.8Ωmmを示した。値の相違 は、AlAs/GaAs界面の比較的大きな伝導バンド不連続に関連した電子トンネル確 率の減少に帰すことができる。In0.5Ga0.5Pの場合には、制御サンプルを含むサ ンプル間に著しい相違は観察されなかった。即ち、全ては、0.15Ωmmのオーダー
の接触抵抗を示す。後者の結果は、2nmの厚さのIn0.5Ga0.5Pエッチング停止層は
、本発明のエッチング停止層を有していない制御サンプルの寄生抵抗要素と比較
すると、付加的な寄生抵抗要素を有していないことを示唆している。
工程のメリットは、２種の厚さ（1nm及び2.5nm）のAlAs、及び２種の厚さ（1nm 及び2nm）のIn0.5Ga0.5Pエッチング停止層が、エッチング停止層を含まないサン
プルと比較されることである。1nm及び2.5nmの場合のAlAsのサンプルは、制御サ
ンプルの0.1Ωmmと比較して、それぞれ0.3Ωmm及び0.8Ωmmを示した。値の相違 は、AlAs/GaAs界面の比較的大きな伝導バンド不連続に関連した電子トンネル確 率の減少に帰すことができる。In0.5Ga0.5Pの場合には、制御サンプルを含むサ ンプル間に著しい相違は観察されなかった。即ち、全ては、0.15Ωmmのオーダー
の接触抵抗を示す。後者の結果は、2nmの厚さのIn0.5Ga0.5Pエッチング停止層は
、本発明のエッチング停止層を有していない制御サンプルの寄生抵抗要素と比較
すると、付加的な寄生抵抗要素を有していないことを示唆している。
【００２７】 最後に、本発明の別の実施形態を図５に示す。この目的のため、InxGa1-xP層 は、高度の選択性化学薬品により除去可能である。この領域５０１は、適当な化
学薬品により除去されるInxGa1-xP層を有する。認識できるGaAsエッチング速度 が観察されない、毎分1μmのオーダーである大きなIn0.5Ga0.5P層エッチング速 度を示すウェットエッチング化学薬品の例は塩酸であり、より特定すると塩酸・
燐酸・塩酸がそのような化学薬品である。このため、選択性速度は、事実上無限
である。この別の実施形態は、大きな選択性、従ってエッチング深さの一様性に
関して有利な点をいくつか有する。
学薬品により除去されるInxGa1-xP層を有する。認識できるGaAsエッチング速度 が観察されない、毎分1μmのオーダーである大きなIn0.5Ga0.5P層エッチング速 度を示すウェットエッチング化学薬品の例は塩酸であり、より特定すると塩酸・
燐酸・塩酸がそのような化学薬品である。このため、選択性速度は、事実上無限
である。この別の実施形態は、大きな選択性、従ってエッチング深さの一様性に
関して有利な点をいくつか有する。
【００２８】 InxGa1-xPエッチング停止層を使用することにより、ウエハ横断方向のパラメ ータである変位の改良は、AlAsエッチング停止層を内包するウエハで得られる変
位の改良と同様である。しかし、前述のように、変更後のデバイスに対するアク
セス抵抗の合計(Rs+Rd）は、エッチング停止層なしで製造されたデバイスとよく
比較される。これは、AlAs及びAlxGa1-xAsを含むように他のエッチング停止層で
製造されたデバイスと対照をなす。ここで、このような材料で製造されたデバイ
スの外因性相互コンダクタンスと折れ合うアクセス抵抗の顕著な増加が実現する
。
位の改良と同様である。しかし、前述のように、変更後のデバイスに対するアク
セス抵抗の合計(Rs+Rd）は、エッチング停止層なしで製造されたデバイスとよく
比較される。これは、AlAs及びAlxGa1-xAsを含むように他のエッチング停止層で
製造されたデバイスと対照をなす。ここで、このような材料で製造されたデバイ
スの外因性相互コンダクタンスと折れ合うアクセス抵抗の顕著な増加が実現する
。
【００２９】 本発明を詳細に説明してきたが、変形及び変更は当業者の視野の範囲内である
ことは明白である。この目的のため、本開示の発明は、従来のエッチング停止層
のデバイスアクセス抵抗の劣化効果を伴うことなく、一様な凹部深さによりウエ
ハ横断パラメータの一様性の改良を可能にするエッチング停止層に関する。この
ような材料をエッチングするための他の材料及び化学薬品までが、当業者の視野
の範囲内であり、本発明の範囲内である。
ことは明白である。この目的のため、本開示の発明は、従来のエッチング停止層
のデバイスアクセス抵抗の劣化効果を伴うことなく、一様な凹部深さによりウエ
ハ横断パラメータの一様性の改良を可能にするエッチング停止層に関する。この
ような材料をエッチングするための他の材料及び化学薬品までが、当業者の視野
の範囲内であり、本発明の範囲内である。
【図１】本発明のデバイスの製造段階を示し、最初の製造段階を示す断面
図である。
図である。
【図２】本発明のデバイスの製造段階を示し、オーム接触部を形成した段
階を示す断面図である。
階を示す断面図である。
【図３】本発明のデバイスの製造段階を示し、絶縁物植込みを実施された
段階を示す断面図である。
段階を示す断面図である。
【図４】本発明のデバイスの製造段階を示し、選択性凹部エッチングの段
階を示す断面図である。
階を示す断面図である。
【図５】本発明の別の実施形態を示す断面図である。
【図６】本発明の成果物であるデバイスを示す断面図である。
１０３ チャンネル層 １０４ ショットキー層 １０５ エッチング停止層 ２０１ ソース ２０２ ドレイン ６０１ ゲート
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ
Claims (26)
- 【請求項１】 ソース及びドレイン間に配置されるチャンネル層と、該チャンネル層の上に配
置されるショットキー層と、該ショットキー層上に配置されるゲートと、前記シ
ョットキー層及び前記ゲート間に配置されるエッチング停止層とを具備する高低
高金属半導体電界効果トランジスタにおいて、 前記エッチング停止層がInxGa1-xP層であることを特徴とする電界効果トラン ジスタ。 - 【請求項２】 前記エッチング停止層は、ｘの範囲が0.4≦ｘ≦0.6であるInxGa1-xP層である ことを特徴とする請求項１記載の電界効果トランジスタ。
- 【請求項３】 前記エッチング停止層が、リソグラフ技法で画定された領域内で除去され、 前記ゲートが、前記開口内に配置されると共に、前記ショットキー層と電気的
に接触していることを特徴とする請求項１記載の電界効果トランジスタ。 - 【請求項４】 前記ショットキー層が第１厚さを有し、 前記エッチング停止層が第２厚さを有し、 前記第１及び第２厚さがゲート対チャンネル間隔を画定することを特徴とする
請求項１記載の電界効果トランジスタ。 - 【請求項５】 前記第１厚さが20〜80nmの範囲内であることを特徴とする請求項４記載の電界
効果トランジスタ。 - 【請求項６】 前記第２厚さが１〜４nmの範囲内であることを特徴とする請求項４記載の電界
効果トランジスタ。 - 【請求項７】 ソース及びドレイン間に配置され、表面にｎ-ドープされたGaAsショットキー 層を有するGaAsｎ+チャンネル層と、該ショットキー層上に配置されるゲートと 、前記ショットキー層上に配置されるエッチング停止層とを具備する電界効果ト
ランジスタにおいて、 前記エッチング停止層がInxGa1-xP層であることを特徴とする電界効果トラン ジスタ。 - 【請求項８】 前記エッチング停止層がその中に開口を有し、 前記ゲートが前記開口内に配置され、前記ショットキー層と電気的に接触しい
ていることを特徴とする請求項７記載の電界効果トランジスタ。 - 【請求項９】 前記ショットキー層が第１厚さを有し、 前記エッチング停止層が第２厚さを有し、 前記第１及び第２厚さがゲート対チャンネル距離を画定することを特徴とする
請求項７記載の電界効果トランジスタ。 - 【請求項１０】 前記ゲート対チャンネル距離が10〜100nmの範囲内であることを特徴とする請 求項９記載の電界効果トランジスタ。
- 【請求項１１】 前記エッチング停止層は、ｘの範囲が0.4≦ｘ≦0.6であるInxGa1-xP層である ことを特徴とする請求項１記載の電界効果トランジスタ。
- 【請求項１２】 前記第１厚さが20〜80nmの範囲内であることを特徴とする請求項９記載の電界
効果トランジスタ。 - 【請求項１３】 前記第２厚さが１〜４nmの範囲内であることを特徴とする請求項９記載の電界
効果トランジスタ。 - 【請求項１４】 バッファ層上にGaAsのｎチャンネル層を成長させる工程と、前記チャンネル層
上にショットキー層を成長させる工程と、前記ショットキー層にエッチング停止
層をエピタキシャル成長させる工程と、前記エッチング停止層上にGaAsの第１層
及び高度にドープされた接触層であるGaAsの第２層を成長させる工程と、前記第
１及び第２層の部分を選択性エッチングしてゲート領域を形成する工程とを含み
、選択されたエッチング化学薬品で、前記第１及び第２層が第１エッチング速度
を有すると共に前記エッチング停止層が第２エッチング速度を有する、半導体デ
バイスの製造方法において、 前記第１及び第２エッチング速度が約150のオーダーの比を有することを特徴 とする半導体デバイスの製造方法。 - 【請求項１５】 前記エッチング化学薬品が硫酸・過酸化水素・水の混合物であることを特徴と
する請求項１４記載の製造方法。 - 【請求項１６】 前記ゲート領域内にゲート金属層が付着されていることを特徴とする請求項１
４記載の製造方法。 - 【請求項１７】 前記エッチング停止層が１〜４nmのオーダーの厚さを有することを特徴とする
請求項１４記載の製造方法。 - 【請求項１８】 前記製造方法が、前記エッチング停止層内に第２エッチング化学薬品により窓
を開ける工程と、その中に前記ショットキー層と電気的に接触するゲート金属層
を付着する工程とを更に含むことを特徴とする請求項１４記載の製造方法。 - 【請求項１９】 前記第２エッチング化学薬品が塩酸・燐酸・塩酸の混合物であることを特徴と
する請求項１７記載の製造方法。 - 【請求項２０】 GaAs基板上に意図せずドープされたGaAsのエピタキシャルバッファ層を成長さ
せる工程と、前記バッファ層上にエピタキシャルｎチャンネル層を成長させる工
程と、前記ｎチャンネル層上にショットキー層を成長させる工程と、前記ｎチャ
ンネル層にエッチング停止層を成長させる工程と、前記エッチング停止層上にGa
Asの第１及び第２層を成長させる工程と、前記第１及び第２層をエッチング化学
薬品を用いて選択性エッチングして前記第１及び第２層内に凹部を形成する工程
とを含む、電界効果トランジスタの製造方法において、 前記エッチング停止層がInxGa1-xP層であることを特徴とする製造方法。 - 【請求項２１】 前記ｘの範囲が0.4≦ｘ≦0.6であることを特徴とする請求項２０記載の製造方
法。 - 【請求項２２】 前記エッチング化学薬品が硫酸・過酸化水素・水の混合物であることを特徴と
する請求項２０記載の製造方法。 - 【請求項２３】 前記ゲート領域内にゲート金属層が付着されていることを特徴とする請求項２
０記載の製造方法。 - 【請求項２４】 前記エッチング停止層が１〜４nmのオーダーの厚さを有することを特徴とする
請求項２０記載の製造方法。 - 【請求項２５】 前記製造方法が、前記エッチング停止層内に第２エッチング化学薬品により窓
を開ける工程と、その中に前記ショットキー層と電気的に接触するゲート金属層
を付着する工程とを更に含むことを特徴とする請求項２０記載の製造方法。 - 【請求項２６】 前記第２エッチング化学薬品が塩酸・燐酸・塩酸の混合物であることを特徴と
する請求項２５記載の製造方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6653997P | 1997-11-26 | 1997-11-26 | |
| US12114498A | 1998-07-23 | 1998-07-23 | |
| US09/121,144 | 1998-07-23 | ||
| US60/066,539 | 1998-07-23 | ||
| PCT/US1998/025011 WO1999027586A2 (en) | 1997-11-26 | 1998-11-23 | INxGa1-xP STOP-ETCH LAYER FOR SELECTIVE RECESS OF GALLIUM ARSENIDE-BASED EPTITAXIAL FIELD EFFECT TRANSISTORS AND PROCESS THEREFOR |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001524759A true JP2001524759A (ja) | 2001-12-04 |
Family
ID=26746858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000522629A Pending JP2001524759A (ja) | 1997-11-26 | 1998-11-23 | ガリウムひ素ベースのエピタキシャル電界効果トランジスタの選択性凹部用ＩｎｘＧａ１−ｘＰエッチング停止層及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1034569A2 (ja) |
| JP (1) | JP2001524759A (ja) |
| KR (1) | KR20010052109A (ja) |
| AU (1) | AU1600799A (ja) |
| CA (1) | CA2311564A1 (ja) |
| WO (1) | WO1999027586A2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087207A (en) * | 1998-09-29 | 2000-07-11 | Raytheon Company | Method of making pseudomorphic high electron mobility transistors |
| JP2003174039A (ja) | 2001-09-27 | 2003-06-20 | Murata Mfg Co Ltd | ヘテロ接合電界効果トランジスタ |
| KR102065115B1 (ko) | 2010-11-05 | 2020-01-13 | 삼성전자주식회사 | Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147119A (ja) * | 1984-01-11 | 1985-08-03 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2873583B2 (ja) * | 1989-05-10 | 1999-03-24 | 富士通株式会社 | 高速半導体装置 |
| US5330932A (en) * | 1992-12-31 | 1994-07-19 | Texas Instruments Incorporated | Method for fabricating GaInP/GaAs structures |
-
1998
- 1998-11-23 WO PCT/US1998/025011 patent/WO1999027586A2/en not_active Application Discontinuation
- 1998-11-23 AU AU16007/99A patent/AU1600799A/en not_active Abandoned
- 1998-11-23 CA CA002311564A patent/CA2311564A1/en not_active Abandoned
- 1998-11-23 EP EP98960406A patent/EP1034569A2/en not_active Withdrawn
- 1998-11-23 KR KR1020007005795A patent/KR20010052109A/ko not_active Application Discontinuation
- 1998-11-23 JP JP2000522629A patent/JP2001524759A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999027586A2 (en) | 1999-06-03 |
| EP1034569A2 (en) | 2000-09-13 |
| KR20010052109A (ko) | 2001-06-25 |
| CA2311564A1 (en) | 1999-06-03 |
| AU1600799A (en) | 1999-06-15 |
| WO1999027586A3 (en) | 1999-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5758796B2 (ja) | ソース領域の下にｐ型埋込み層を備えたトランジスタ及びその作製方法 | |
| EP1210736B1 (en) | Method of forming a double recessed transistor | |
| US7932539B2 (en) | Enhancement-mode III-N devices, circuits, and methods | |
| US4711858A (en) | Method of fabricating a self-aligned metal-semiconductor FET having an insulator spacer | |
| US7972915B2 (en) | Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs | |
| US7598131B1 (en) | High power-low noise microwave GaN heterojunction field effect transistor | |
| US5036017A (en) | Method of making asymmetrical field effect transistor | |
| WO2001013436A1 (en) | Passivation of gan based fets | |
| JPS61184887A (ja) | ヘテロ接合装置 | |
| WO2007062589A1 (en) | MONOLITHIC INTEGRATION OF ENHANCEMENT- AND DEPLETION-MODE AlGaN/GaN HFETS | |
| US7402844B2 (en) | Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods | |
| JP3233207B2 (ja) | 電界効果トランジスタの製造方法 | |
| US6060402A (en) | Process for selective recess etching of epitaxial field effect transistors with a novel etch-stop layer | |
| JP3127874B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US8288260B1 (en) | Field effect transistor with dual etch-stop layers for improved power, performance and reproducibility | |
| US5877047A (en) | Lateral gate, vertical drift region transistor | |
| US6455361B1 (en) | Semiconductor device and manufacturing method of the same | |
| US20080064155A1 (en) | Method for Producing a Multi-Stage Recess in a Layer Structure and a Field Effect Transistor with a Multi-Recessed Gate | |
| JP2001524759A (ja) | ガリウムひ素ベースのエピタキシャル電界効果トランジスタの選択性凹部用ＩｎｘＧａ１−ｘＰエッチング停止層及びその製造方法 | |
| US5219772A (en) | Method for making field effect devices with ultra-short gates | |
| US10347738B1 (en) | Fabrication of a dual-operation depletion/enhancement mode high electron mobility transistor | |
| US8288253B1 (en) | InxGa1-xAsYP1-Y quaternary etch stop for improved chemical resistivity of gallium arsenide field effect transistors | |
| JP2003037116A (ja) | 半導体装置およびその製造方法 | |
| JPS63301568A (ja) | 半導体集積回路装置及びその製造方法 |