FR2868208A1 - Transistors a effet de champ a heterojonction de hautes performances et procedes de realisation - Google Patents
Transistors a effet de champ a heterojonction de hautes performances et procedes de realisation Download PDFInfo
- Publication number
- FR2868208A1 FR2868208A1 FR0403192A FR0403192A FR2868208A1 FR 2868208 A1 FR2868208 A1 FR 2868208A1 FR 0403192 A FR0403192 A FR 0403192A FR 0403192 A FR0403192 A FR 0403192A FR 2868208 A1 FR2868208 A1 FR 2868208A1
- Authority
- FR
- France
- Prior art keywords
- layer
- deposited
- gaas
- substrate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 9
- 229910052733 gallium Inorganic materials 0.000 title claims abstract description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims description 46
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910052738 indium Inorganic materials 0.000 claims abstract description 14
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000000126 substance Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract 14
- 150000001875 compounds Chemical class 0.000 claims abstract 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 95
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 42
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 39
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 238000003486 chemical etching Methods 0.000 claims description 8
- -1 phosphorus chemical compound Chemical class 0.000 claims 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 169
- 229910045601 alloy Inorganic materials 0.000 description 43
- 239000000956 alloy Substances 0.000 description 43
- 230000006872 improvement Effects 0.000 description 40
- 238000000926 separation method Methods 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000027756 respiratory electron transport chain Effects 0.000 description 4
- 229910005540 GaP Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- IHGSAQHSAGRWNI-UHFFFAOYSA-N 1-(4-bromophenyl)-2,2,2-trifluoroethanone Chemical compound FC(F)(F)C(=O)C1=CC=C(Br)C=C1 IHGSAQHSAGRWNI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Un transistor à effet de champ à hétérojonction, ayant pour substrat l'Arséniure de Gallium, et comportant au moins une couche en Phosphure d'éléments métalliques comprenant au moins les éléments Gallium et Indium, ledit composé de Phosphure étant sous contrainte élastique. Ledit composé de Phosphure est utilisé de deux façons différentes, de manière séparée ou conjointe.La première consiste à le prendre comme semi-conducteur à grande bande interdite de l'hétérojonction, auquel cas le composé de Phosphure a pour composition (AlxGa1-x)yIn1-yP, x et y étant reliés par la relation : 1-y < ou = 0,3 + 0,286 x , avec x inférieur à 0,7 environ et ce composé est sous contrainte élastique tensile.La deuxième façon consiste à le prendre comme semi-conducteur à petite bande interdite de l'hétérojonction, auquel cas le composé de phosphure a pour composition GazIn1-zP avec z compris entre 0,2 et 0,5 environ, et ce composé est sous contrainte élastique compressive.Procédés de réalisation de ces transistors avec attaques chimiques sélectives.
Description
Transistors à effet de champ à hétérojonction de hautes performances et
procédés de réalisation
Inventeur: Linh Trong Nuyen La présente invention concerne les perfectionnements des transistors à effet de champ à hétérojonction de la famille des HEMT (High Electron Mobility Transistor), et celle des HIGFET (Heterojunction Insulated Gate Field Effect Transistor). On traitera d'abord le cas des HEMT, ensuite celui des HIGFET.
Rappelons qu'un transistor HEMT comporte une hétérojonction dont le semiconducteur à grande bande interdite est dopé" intentionnellement de type n et celui à petite bande interdite ne l'est pas. Un transfert d'électrons se produit de manière qu'une partie des électrons provenant des atomes de dopant situant dans le semi-conducteur à grande bande interdite viennent peupler le semi-conducteur à petite bande interdite dans la zone proche de l'interface des deux semi-conducteurs. On a ainsi ce qu'on appelle un gaz d'électrons bi-dimensionnel. La mobilité du gaz d'électrons bi-dimensionnel est très grande puisque ces électrons, situant dans le semi-conducteur à petite bande interdite, se meuvent sans subir de diffusion avec les impuretés ionisées desquelles ils sont spatialement séparés. Ce qui confère aux transistors HEMT d'excellentes performances particulièrement pour les applications en hyperfréquence. Les premiers HEMT fabriqués dans les années 80 avaient pour semi- conducteur à grande bande interdite AlGaAs et pour celui à petite bande interdite GaAs. Ces HEMT présentent de bonnes performances comme amplificateur faible bruit, mais sont de qualité moyenne en tant qu'amplificateur de puissance.
Depuis son invention en 1979, des améliorations ont été apportées aux HEMT par l'utilisation à la place de GaAs, d'un alliage GaInAs à bande interdite encore plus petite, mais dont le paramètre de maille est en léger désaccord avec le substrat. Cette famille des HEMT appelée HEMT pseudomorphique ou PHEMT, présente une double avantage: le premier est une meilleure mobilité des électrons et le deuxième un meilleur transfert des électrons dans le gaz bi-dimensionnel. Ainsi la fréquence de coupure du PHEMT est plus élevée ainsi que sa densité de courant donc sa puissance. Mais le PHEMT présente des tensions de claquage plus faibles, ce qui est défaut majeur pour un transistor de puissance.
L'objet de la présente invention est de pallier ces limitations en utilisant des semi-conducteurs à base de Phosphure de Gallium et d'Indium. L'invention sera mieux comprise en s'appuyant sur les figures de 1 à 17 et les commentaires qui les accompagnent, et parmi lesquelles - la figure 1 représente le schéma de bandes de conduction d'une hétérojonction AIGaAs 45 dopé n et GaAs non dopé, - la figure 2 représente la coupe schématique d'un HEMT de l'art antérieur, - la figure 3 représente le schéma de bandes de conduction d'une double hétérojonction A1GaAs dopé n, GaInAs non dopé et GaAs non dopé, - la figure 4 représente le schéma de bandes de conduction d'une double hétérojonction A1GaAs dopé n, GaInAs non dopé, A1GaAs dopé n, - la figure 5 représente la coupe schématique d'un transistor HEMT pseudomorphique selon l'art antérieur, - les figures 6.a et 6.b représentent respectivement les niveaux de bandes de conduction et de valence des alliages A1GaInP, la figure 7 représente en coupe schématique, un premier exemple de transistor selon un premier perfectionnement de l'invention, la figure 8 représente en coupe schématique, un deuxième exemple de transistor selon le premier perfectionnement de l'invention, la figure 9 représente en coupe schématique, un troisième exemple de transistor selon le 20 premier perfectionnement de l'invention, - la figure 10 représente en coupe schématique, un quatrième exemple de transistor selon le premier perfectionnement de l'invention, la figure 11 représente en coupe schématique, un exemple de transistor selon un deuxième perfectionnement de l'invention, la figure 12 représente les niveaux des bandes de conduction F, L et X et celui de la bande de valence des alliages GaInP, la figure 13 représente en coupe schématique, un premier exemple de transistor selon un troisième perfectionnement de l'invention, - la figure 14 représente en coupe schématique, un deuxième exemple de transistor selon le 35 troisième perfectionnement de l'invention, - les figures de 15.a à 15.e représentent les différentes étapes de réalisation de transistor selon un procédé de l'invention, - les figures de 16.a à 16.d représentent les différentes étapes de réalisation de transistor selon un autre procédé de l'invention, - la figure 17 représente la coupe schématique d'un HIGFET selon l'art antérieur, 45 - la figure 18 représente la coupe schématique d'un HIGFET selon l'invention.
La figure 1 représente le schéma de bandes de conduction d'une hétérojonction AlGaAs dopé n et GaAs non dopé. Le niveau de Fermi est désigné EF. La discontinuité des bandes de conduction est nommée AEC. Cette discontinuité AEc varie linéairement avec la teneur en Aluminium. On peut noter que les impuretés ionisées sont localisées dans AlGaAs alors que les électrons sont 10 transférés dans GaAs à l'interface de l'hétérojonction. Ces électrons sont de caractère bi-dimensionnel puisqu'ils sont confinés dans un puits de potentiel les empêchant de se déplacer dans la direction perpendiculaire au plan de l'hétérojonction. Ils forment ce qu'on appelle un gaz d'électrons bi-dimensionnel. Le puits de potentiel crée des effets quantiques qui se manifestent par l'apparition des niveaux quantiques E0, EI, étc...Du fait de la séparation spatiale entre impuretés ionisées et électrons libres, ces derniers subissent peu d'effet de diffusion par les impuretés, et présentent alors une très haute mobilité. Afin de réduire l'interaction des impuretés ionisées avec les électrons libres, on intercale entre A1GaAs dopé n et GaAs non dopé, une couche dite de séparation, d'épaisseur de quelques nanomètres constituée par A1GaAs non dopé. La mobilité du gaz d'électrons bi-dimensionnel est ainsi encore plus grande. Cet effet bénéfique est utilisé dans la réalisation des transistors HEMT.
La figure 2 représente une coupe schématique d'un transistor HEMT comportant une seule hétérojonction comme l'indique la figure 1. Les matériaux semi-conducteurs comprennent un substrat 1 en GaAs sur lequel sont déposés successivement une couche dite tampon de haute pureté 2, une couche 3 en GaAs, une couche de séparation 4 en A1GaAs non dopé, et une couche 5 en A1GaAs dopée n, suivie d'une couche 6 fortement dopée n de prise de contact ohmique. Le transistor possède trois contacts: électriques appelés source, grille et drain désignés respectivement 7, 8 et 9. Les contacts de source et de drain sont déposés sur la couche 6 alors que la grille est déposée sur la couche 5. La grille forme avec la couche 5 un contact Schottky. Avec la source reliée à la masse, une tension positive appliquée sur le drain permet donc de drainer les électrons dont le flux est commandé par une tension appliquée sur la grille. Le courant de drain est d'autant plus élevé que la densité électronique Ns du gaz bi-dimensionnel est plus grande. Ns est une fonction croissante du niveau de dopage de A1GaAs et de la discontinuité AEc. Examinons successivement les deux paramètres, dopage et discontinuité de bande.
Ns est une fonction sub-linéaire du niveau de dopage de AlGaAs, autrement dit augmenter le dopage de AlGaAs est de moins en moins efficace pour augmenter Ns. Les électrons non transférés dans le gaz bi-dimensionnel créent des effets parasites non désirables. En particulier ils contribuent à des courants de fuite de grille qui, en polarisation positive de grille, limitent l'excursion de tension de grille autrement dit limite la puissance du transistor. Et en polarisation négative de grille, ils contribuent à augmenter le flux d'électrons traversant AlGaAs par effet tunnel, ou effet tunnel assisté par effet thermoïonique, pour aller vers GaAs où ils provoquent la création des paires électron-trou par effet d'ionisation par impact, effet qui conduit à un claquage prématuré du transistor. La limitation de la tension de claquage conduit à une réduction de la puissance du transistor, et surtout rend le transistor fragile vis-à-vis des surtensions. Notons cependant que l'on peut améliorer l'efficacité de transfert d'électrons du semi-conducteur à grande bande interdite vers celui à petite bande interdite par l'utilisation d'une technique de dopage dit b dopage ou dopage plan. Malgré cette amélioration la tension de claquage reste faible.
En ce qui concerne la discontinuité de bande DES, elle est proportionnelle à la teneur en Aluminium dans AlGaAs, tout au moins jusqu'à une teneur de 0,45 environ, limite au-delà de laquelle l'alliage est de bande interdite indirecte. Il y aurait donc intérêt à utiliser la composition Alo,45Gao,55As mais plusieurs problèmes s'opposent à l'utilisation d'un tel alliage. D'abord les dopants de type n dans AlGaAs s'ionisent de plus en plus mal à mesure que la teneur en Aluminium augmente, ensuite pour des teneurs plus élevées que 0,25 il apparaît des pièges à électrons appelés centres DX. D'autre part, une composition trop riche en Aluminium rend la métallurgie de prises de contact de source et de drain difficile. Dans la pratique on se limite alors à la composition 0,25 ce qui donne pour DE, une valeur proche de 200 meV. gn utilisant le 6 10 dopage et l'hétérojonction A1o,25Gao,75As/GaAs on arrive à obtenir une densité électronique Ns de l'ordre de 1,2.1016 m-'.
La figure 3 représente le schéma de bandes de conduction d'une double hétérojonction A1GaAs/GalnAs/GaAs où A1GaAs est dopé de type n et GaInAs est non dopé, ainsi que GaAs. Rappelons que l'énergie de la bande interdite de GaInAs est plus faible que celle de GaAs et que son paramètre de maille est plus grand. Cependant on peut par une technique appelée épitaxie, déposer sur GaAs, des couches minces de GaInAs dans un état de contrainte élastique compressive, où l'on force la maille cristalline de GaInAs à s'adapter sur celle de GaAs. La couche mince de GaInAs est dite dans un état pseudomorphique. Etant donné que la bande de conduction de GaInAs est située à plus faible énergie que celle de GaAs, la discontinuité de bande AEc entre A1GaAs et GaInAs est plus grande que celle entre AlGaAs et GaAs, et elle varie presque linéairement avec la teneur en Indium. La densité électronique obtenue avec l'hétérojonction AlGaAs/GaInAs est donc plus grande que celle obtenue avec AlGaAs/GaAs.
Elle est d'autant plus grande que la composition de GaInAs est riche en Indium. Mais dans la pratique, on se limite à une teneur en Indium inférieure à 0,30 environ, car au-delà de cette concentration la contrainte mécanique se relâche et entraîne la formation de dislocations très nuisibles à la mobilité des électrons.
La figure 4 représente le schéma de bandes de conduction d'une double hétérojonction A1GaAs/GaInAs/A1GaAs où A1GaAs est dopé de type n et GaInAs n'est pas dopé. En dopant les deux côtés de la double hétérojonction on peut ainsi augmenter la densité Ns du gaz d'électrons bi-dimensionnel. En utilisant des ô dopages et la double hétérojonction A1025Gao,75As /Ga0,8In0,2As/A10,25Ga0,75As, la densité électronique Ns peut dépasser 2,7.1016m-2 pour une discontinuité de bande AEc de 400 meV environ. Dans ce qui va suivre, le 8 dopage sera pris comme exemple pour illustrer les structures de transistor, mais il est entendu qu'un dopage volumique peut se substituer au ô dopage.
antérieur. Ce HEMT pseudomorphique est à double hétérojonction, et à double ô dopage décrite dans la figure 4. On retrouve le substrat 1 en GaAs, sur lequel sont déposés successivement une couche tampon 2, une couche 10 en AlGaAs, un plan de ô dopage 11, une couche 12 de séparation en AlGaAs non dopé, une couche 13 en GaInAs non dopé, une couche 14 de séparation en A1GaAs non dopé, un plan de ô dopage 15, une couche 16 en AlGaAs et enfin une couche 6 en GaAs fortement dopé n de prise de contact ohmique. Il est à rappeler que le semi-conducteur constituant la couche tampon 2 doit obligatoirement avoir sa bande de conduction située à un niveau égal à celui de la couche 10 afin qu'il n'y ait pas de transfert d'électrons du plan de dopage 11 vers la couche tampon. Comme dans tous les transistors HEMT dont les descriptions vont suivre, les contacts de source et de drain sont déposés sur la couche 6, on n'aura pas besoin de le spécifier à chaque fois. Le contact de grille sera spécifié à chaque structure présentée, et dans le cas de la figure 5, il est déposé sur la couche 16.
Un tel transistor PHEMT est un bon transistor de puissance qu'on trouve dans un grand nombre d'applications telles que le téléphone portatif, et autres équipements de télécommunication à plus hautes fréquences. Cependant leur tension de claquage reste trop faible à cause de l'utilisation du semi-conducteur à faible bande interdite GaInAs, qui présente de fort coefficient d'ionisation par impact. La tension de claquage des PHEMT est comprise entre 10 et 20 volts environ, selon la topologie du transistor. Ce qui est trop juste pour beaucoup d'applications en particulier pour les stations de base ou les relais de télécommunication. Leur fréquence de coupure certes élevée, La figure 5 représente une coupe schématique d'un HEMT pseudomorphique selon l'art doit être encore améliorée pour des applications de télécommunications dépassant 30 GHz, ou pour les radars d'automobile dits d'anticollision fonctionnant à 77 GHz.
Afin d'être le plus exhaustif possible dans le rappel de l'art antérieur, notons qu'on utilise pour certains PHEMT le semi-conducteur à grande bande interdite GaInP en accord de paramètre de maille avec GaAs, associé avec GaInAs. La discontinuité de bande DE, est alors de l'ordre de 300 meV; ce qui ne représente pas une amélioration par rapport à l'hétérojonction A1GaAs/GaInAs.
On utilise aussi dans l'art antérieur des HEMT dits métamorphiques, dans lesquels les semi-conducteurs à grande et petite bande interdite sont à fort désaccord de paramètre de maille avec le substrat GaAs. Par une technique d'épitaxie à composition graduelle on s'arrange pour que les dislocations se localisent dans une couche intermédiaire entre le substrat et les couches actives sièges de la formation du gaz d'électrons bi-dimensionnel. Les HEMT métamorphiques ont pour semi-conducteur à grande bande interdite AlGaInAs et pour semi-conducteur à petite bande interdite GaInAs, la teneur en Indium de ces semi-conducteurs étant très élevée et comprise entre 0,3 et 0,5 environ. Les HEMT métamorphiques présentent de grande discontinuité de bande et des fréquences de coupure élevées mais la forte teneur en Indium rend la tension de claquage très faible. Ainsi on n'arrive pas à concilier l'optimisation des différents paramètres, forte densité de courant, tension de claquage elevée et haute fréquence de coupure.
La présente invention a pour objet de pallier toutes ces limitations en utilisant un alliage de Phosphure d'éléments métalliques comprenant au moins les éléments Gallium et Indium, utilisé 25 en couche mince sous contrainte mécanique élastique par rapport au substrat GaAs.
Un premier perfectionnement selon l'invention consiste à utiliser un alliage à base de Phosphure d'Aluminium, de Gallium et d'Indium dopé de type n, et dont le paramètre de maille est inférieur à celui du substrat GaAs. Autrement dit cet alliage est sous contrainte élastique tensile. Ledit alliage constitue le semi-conducteur à grande bande interdite dans une hétérojonction dont le semi-conducteur à petite bande interdite est GaAs non dopé.
La figure 6.a représente les niveaux de bandes de conduction des alliages A1GaInP dont le paramètre de maille est plus faible que celui de GaAs. La figure 6.b représente les niveaux de bande de valence de ces alliages. La référence en énergie de bande de conduction comme de bande de valence est celle d'un alliage GaInP dont le paramètre de maille est en accord avec celui de GaAs, et dont la composition est voisine de Gao,5lno,5P. Sur les figures 6.a et 6.b sont rapportées aussi les énergies de bande de conduction et de valence de GaAs. Rappelons que l'échelle d'énergie est croissante vers le haut pour la bande de conduction, et croissante vers le bas pour la bande de valence. Une approximation linéaire est prise pour la variation en énergie des bandes en fonction de la teneur en Indium, et de la teneur en Aluminium. Cette approximation est valable à quelques meV près. On remarque que les alliages A1GaInP peuvent être de bande interdite directe (en trait plein sur la figure 6.a) ou à bande indirecte (en pointillé sur la figure 6.a). Comme seuls les semi- conducteurs à bande directe sont utilisés dans les HEMT on désignera dans ce qui va suivre de manière explicite par (AlXGa1_X)yIni_yP, les alliages à bande interdite directe et dont le paramètre de maille est plus faible que GaAs, alors que la formule générale AlGaInP sera réservée à tout alliage à base de Phosphure d'Aluminium, de Gallium et d'Indium. Pour une teneur en Aluminium donnée, l'alliage (Al,Gai_,)yInl_yP présentant la plus grande énergie de bande de conduction est à la limite du domaine des alliages à bande indirecte. L'enveloppe de ces points limites peut être assimilée à une droite dont l'équation qui relie les compositions x et y peuvent facilement se déduire de la connaissance des deux points connus: pour x = 0 on a y = 0,3 environ et pour x = 0,7 on a y = 0,5 environ On a donc pour la droite enveloppe l'équation: 1-y = 0,3 + 0,286 x (équation 1) avec x inférieur à 0,7 environ Ces alliages forment avec Gao,51no,5P des hétérojonctions dont la discontinuités DEc de bande de conduction est donnée par la relation DEC ( meV) = 250 + 650 (0,5 + (1-y)) (équation 2) qui se déduit de la connaissance des niveaux d'énergie des points correspondant à x = 0 et x = 0,7.
Pour déduire leur discontinuité de bande de conduction avec GaAs, il suffit d'ajouter 120 meV qui est la discontinuité de bande de conduction entre Gao,51no,5P et GaAs.
L'équation 1 constitue l'optimum en terme de discontinuité de bande de conduction, mais il n'est pas nécessaire d'être à l'optimum pour que le premier perfectionnement selon l'invention s'applique. L'invention s'étend donc à tout autre alliage de composition proche de celle définie par l'équation 1, pourvu que cet alliage soit de bande interdite directe. Autrement dit, l'invention concerne tous les alliages (Al Ga1_,,)yIni_yP dont les compositions x et y sont reliées par la relation 3: 1-y < ou = 0,3 + 0,286 x (relation 3) avec x inférieur à 0,7 environ A cette relation 3 se rattache la relation 4: AEc (meV) < ou = 250 + 650 (0, 5 + (1-y)) ( relation 4) On remarque que le niveau d'énergie de la bande de conduction de (AlXGai_X)yInl_yP, est haute par rapport à celui de Gao, 5mo,5P. Cette propriété est utilisée dans la demande de brevet Na 04 01548 du demandeur, pour réaliser des dispositifs électroluminescents à grande stabilité en température. Dans la présente invention, cette propriété est utilisée avantageusement pour réaliser des HEMT. En effet, ces alliages présentent avec GaAs de grande discontinuité de bande interdite DEc surtout pour de faibles valeurs de (1-y). Dans ces cas DEc peut atteindre 500 et 380 meV environ pour x compris respectivement entre 0 et 0,5. Les alliages (A1XGa1_X)yIni_yP en épitaxie avec le substrat GaAs est sous contrainte tensile. Cette contrainte fait déformer la maille cristalline et conduit à une légère baisse de AEC. Cette baisse, exprimée en valeur relative, est environ égale à deux fois l'écart de paramètre de maille exprimée en valeur relative. Ce qui conduit à des valeurs de DEc comprise entre 440 et 380 meV environ. Ces valeurs sont nettement plus élevées que 200 meV qui correspondent à l'hétérojonction A10,25 Gao,75 As/GaAs rappelée ci-dessus dans les commentaires de la figure 2.
On remarque aussi que DEc est d'autant plus élevé que l'alliage présente un désaccord de maille plus important, se trouvant donc dans un état de contrainte plus forte.
15 20 25 L'utilisation des alliages (A1XGa1_,t)ylnl_yP à faible teneur d'Indium rend donc très efficace le transfert des électrons vers GaAs, aussi efficace que le transfert des électrons dans l'hétérojonction pseudomorphique A1GaAs/GaInAs avec l'avantage du plus faible coefficient d'ionisation par impact de GaAs par rapport celui de GaInAs. Donc la tension de claquage d'un transistor HEMT utilisant l'hétérojonction (Al) (Gai_x)yIni_yP/GaAs est plus élevée que celle du pseudomorphique AlGaAs/GaInAs. Cependant les propriétés de transport de GaAs sont plus faibles que celles de GaInAs, la fréquence de coupure du HEMT (A1xGai_x) yIni_yP/GaAs est plus faible que celle du pseudomorphique A1GaAs/GaInAs. Le HEMT (AlxGai_x)yIni_yP/GaAs selon l'invention est donc adapté aux applications de moyennes fréquences (1 à quelques GHz) où il est nécessaire d'avoir des tensions élevées telles que les stations de base ou les relais de télécommunication de type GSM.
Rappelons que les alliages (A1xGai_x)ylni_yP déposés en couche minces sur un substrat GaAs sont sous contrainte élastique tensile. Son épaisseur doit être plus faible qu'une certaine épaisseur critique au-delà de laquelle la contrainte élastique se relâche et des dislocations apparaissent et sont très nuisibles à la qualité du gaz d'électrons bidimensionnel. Cette épaisseur critique dépend du désaccord de paramètre de maille et est de l'ordre de 10 à 30 nm pour un désaccord de 1 à 0,5% environ. Dans le cas où plusieurs couches contraintes sont déposées, l'épaisseur totale des couches contraintes doit être inférieure à l'épaisseur critique.
La figure 7 montre, en coupe schématique, un premier exemple de transistor HEMT selon le premier perfectionnement de l'invention. Ce transistor est à simple hétérojonction. Sur un substrat 1 en GaAs sont déposés successivement une couche tampon 2, une couche 3 en GaAs non dopé, une couche de séparation 17 en (A1xGai_x)y Ini_yP non dopé, un plan de 8 dopage 15, une couche 18 en (Al Gai_x)yIni_yP enfin une couche 6 en GaAs fortement dopé n de prise de contact ohmique. Le contact de grille Schottky est déposé sur la couche 18. Dans cette figure comme dans toutes celles qui vont suivre, lorsqu'il y a plusieurs couches en (Al Gai_x) yIni_yP, leur composition peuvent être ou ne pas être identique.
La figure 8 montre, en coupe schématique, un deuxième exemple de transistor HEMT selon le premier perfectionnement de l'invention. Ce transistor est à double hétérojonction asymétrique, dans le sens que les deux semi-conducteurs à grande bande interdite ne sont pas de même nature. Sur un substrat 1 en GaAs sont déposés successivement une couche tampon 2, une couche 10 en AlGaAs, un plan de 8 dopage 11, une couche de séparation 12 en AlGaAs non dopé, une couche 3 en GaAs, une couche 17 de séparation en (A1xGai_x)yIni_yP non dopé,un plan de 8 dopage, une couche 18 en (A1xGai_x)yIni_yP, enfin une couche 6 en GaAs fortement dopé n de prise de contact ohmique. Le contact de grille Schottky est déposé sur la couche 18.
La figure 9 montre, en coupe schématique, un troisième exemple de transistor HEMT selon le premier perfectionnement de l'invention. Ce transistor est à double hétérojonction symétrique par opposition au cas précédent. Sur un substrat 1 en GaAs sont déposés successivement une couche tampon 19 en AlGaAs, une couche 20 en (AlxGai_x)yIni_yP, un plan de 8 dopage Il, une couche de séparation 21 en (AlxGai_x)yIni_yP, une couche 3 en GaAs, une couche de séparation 17 en (AlxGai_x)yIni_yP non dopé, un plan de 8 dopage 15, une couche 18 en (AlxGai_x)yIni_yP, enfin une couche 6 en GaAs fortement dopé n de prise de contact ohmique. Le contact de grille Schottky est déposé sur la couche 18. Comme il a été dit dans les commentaires de la figure 5, le niveau de la bande de conduction de la couche tampon 19 doit être égal ou plus élevé que celui de la couche qui suit.
Un quatrième exemple de transistor HEMT selon le premier perfectionnement de l'invention est un HEMT dont la structure est presque identique à celle de la figure 9 à l'exception de la couche tampon 19 qui est substituée par une succession de couches très minces alternées de AIAs et GaAs dont l'épaisseur de chacune est de l'ordre de quelques nanomètres environ.
Un cinquième exemple de transistor HEMT selon le premier perfectionnement de l'invention est un HEMT dont la structure est presque identique à celle de la figure 9 à l'exception de la couche tampon 19 qui est substituée par une couche en (AlXGai-X)o,5Ino,5P en accord de paramètre de maille avec GaAs et dont la teneur en Aluminium est supérieure à 0,25 environ.
La figure 10 montre, en coupe schématique, un sixième exemple de transistor HEMT selon le premier perfectionnement de l'invention. Ce transistor s'applique au cas où la topologie de ce dernier possède ce que l'on appelle un double recess : entre la source et la grille, et entre le drain et la grille, il existe deux niveaux en marches d'escalier qui permettent de mieux répartir le champ électrique entre grille et drain afin d'avoir une grande tension de claquage. Afin de faciliter la réalisation du transistor dont les procédés vont être décrits dans ce qui va suivre, et afin de disposer d'une surface ayant des propriétés de passivation ( voir par exemple C.R. Bolognesi et al. Improved breakdown voltages in submicrometer planar GaAs MESFET with a thin (Ga, In)P surface layer Electronics Lett. 33,636(1997)) le sixième exemple de transistor HEMT selon l'invention comporte une couche 22 en GaInP en accord de paramètre de maille avec GaAs, insérée entre la couche 18 en (Al Ga1_X)yIni_yP et la couche 6 en GaAs fortement dopé. Une première attaque chimique permet de graver la couche 6, et une deuxième attaque permet de graver la couche 22. Le contact de grille Schottky est déposé sur la couche 18.
La figure 10 montre le cas où la structure de base correspond à celle de la figure 9, mais il est bien entendu que toutes les structures de HEMT présentées ci-dessus peuvent bénéficier de cette amélioration.
Un deuxième perfectionnement selon l'invention consiste à associer l'alliage (AlXGai_X)yIni_yP de grande bande interdite avec GaInAs pris comme semi-conducteur à petite bande interdite. La discontinuité de bande DE, pouvant atteindre des valeurs allant de 550 à 650 meV environ. Le transfert des électrons vers GaInAs devient alors très efficace, ce qui améliore la densité de courant, donc la puissance. Le HEMT pseudomorphique selon l'invention présente une haute fréquences de coupure. En plus, il présente une meilleure tension de claquage que le PHEMT A1GaAs/GaInAs de l'art antérieur grâce à l'utilisation de (AlXGa1_X) yIni_yP qui possède une plus grande bande interdite que AlGaAs (2,2 eV environ contre 1,7 eV environ) limitant ainsi le processus d'effet tunnel, ou effet tunnel assisté par effet thermoïonique qui est à l'origine de l'ionisation par impact dans GaInAs et qui provoque le claquage prématuré des PHEMT.
Le deuxième perfectionnement de l'invention s'applique à tous les transistors décrits ci-dessus et dans lesquels on substitue la couche 3 en GaAs par une couche en GaInAs.
Pour ne pas surcharger le présent document, tout en restant clair, un seul exemple de transistor HEMT selon le deuxième perfectionnement de l'invention est montré et est représenté dans la f i g u r e 1 l où l'on reprend la figure 10 et substitue la couche 3 en GaAs par une couche 23 en GaInAs..
Un troisième perfectionnement selon l'invention concerne un transistorHEMT dont le semi-conducteur à petite bande interdite est un alliage de formule générale GaZIni_ZP avec z compris entre 0,5 et 0,2 environ et dont le paramètre de maille est plus, grand que celui de GaAs. Déposé 10 en couche mince sur un substrat GaAs, cet alliage est sous contrainte élastique compressive si l'épaisseur de cette couche est inférieure à une épaisseur critique au-delà de laquelle la contrainte élastique se relâche pour faire apparaître des dislocations. Dans ce qui va suivre la formule GaZIni_ZP est exclusivement réservée à désigner l'alliage sous contrainte élastique compressive nommé ci-dessus, alors que la formule GaInP désigne tout alliage à base de Phosphure de Gallium et d'Indium.
La figure 12 permettra de bien comprendre l'invention. Elle représente les niveaux d'énergie des bandes de conduction et de valence des alliages de formule GaInP allant de GaP à InP en prenant comme référence le niveau de la bande de valence de Gao,51no,5P en accord de paramètre de maille avec GaAs. Les niveaux des bandes de GaAs sont aussi représentés pour mémoire.
On rappelle qu'il existe trois bandes de conduction appelées F, L et X. La masse effective des électrons de la bande F est la plus faible des trois, donc leur mobilité à faible champ électrique est la plus grande, ainsi que leur vitesse de déplacement à champ élevé. C'est ainsi que dans un transistor HEMT on choisit toujours une composition où la bande F est celle qui possède le plus faible niveau d'énergie (dans ce, cas on dit que le semi-conducteur est à bande directe). On rappelle aussi que dans un transistor à effet de champ dont le HEMT fait partie, la fréquence de coupure du transistor est une fonction décroissante du temps de transit des électrons sous la grille, et est une fonction croissante de la vitesse avec laquelle les électrons traversent la zone de grille. Soumis à l'accélération longitudinale du champ électrique cette vitesse augmente jusqu'à ce que les électrons ayant acquis suffisamment d'énergie atteignent la bande supérieure L ou X selon le niveau d'énergie relatif de ces derniers. Or la masse effective des électrons des niveaux supérieurs L ou X est très nettement supérieure à celle du niveau F. Les électrons ont donc une vitesse maximale qui est d'autant plus grande que les niveaux L ou X sont élevés par rapport au niveau F. Cette explication schématique ne tient pas compte d'autres effets physiques qui apparaissent lorsque la grille est très courte, mais qui sont aussi liés à la séparation en énergie entre F et L ou X. L'examen de la figure 12 montre que dans les alliages GaZIni_ZP avec z compris entre 0,5 et 0,2 définis ci-dessus, présentent une séparation en énergie entre F et L entre 360 et 500 meV environ. Ces valeurs sont nettement plus élevées que celles qui correspondent aux alliages GaInAs pour lesquels la séparation F-L est comprise entre 285 meV (pour GaAs) et 380 meV (pour Gao,71no,3As). Même si la masse effective de l'alliage GaZIni_ZP est plus élevée que celle de GalnAs de 20% environ, le bilan en terme de vitesse des électrons est en faveur du premier. Autrement dit, un HEMT ayant pour semi-conducteur à petite bande interdite GaZInI_ZP présente une fréquence de coupure plus élevée que le PHEMT de l'art antérieur, voire même des HEMT métamorphiques de l'art antérieur.
On remarque la séparation en énergie entre F et L est d'autant plus élevée que l'alliage GaZIni_ZP présente un désaccord de maille important avec GaAs, autrement dit que cet alliage se trouve dans un état de contrainte élastique compressive forte.
De plus, les alliages GaZIni_ZP possèdent une grande bande interdite allant de 1,9 à 1,55 eV environ, pour z compris respectivement entre 0,5 et 0,2, à comparer avec 1,42 et 1 eV dans les alliages GaInAs pour PHEMT de l'art antérieur. La tension de claquage liée à l'ionisation par impact est donc nettement plus élevée.
Pour réaliser un HEMT, il faut donc associer aux alliages GaZIni_ZP un semi-conducteur à très grande bande interdite présentant avec GaZInI_ZP de grande discontinuité de bande de conduction AE, , mais aussi une discontinuité de bande valence afin d'empêcher les trous créés par ionisation, d'aller vers la grille.
Les figures 6.a et 6.b montrent clairement que les alliages (Al Gai_,) yIni_yP répondent bien à ces critères si l'on choisit pour x une valeur comprise entre 0,25 et 0,7 environ. Pour les alliages avec x inférieur à 0,25 la discontinuité de bande de valence est trop faible, pour être utilisé efficacement. La discontinuité de bande de conduction DES entre (A1,(Gai_X)yIni_yP et GaZIni_ZP peut atteindre 500 et 600 meV environ. Cette discontinuité de bande de conduction dépend de la valeur de x et de z. La discontinuité de bande de valence AE,, est comprise entre 150 et 50 meV.
Notons que la masse effective de trous est nettement plus élevée que celle des électrons, par conséquent il n'est pas nécessaire d'avoir pour la barrière AFN, une valeur très élevée.
La figure 13 représente en coupe schématique, un premier exemple de transistor HEMT selon le troisième perfectionnement de l'invention. Ce transistor est à simple hétérojonction. Sur un substrat 1 en GaAs sont déposées successivement, une couche tampon 24 en (Al,,Gai.. )o,5Ino,5P en accord de paramètre de maille avec GaAs, une couche 25 en GaZInI_ZP, une couche de séparation 26 en (Al Gai_,t)yIni_yP non dopé, un plan de S dopage 15, une couche 27 en (AIXGai_X)yIni_yP, enfin une couche 6 en GaAs fortement dopé n pour prise de contact ohmique. Le contact de grille Schottky est déposé sur la couche 27. Comme expliqué précédemment la composition des couches 26 et 27 peut être, ou ne pas être identique.
La figure 14 représente en coupe schématique, un deuxième exemple de transistor HEMT selon le troisième perfectionnement selon l'invention. Ce transistor est à double hétérojonction. Sur un substrat 1 en GaAs sont déposés successivement, une couche tampon 24 en (A1,(Gai.. )o,5Ino,5P en 25 accord de paramètre de maille avec GaAs, une couche 28 en (AI.Gai_X) yIni_yP, un plan de S dopage 11, une couche de séparation 29 en (AlXGai_X) yIni_yP, une couche 25 en GaZIni_ZP, une couche de séparation 26 en (Al, (Gai_X)yIni_yP non dopé, un plan de S dopage 15, une couche 27 en (Al, (Gai_X)yIni_yP, enfin une couche 6 en GaAs fortement dopé n de prise de contact ohmique. Le contact de grille Schottky est déposé sur la couche 27.
Comme les composition des couches en (A1XGai_X)yIni_yP et leur épaisseur doivent être contrôlées rigoureusement sous peine de faire apparaître des dislocations et d'autre part l'épaisseur de la couche 27 qui est un paramètre lié aux caractéristiques du transistor (tension de pincement, transconductance) est très souvent proche de l'épaisseur critique, il est avantageux d'adopter des structures où A1GaAs est utilisé conjointement avec (AlXGai_,t)yIni_yP. En effet AlGaAs présente avec GaZIni_ZP discontinuités de bande de conduction suffisamment élevées (supérieures à 300 meV environ) pour assurer le transfert des électrons vers GaZIni_ZP. Mais sa bande de valence est située à plus basse énergie que celle de GaZIni_ZP. Il faut donc intercaler entre A1GaAs et GaZIni_ ZP une couche de séparation en (Al,,Gai_X)yIni_yP qui a un double rôle de couche de séparation électron-impuretés ionisées et de couche à barrière AE,, empêchant les trous de se déplacer vers la grille.
Un troisième exemple de transistor HEMT selon le troisième perfectionnement de l'invention consiste donc à substituer la couche 27 en (Al Gai_X)yIni_yP décrite dans les figures 13 et 14, par 45 une couche 16 en AlGaAs. Le contact de grille Schottky est donc déposé sur la couche 16.
Un quatrième exemple de transistor HEMT selon le troisième perfectionnement de l'invention consiste à substituer la couche 28 en (Al) (Gai_X)yIni_yP décrite dans la figure 14, par une couche 10 en AlGaAs ce qui permet de donner plus de flexibilité dans le choix de l'épaisseur de la couche 27, puisse que c'est l'épaisseur totale des couches contraintes qui doit être inférieure à l'épaisseur critique. Le contact de grille Schottky est donc déposé sur la couche 27.
Un cinquième exemple de transistor HEMT selon le troisième perfectionnement de l'invention consiste à substituer à la fois la couche 27 par une couche 16 et la couche 28 par une couche 10. Le contact de grille Schottky est déposé sur la couche 16.
Les transistors HEMT selon le troisième perfectionnement de l'invention peuvent être du type à double recess tel qu'il a été expliqué dans la figure 10. Dans ce cas une couche 22 en Gao,51no,5P est intercalée entre la couche 6 en GaAs et la couche 27 ou entre la couche 6 et la couche 16 selon que la grille Schottky est déposée sur la couche 27 ou la couche 16.
Certains transistors selon l'invention décrits ci-dessus ont leur contact de grille Schottky déposé sur une couche en (AlXGai_,aylni_yP. Or il est connu qu'une grille Schottky qui tient bien en tension, et qui présente de bonne fiabilité résulte d'une optimisation expérimentale longue et coûteuse. Or jusqu'à présent l'homme de l'art réalise les transistors HEMT en déposant la grille sur GaAs, ou sur A1GaAs et les technologies de grille ont été développées en fonction de ces semi-conducteurs. Il est donc avantageux de ne pas avoir à développer une technologie de grille spécialement pour les Phosphures.
Un quatrième perfectionnement selon l'invention consiste à insérer une couche en GaAs ou AlGaAs dans la structure du transistor et sur laquelle on prend le contact de grille. Ce quatrième perfectionnement de l'invention sera mieux compris en s'aidant des figures qui suivent.
Les figures de 15.a à 15.e montrent comment le quatrième perfectionnement s'applique à la structure représentée dans la figure 7 prise pour exemple, et comment le contact de grille se réalise.
La figure 15.a représente, en coupe schématique un exemple de transistor selon le quatrième perfectionnement de l'invention, avant l'étape de dépôt de contact de grille. Ce transistor comporte un substrat 1, sur lequel sont déposés successivement une couche tampon 2, une couche 3 en GaAs, une couche de séparation 17 en (A1XGai,)yIni_yP non dopé, un plan de S dopage 15, une couche 18 en (AlXGai_X)yIni_yP, une couche 30 en GaAs ou AlGaAs d'épaisseur de quelque nanomètres, une couche 31 en AIAs, ou en Gao,51no,5P d'épaisseur de quelques nanomètres, enfin une couche 6 en GaAs fortement dopé n de prise de contact ohmique. Pour ne pas surcharger la figure, le substrat et les couches 2 et 3 ne sont pas représentés sur la figure.
La figure 15.b représente, en coupe schématique le transistor ayant déjà ses contacts de source et de drain déjà déposés. Une attaque chimique permet de graver la couche 6, tout en s'arrêtant très précisément sur la couche 31. La solution chimique qui permet une telle attaque sélective entre la couche 6 et la couche 31 est bien connue de l'homme de l'art.
La figure 15.c montre l'étape suivante qui consiste à graver la couche 31, tout en s'arrêtant très précisément sur la couche 30 par une solution chimique d'attaque sélective entre la couche 31 et 45 la couche 30 est bien connue de l'homme de l'art.
La figure 15.d montre l'étape suivante qui consiste à déposer le contact de grille sur la couche 30 comme on le fait dans l'art antérieur, bénéficiant ainsi d'une technologie de grille déjà bien maîtrisée. 10 15
On peut apporter un cinquième perfectionnement qui est représenté de manière schématique sur la figure 15.e: une fois le contact de grille déposé, on grave la couche 30 en Arséniure, tout en s'arrêtant très précisément sur la couche 18 en Phosphure par une solution chimique bien connue de l'homme de l'art. Cette étape présente un double intérêt. Le premier est de laisser une surface comportant un Phosphure qui est une surface ayant des propriétés de passivation. Le deuxième est de graver partiellement la partie de la couche 30 située sous la grille métallique 8, permettant ainsi d'avoir une grille électriquement plus courte que la grille métallique.
Les figures 15 ont été prises en exemple pour illustrer le procédé selon l'invention, mais il est entendu que ce procédé est utilisable chaque fois que la structure du HEMT présente une couche 18 ou couche 27 en (Al,, Gai_x)yIni_yP.
Dans la panoplie de l'homme de l'art, il existe donc des solutions chimiques d'attaque sélective. Malheureusement il n'est pas facile de trouver une solution chimique d'attaque sélective entre Gao,51no,5P et (Al,(Gai,)yIni_yP à faible teneur en Aluminium. La structure à double recess du type de la figure 10 est donc difficile à maîtriser.
Un sixième perfectionnement selon l'invention est apporté pour pallier cette limitation. Il s'agit, dans les structures où il existe une couche 22 en Gao,51no,5P, d'intercaler entre cette couche 22 et la couche 27, ou entre la couche 22 et la couche 18, une couche 32 en GaAs ou AlGaAs qui permet une attaque chimique sélective. L'invention sera mieux comprise à l'aide des figures qui suivent.
Les figures de 16.a à 16.e montrent comment les différentes étapes de réalisation d'un transistor 25 à double recess selon le sixième perfectionnement de l'invention s'applique à la structure représentée dans la figure 10 prise pour exemple.
La figure 16.a montre en coupe schématique une structure du transistor analogue à celui de la figure 10 dans laquelle une couche 32 en GaAs ou AlGaAs est intercalée entre la couche 18 en (AlXGai_X)yIni_yP et la couche 22 en Gao,51no,5P. Les contacts de source 7 et de drain 9 sont déposés sur la couche 6, mais le contact de grille Schottky n'est pas encore déposé.
La figure 16.b montre l'étape où une attaque chimique sélective permet de graver la couche 6 en s' arrêtant précisément sur la couche 22.
La figure 16.c montre l'étape suivante où une deuxième attaque chimique sélective permet de graver la couche 22 en s'arrêtant précisément sur la couche 32.
La figure 16.d montre que un transistor où le contact de grille Schottky est déposé sur la couche 32 en Arséniure.
Comme dans le cas de la figure 15.d, on peut à partir de cette étape, appliquer le cinquième perfectionnement de l'invention, c'est-à-dire effectuer une attaque chimique sélective pour enlever la couche 32 et avoir une gravure partielle sous la grille métallique (figure 16.e).
II n'est pas nécessaire d'avoir le contact de grille déposé sur une couche en Arséniure, et si l'on veut avoir ce contact sur un Phosphure, alors il faut procéder à une attaque chimique sélective de la couche 32 avant de déposer le contact de grille. 40
Les figures 16 ont été prises en exemple pour illustrer le sixième perfectionnement de l'invention, mais il est entendu que ce perfectionnement peut s'appliquer à tous les cas où la structure du transistor comporte une couche 22 en Gao,51no,5P et une couche 18 ou une couche 27 en (Al,(Gaix)yIni_yP.
Le cas des HIGFET est traité dans ce qui va suivre. Rappelons la structure d'un HIGFET de l'art antérieur que l'on peut trouver dans l'article de D.E Grider et al. : A 4 Kbit Synchronous Static Random Access Memory Based Upon Delta- Doped Complementary Heterostructure Insulated Gate Field Effect Transistor Technology : Proceed. GaAs Symposium pp. 71-74 (1991).
La figure 17 représente, en coupe schématique la structure d'un HIGFET selon l'art antérieur.. Sur un substrat 1 en GaAs sont déposés successivement, une couche tampon 2, un plan de 8 dopage 33, une couche 34 en GaAs non dopé, une couche 35 en GaInAs non dopé, une couche 36 en AlGaAs non dopé et à très forte teneur en Aluminium, proche de 0,75, enfin une couche 37 en GaAs d'épaisseur de l'ordre de quelques nanomètres destinée à protéger AlGaAs de l'oxydation. Le plan de S dopage sert à ajuster la tension de pincement du transistor. Les contacts de source, de grille et de drain sont nommés respectivement 7, 8 et 9. La couche 36 en AlGaAs est un semi-conducteur à grandé bande interdite, formant avec GaInAs une hétérojonction dont la discontinuité de bande de conduction est proche de 550 meV, et une discontinuité de bande valence également proche de 550 meV. En appliquant une tension positive sur la grille on fait accumuler des électrons dans la couche 35 en GaInAs, et inversement des trous s'accumulent dans la couche 35 par l'application d'une tension négative sur la grille. Ce fonctionnement permet donc d'avoir des transistors à canal n et à canal p à la manière des transistors MOS (Metal Oxide Semiconductor) complémentaires, encore appelés CMOS.
Les HIGFET complémentaires permettent de réaliser des circuits intégrés numériques complexes tels que des microprocesseurs. Mais on peut aussi utiliser le HIGFET à canal n pour réaliser des amplificateurs de puissance en hyperfréquences. Malgré leur potentiel d'applications important, le HIGFET est très difficile à fabriquer à cause de la très forte teneur en Aluminium de la couche 36 qui rend les contacts ohmiques de source et de drain de grande résistivité.
Afin de pallier ces limitations, un septième perfectionnement selon l'invention consiste à utiliser un alliage (Al Ga1_X)yInl_yP comme semiconducteur à grande bande interdite dans un HIGFET. En effet les figures 6 et 12 montrent les alliages (AlXGat_,,)yIni_yP à faible teneur en Aluminium (x inférieur à 0,25 environ) présentent avec GaInAs des discontinuités de bande de conduction comprises entre 550 et 600 meV environ, et des discontinuités de bande de valence également comprises entre 550 et 600 meV environ. Les alliages (AlXGa1_X)yIni_yP avec x < 0,25 environ se substituent donc très favorablement AlGaAs (teneur en Aluminium voisine de 0,75) dans la réalisation des HIGFET à la fois pour des HIGFET complémentaires et pour ceux à canal n uniquement.
La figure 18 représente, en coupe schématique la structure d'un HIGFET selon l'invention. Sur un substrat 1 sont déposés successivement, une couche tampon 2, un plan de 8 dopage 33, une couche 34 en GaAs non dopé, une couche 35 en GaInAs non dopé, une couche 38 en (AlXGa1_X)yIni_yP non dopé. Les contacts de source 7, de grille 8 et de drain 9 sont déposés sur la couche 38.
Claims (29)
1. Un transistor à effet de champ à hétéroj onction comportant un substrat en Arséniure de Gallium (GaAs) et au moins une couche en Phosphure d'éléments métalliques comprenant au moins les éléments Gallium et Indium et caractérisé en ce que ledit composé chimique de Phosphure présente un paramètre de maille en 10 désaccord avec le substrat, et en ce que ledit composé chimique de Phosphure est sous contrainte élastique.
2. Le transistor selon la revendication 1 est un HEMT, et caractérisé en ce que ledit composé chimique de Phosphure est à bande interdite directe et est de formule (Al,(Ga1_,c)yIni_yP avec x et y reliés par la relation 3: 1-y < ou = 0,3 + 0,286 x 20 avec x inférieur à 0,7 environ et en ce que ledit composé est sous contrainte élastique tensile, et en ce que ledit composé constitue le semi-conducteur à grande bande interdite de 1' hétéroj onction.
3. Le transistor selon la revendication 2 est à simple hétérojonction, et caractérisé et en ce que la structure du transistor comprend un empilement de couches déposées sur le substrat et que ledit empilement est composé successivement, en partant du substrat, d'une couche tampon (2), une couche de semi-conducteur constituant celui à petite bande interdite de 1'hétérojonction, une couche (17) en (Al,(Gal_X)yInl_yP non dopé d'épaisseur de l'ordre quelques nanomètres, une couche (18) en (Al,, Ga1_X)yIni_yP dopé de type n, et une couche (6) en GaAs fortement dopé n, et en ce que les contact de source et de drain sont déposés sur la couche (6), et celui de grille déposé sur la couche (18).
4. Le transistor selon la revendication (2) est à double hétérojonction, et caractérisé en ce que la structure du transistor comprend un empilement de couches déposées sur le substrat et que ledit empilement est composé successivement, en partant du substrat, d'une couche tampon (2), une couche (10) en AlGaAs dopé de type n, une couche (12) en AIGaAs non dopé d'épaisseur de l'ordre de quelques nanomètres, une couche de semi-conducteur constituant celui à petite bande interdite des deux hétérojonctions, une couche (17), une couche (18), et une couche (6), et en ce que les contacts de source et de drain sont déposés sur la couche (6), et celui de grille déposé sur la couche (18). 30
5. Le transistor selon la revendication 2 est à double hétérojonction, et caractérisé en ce que la structure du transistor comprend un empilement de couches déposées sur le substrat et que ledit empilement est composé successivement, en partant du substrat, d'une couche tampon (19), une couche (20) en (Al,(Ga1_X)yIni_yP dopé de type n, une couche (21) en (A1, (Ga1,)yIni_yP non dopé d'épaisseur de l'ordre de quelques nanomètres, une couche de semi-conducteur constituant celui à petite bande interdite des hétéroj onctions, une couche (17), une couche (18), et une couche (6), et en ce que les contacts de source et de drain sont déposés sur la couche (6), et celui de grille déposé sur la couche (18).
6. Le transistor selon la revendication 5, caractérisé en ce que la couche tampon (19) est en AlGaAs dont la teneur en Aluminium est telle que son niveau de bande de conduction est au 15 moins égal à celui de la couche (20).
7. Le transistor selon la revendication 5, caractérisé en ce que la couche tampon (19) est constituée d'un empilement de couches alternées de AlAs et GaAs d'épaisseur de l'ordre de quelques nanomètres chacune.
8. Le transistor selon la revendication 5, caractérisé en ce que la couche tampon (19) est en (Al,(Gal,)o,5lno,5P en accord de paramètre de maille avec GaAs, et dont la teneur en Aluminium est telle que son niveau de bande de conduction est au moins égal à celui de la couche (20).
9. Le transistor selon les revendications de 3 à 8, caractérisé en ce que le semi-conducteur à petite bande interdite est GaAs.
10. Le transistor selon les revendications de 3 à 8, caractérisé en ce que le semi-conducteur à petite bande interdite est GaInAs.
11. Le transistor selon les revendications de 3 à 10, caractérisé en ce qu'une couche (22) en Gao,51no,5P ayant le même paramètre de maille que GaAs, est intercalée entre la couche où est déposé le contact de grille, et la couche (6), de manière à pouvoir réaliser deux gravures chimiques en marches d'escalier, la première s'arrêtant à la couche (22), et la deuxième à la couche sur lequel est déposée la grille.
12. Le transistor selon la revendication 1 est un HEMT et caractérisé en ce que ledit composé chimique de Phosphure est de formule GaZIni_ZP avec z compris entre 40 0,2 et 0,5 environ, et en ce que ledit composé chimique de Phosphure est sous contrainte élastique compressive, et en ce que ledit composé chimique de Phosphure constitue le semi-conducteur à petite bande 45 interdite de l'hétérojonction.
13. Le transistor selon la revendication 12 est à simple hétérojonction, et caractérisé en ce que le semi-conducteur à grande bande interdite associé à l'hétérojonction a pour composition (AlxGa1_x)yIn1_yP avec x et y reliés par la relation 3 avec x compris entre 0,25 et 0,7 environ, en ce que la structure du transistor comporte un empilement de couches déposées sur un substrat et que ledit empilement est composé successivement, en partant du substrat, d'une couche tampon (24) en (Al Gai-X)o,5Ino,5P avec x supérieur à 0,25 environ et en accord de paramètre de maille avec GaAs, une couche (25) en GaZIni_ZP, une couche (26) en (AlXGai_X)y Ini_yP non dopé d'épaisseur de l'ordre quelques nanomètres, une couche (27) en (Al Ga1_X)yIn1_yP dopé de type n, et une couche (6), et en ce que les contacts de source et de drain sont déposés sur la couche (6), et celui de grille sur la couche (27).
14. Le transistor selon la revendication 12 est à double hétérojonction, et caractérisé en ce que les semi-conducteurs à grande bande interdite associés aux deux hétérojonctions ont pour composition (A1,,Ga1.,t) yIn1_yP avec x et y reliés par la relation 3 avec x compris entre 0,25 et 0,7 environ, et en ce que la structure du transistor comporte un empilement de couches déposées sur un substrat et que ledit empilement est composé successivement, en partant du substrat, d'une couche tampon (24), une couche (28) en (Al Ga1_X)yIn1_yP dopé de type n, une couche (29) en (Alx Gal_, )y Inl_y P non dopé d'épaisseur de quelques nanomètres, une couche (25), une couche (26), une couche (27), et une couche (6), et en ce que les contacts de source et de drain sont déposés sur la couche (6), et celui de grille sur la couche (27).
15.
Le transistor selon la revendication 12 est à simple hétérojonction, et caractérisé en ce que le semi-conducteur à grande bande interdite associé à l'hétérojonction est A1GaAs et en ce que la structure du transistor comporte un empilement de couches déposées sur un substrat et que ledit empilement est composé successivement, en partant du substrat, d'une couche tampon (24), une couche (25), une couche (26), une couche (16) en A1GaAs dopé n, et une couche (6), et en ce que les contacts de source et de drain sont déposés sur la couche (6) et celui de grille 40 sur la couche (16).
16. Le transistor selon la revendication 12 est à double hétérojonction, et caractérisé en ce que les semi-conducteurs à grande bande interdite associés aux hétérojonctions sont en 45 AlGaAs, et en ce que la structure du transistor comporte un empilement de couches déposées sur un substrat et que ledit empilement est composé successivement, en partant du substrat, d'une couche tampon (24), une couche (10) en A1GaAs dopé n, une couche (25), une couche (26), une couche (16) en AlGaAs dopé n, et une couche( 6), et en ce que les contacts de source et de drain sont déposés sur la couche (6), et celui de grille sur la couche (16).
17. Le transistor selon la revendication 12 est ä double hétérojonction, et caractérisé en ce qu'il comporte deux semi-conducteurs à grande bande interdite de nature différente, l'un étant AlGaAs, et l'autre (A1XGa1_X) yIni_yP avec x et y reliés par la relation 3 avec x compris entre 0,25 et 0,7 environ, et en ce que la structure du transistor comporte un empilement des couches déposées sur un substrat, ledit empilement est composé successivement, en partant du substrat, d'une couche tampon (24), une couche (10) en AlGaAs dopé n, une couche (29), une couche (25), une couche (26), une couche (27) en (A1 Gai_X)yInl_yP dopé de type n, et une couche (6), et en ce que les contacts de source et de drain sont déposés sur la couche (6), et celui de grille sur la couche (27).
18. Le transistor selon la revendication 12 est à double hétérojonction, et caractérisé en ce qu'il comporte deux semi-conducteurs à grande bande interdite de nature différente, l'un étant AIGaAs, et l'autre (Al)(Ga1_X) yIni_yP avec x et y reliés par la relation 3 avec x compris entre 0,25 et 0,7 environ, et en ce que la structure du transistor comporte un empilement de couches déposées sur un substrat, le dit empilement est composé successivement, en partant du substrat, d'une couche tampon (24), une couche (28), une couche (29), une couche (25), une couche (26), une couche (16), et une couche (6), et en ce que les contacts de source et drain sont déposés sur la couche (6), et celui de grille sur la couche (16).
19. Le transistor selon les revendications de 13 à 18 caractérisé en ce qu'une couche (22) en Gao,51no,5P en accord de paramètre de maille avec GaAs, est intercalée entre la couche (6) et la couche où est déposé le contact de grille, de manière à pouvoir réaliser deux gravures chimiques en marche d'escalier, la première s'arrêtant sur la couche (22) et la deuxième sur la couche où est déposée la grille.
20. Le transistor selon les revendications de 3 à 11 caractérisé en ce qu'une couche (30) en GaAs ou AlGaAs de quelques nanomètres d'épaisseur, et une couche (31) en AlAs ou Gao,51no,5P aussi de quelques nanomètres d'épaisseur, sont intercalées entre la couche (18) et la couche (6), et en ce que la couche (30) juxtapose la couche (18), et la couche (31) juxtapose la couche (6).
21. Le transistor selon les revendications 13, 14 et 17 caractérisé 10 15 35 en ce qu'une couche (30) en GaAs ou AlGaAs, et une couche (31) en AIAs ou Gao,5lno,5P, sont intercalées entre la couche (27) et la couche (6), et en ce que la couche (30) juxtapose la couche (27), et la couche (31) juxtapose la couche (6).
22. Le transistor selon la revendication 11 caractérisé en ce qu'une couche (32) en GaAs ou AlGaAs est intercalée entre la couche (22) et la couche (18) lorsque celle-ci est présente.
23. Le transistor selon la revendication 19 caractérisé en ce qu'une couche (32) en GaAs ou AlGaAs est intercalée entre la couche (22) et la couche (27) lorsque celle-ci est présente.
24. Le transistor selon la revendication 1 est un HIGFET, et caractérisé en ce que ledit composé chimique de Phosphure est à bande interdite directe, et est de formule (Al Ga1_X)yIni_yP avec x et y reliés par la relation 3, et en ce que ledit composé est sous contrainte élastique tensile, et en ce que ledit composé constitue le semi-conducteur à grande bande interdite de l'hétérojonction, et en ce que la structure du transistor comporte un empilement des couches déposées sur un substrat et ledit empilement est constitué, en partant du substrat, d'une couche tampon (2), un plan de dopage (33),une couche (34) en GaAs non dopé de quelques nanomètres d'épaisseur, une couche (35) en GaInAs non dopé, une couche (38) en (AlXGa1_,,)yIni_yP non dopé, les contacts de source, de grille et de drain étant déposés sur la couche (38).
25. Un procédé de réalisation des transistors selon les revendications (20) et (21) et caractérisé en ce que le contact de grille est déposé sur la couche (30) après plusieurs attaques chimiques sélectives qui se décomposent comme suit: une première attaque sélective grave la couche (6) en s'arrêtant précisément sur la couche (31), une deuxième attaque sélective permet de graver la couche (31) en s'arrêtant précisément sur la couche (30).
26. Le procédé selon la revendication 25 caractérisé en ce que, une fois le contact de grille est déposé sur la couche (30), une attaque chimique sélective grave totalement la couche (30) dans les parties non recouvertes par la grille, tout en gravant partiellement une partie de la couche (30) se situant sous la grille.
27. Un procédé de réalisation du transistor selon les revendications 22 et 23 et caractérisé en ce que le contact de grille est déposé sur la couche (32) après plusieurs attaques chimiques sélectives qui se décomposent comme suit: une première attaque sélective grave la couche (6) en s'arrêtant précisément sur la couche (22), une deuxième attaque sélective grave la couche (22) en s'arrêtant précisément sur la couche (32).
28. Le procédé selon la revendication 27 caractérisé en ce que, une fois le contact de grille est déposé sur la couche (32), une attaque chimique sélective grave totalement la couche (32) dans las parties non recouvertes par la grille, tout en gravant partiellement une partie de la couche (32) se situant sous la grille. 15 20
29. Le procédé selon la revendication 27 caractérisé en ce que, une fois que la couche (22) est gravée, une troisième attaque sélective grave la couche (32) en s'arrêtant précisément sur la couche sur laquelle le contact de grille est ensuite déposé.
15 20 25 30 35 40
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0403192A FR2868208A1 (fr) | 2004-03-29 | 2004-03-29 | Transistors a effet de champ a heterojonction de hautes performances et procedes de realisation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0403192A FR2868208A1 (fr) | 2004-03-29 | 2004-03-29 | Transistors a effet de champ a heterojonction de hautes performances et procedes de realisation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2868208A1 true FR2868208A1 (fr) | 2005-09-30 |
Family
ID=34945084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0403192A Withdrawn FR2868208A1 (fr) | 2004-03-29 | 2004-03-29 | Transistors a effet de champ a heterojonction de hautes performances et procedes de realisation |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2868208A1 (fr) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0446526A (ja) * | 1990-06-11 | 1992-02-17 | Sanyo Electric Co Ltd | 加熱器具のヒーター切換装置 |
| US5473173A (en) * | 1993-05-21 | 1995-12-05 | Sharp Kabushiki Kaisha | Quantum well structure having differentially strained quantum well layers |
| US5945690A (en) * | 1993-11-09 | 1999-08-31 | Fujitsu Limited | Compound semiconductor device |
| US5952672A (en) * | 1998-02-24 | 1999-09-14 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| EP1030371A1 (fr) * | 1999-02-19 | 2000-08-23 | Sumitomo Electric Industries, Ltd. | Transistor à effet de champ |
| US6342411B1 (en) * | 1999-09-03 | 2002-01-29 | Motorola Inc. | Electronic component and method for manufacture |
| US20020177261A1 (en) * | 2000-10-13 | 2002-11-28 | Jong-In Song | Monolithically integrated e/d mode hemt and method for fabricating the same |
-
2004
- 2004-03-29 FR FR0403192A patent/FR2868208A1/fr not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0446526A (ja) * | 1990-06-11 | 1992-02-17 | Sanyo Electric Co Ltd | 加熱器具のヒーター切換装置 |
| US5473173A (en) * | 1993-05-21 | 1995-12-05 | Sharp Kabushiki Kaisha | Quantum well structure having differentially strained quantum well layers |
| US5945690A (en) * | 1993-11-09 | 1999-08-31 | Fujitsu Limited | Compound semiconductor device |
| US5952672A (en) * | 1998-02-24 | 1999-09-14 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| EP1030371A1 (fr) * | 1999-02-19 | 2000-08-23 | Sumitomo Electric Industries, Ltd. | Transistor à effet de champ |
| US6342411B1 (en) * | 1999-09-03 | 2002-01-29 | Motorola Inc. | Electronic component and method for manufacture |
| US20020177261A1 (en) * | 2000-10-13 | 2002-11-28 | Jong-In Song | Monolithically integrated e/d mode hemt and method for fabricating the same |
Non-Patent Citations (4)
| Title |
|---|
| GRIDER D E ET AL: "A 4 kbit synchronous static random access memory based upon delta-doped complementary heterostructure insulated gate field effect transistor technology", GALLIUM ARSENIDE INTEGRATED CIRCUIT (GAAS IC) SYMPOSIUM, 1991. TECHNICAL DIGEST 1991., 13TH ANNUAL MONTEREY, CA, USA 20-23 OCT. 1991, NEW YORK, NY, USA,IEEE, US, 20 October 1991 (1991-10-20), pages 71 - 74, XP010053175, ISBN: 0-7803-0196-X * |
| HARA N ET AL: "Low-distortion GaAs-based field effect transistors with InGaP channel layer for high-voltage operation", ELECTRON DEVICES MEETING, 1998. IEDM '98 TECHNICAL DIGEST., INTERNATIONAL SAN FRANCISCO, CA, USA 6-9 DEC. 1998, PISCATAWAY, NJ, USA,IEEE, US, 6 December 1998 (1998-12-06), pages 63 - 66, XP010321426, ISBN: 0-7803-4774-9 * |
| PATENT ABSTRACTS OF JAPAN vol. 1998, no. 01 30 January 1998 (1998-01-30) * |
| YOON S F ET AL: "Effect of deep levels on the characteristics of InGa1-xP/In0.20Ga0.80As/GaAs high-electron mobility transistor grown by solid-source MBE", JOURNAL OF CRYSTAL GROWTH, NORTH-HOLLAND PUBLISHING CO. AMSTERDAM, NL, vol. 217, no. 1-2, July 2000 (2000-07-01), pages 33 - 39, XP004208023, ISSN: 0022-0248 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0017531B1 (fr) | Transistor à effet de champ à fréquence de coupure élevée et son procédé de réalisation | |
| FR3060840A1 (fr) | Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes | |
| EP3203526B1 (fr) | Transistor à hétérojonction à confinement de gaz d'électrons amélioré | |
| EP1908114B1 (fr) | Procede de realisation d'un transistor bipolaire a heterojonction | |
| EP0084393A2 (fr) | Dispositif semiconducteur du genre transistor à hétérojonction(s) | |
| FR3011981A1 (fr) | Transistor hemt a base d'heterojonction | |
| WO2012140271A1 (fr) | Transistors hemts composes de semi - conducteurs bores a large bande interdite (iii-b) -n | |
| EP0305253B1 (fr) | Transistor hyperfréquence à double hétérojonction | |
| EP2680311A1 (fr) | Transistor à effet tunnel | |
| EP3203527A1 (fr) | Transistor a heterojonction a haute mobilite electronique de type normalement bloque | |
| EP1243029B1 (fr) | Transistor bipolaire à hétérojonction collecteur en haut et procédé de réalisation | |
| EP0232662B1 (fr) | Structure semi-conductrice monolithique d'un laser et d'un transistor à effet de champ et son procédé de fabrication | |
| EP0503731B1 (fr) | Procédé de réalisation d'un transistor à haute mobilité électronique intégré | |
| FR2496990A1 (fr) | Transistor a effet de champ a barriere schottky | |
| EP0149390A2 (fr) | Transistor à effet de champ, de structure verticale submicronique, et son procédé de réalisation | |
| EP3826072A1 (fr) | Transistor a gaz d'electrons, dispositif monobloc comportant au moins deux transistors en cascode et procedes de fabrication associes | |
| EP0263755B1 (fr) | Procédé de fabrication d'une diode P+NN+ et d'un transistor bipolaire comportant cette diode, utilisant l'effet de neutralisation des atomes donneurs par l'hydrogène atomique | |
| WO2019224448A1 (fr) | Transistor a haute mobilite electronique en mode enrichissement | |
| FR2868208A1 (fr) | Transistors a effet de champ a heterojonction de hautes performances et procedes de realisation | |
| FR2690277A1 (fr) | Circuit intégré à transistors complémentaires à effet de champ à hétérojonction. | |
| EP4185093B1 (fr) | Procédé de réalisation d'un dispositif quantique | |
| EP0279497B1 (fr) | Circuit comportant des lignes conductrices pour le transfert de signaux rapides | |
| EP0083531A1 (fr) | Dispositif unipolaire à transfert d'électrons du type diode gunn | |
| WO2024133829A1 (fr) | Transistor a effet de champ a haute mobilite a fiabilite amelioree | |
| WO1993011566A1 (fr) | Composant semiconducteur de puissance de type transistor a effet de champ, notamment a heterojonction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20061130 |