KR920006876B1 - 화합물반도체소자의 제조방법 - Google Patents

화합물반도체소자의 제조방법 Download PDF

Info

Publication number
KR920006876B1
KR920006876B1 KR1019900004744A KR900004744A KR920006876B1 KR 920006876 B1 KR920006876 B1 KR 920006876B1 KR 1019900004744 A KR1019900004744 A KR 1019900004744A KR 900004744 A KR900004744 A KR 900004744A KR 920006876 B1 KR920006876 B1 KR 920006876B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
forming
semiconductor layer
mesfet
Prior art date
Application number
KR1019900004744A
Other languages
English (en)
Other versions
KR910019250A (ko
Inventor
김종렬
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900004744A priority Critical patent/KR920006876B1/ko
Publication of KR910019250A publication Critical patent/KR910019250A/ko
Application granted granted Critical
Publication of KR920006876B1 publication Critical patent/KR920006876B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음.

Description

화합물반도체소자의 제조방법
제1도는 종래의 MESFET의 수직단면도.
제2도는 종래의 HEMT의 수직단면도.
제3a도∼제3e도는 본 발명에 다른 화합물반도체의 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 반절연성 GaAs기판 23 : I형 GaAs층
25 : I형 AlGaAs층 27 : N+형 AlGaAs층
29 : N-형 GaAs층 31 : N+형 GaAs층
33 : 홈 43, 45 : 게이트전극들
35, 37, 39 및 41 : 소오스 및 드레인전극들
(M) : MESFET 영역 H : HEMT 영역
본 발명은 화합물반도체소자의 제조방법에 관한 것으로, 특히 고출력 특성을 가지는 MESFET와 2차원 전자가스를 이용하여 저잡음 특성을 가지는 HEMT를 동일한 기판에 형성한 화합물반도체소자의 제조방법에 관한 것이다.
최근 정보통신 사회로 급속히 발전해감에 따라 초고속 컴퓨터, 초고주파 및 광통신에 대한 필요성이 더욱 증가되고 있다. 그러나 기존 Si를 이용한 소자로는 이러한 필요성을 만족시키는데 한계가 있기 때문에 물질특성이 우수한 화합물반도체에 관한 연구가 활발히 이루어지고 있다.
상기 화합물반도체중 GaAs는 고전자 이동도(High Electron Mobility), 고전자속도 및 반절연성 기판등의 우수한 전자물성특성을 갖고 있으므로 Si에 비해 고속동작, 고주파, 저잡음 및 저소비전력등의 특성을 갖는다.
따라서, GaAs의 우수한 물질특성을 이용하여 여러종류의 소자들이 개발되고 있다. 상기 소자에는 MESFET(Metal Semiconductor Field Effect Transistor)와 HEMT(High Electron Mobility Transistor)등이 있다. 상기 MESFET는 GaAs 소자들이 기본이 되는 소자로서 캡층의 양단에 소오스 및 드레인전극을 오믹접촉(Ohmic contact)시키고 그 사이에 게이트전극을 쇼트키접촉(Schottky contact)시켜 이 게이트전극에 인가되는 전압에 의해 전극을 제어한다. 그리고, HEMT는 이종접합(hetero junction)의 계면에서 발생되는 2차원 전자가스가 전계효과에 의해 동작하는 것으로 저잡음 및 고속동작의 특성을 갖는다. 한편 MMIC(Monolithic Microwave IC)는 한 칩에 능동소자(MESFET, HEMT)와 수동소자(커패시터, 인덕터, 저항등)를, 또는 다른 종류의 능동소자들로 형성하는 것으로 소자의 크기가 작아지며, 외부의 충격에 강하고 가격면에서 유리하다.
제1도는 종래의 일반적인 MESFET의 구조를 나타내는 수직단면도이다. 상기 MESFET의 구조를 설명한다.
반절연성 GaAs기판(1)의 표면에 I형 GaAs층(2)과 N-형 GaAs층(3)이 형성되어 있다. 상기 I형 GaAs층(2)은 버퍼층으로 상기 반절연성 GaAs기판(1)내의 불순물이나 격자결함이 있는 N-형 GaAs층(3)으로 확산되는 것을 방지하며, 상기 N-형 GaAs층(3)은 활성층으로 이용된다. 또한, 상기 N-형 GaAs층(3) 표면의 소정부분에 N+형 GaAs층(4)이 형성되어 있으며, 이 N-형 GaAs층(4)의 표면상에 소오스 및 드레인전극(5), (6)이 형성되어 있다. 상기 N+형 GaAs(4)은 캡층으로 이용되어 상기 소오스 및 드레인전극(5), (6)과 오믹접촉을 이루고 있다. 그리고, 상기 N-형 GaAs(3)의 노출된 표면상에 게이트전극(7)이 형성되어 있으며, 이 N-형 GaAs층(3)과 게이트전극(7)은 쇼트키 접합을 이루고 있다.
상술한 구조의 MESFET의 제조방법을 간단히 설명한다.
반절연성 GaAs기판(1)상에 I형 GaAs층(2), N-형 GaAs층(3) 및 N+형 GaAs층(4)을 MBE(Molecular Beam Epitaxy)법 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법에 의해 순차적으로 형성한다. 그 다음 상기 N+형 GaAs층(4) 표면의 소정부분상에 이 N+형 GaAs층(4)과 오믹접촉되는 소오스 및 드레인전극(5), (6)을 리프트오프(lift off)방법으로 형성한다. 계속하여 통상의 리소그래피(lithography) 방법에 의해 상기 소오스 및 드레인전극(5), (6)이 형성되어 있지 않은 N-형 GaAs층(4)을 제거하여 N-형 GaAs층(3)을 노출시킨다. 그 후 상기 N-형 GaAs층(3)의 노출된 표면에 쇼트키접합을 이루는 게이트전극(7)을 형성한다.
제2도는 종래의 일반적인 HEMT의 구조를 나타내는 수직단면도이다. 상기 HEMT의 구조를 간단히 설명한다.
반절연성 GaAs기판(11)의 표면에 I형 GaAs층(12), I형 AlGaAs층(13)과 N+형 AlGaAs층(14)이 적층되어 있다. 상기 I형 GaAs층(12)과 I형 AlGaAs층(13)은 이중접합을 이루며 각각 버퍼층과 스페이서층으로 이용된다. 또한, 상기 N+형 AlGaAs층(14)은 2차원 전자가 발생되는 소오스층으로 이용되며, 이 N+형 AlGaAs층(14)에서 발생된 이 2차원 전자는 상기 I형 AlGaAs층(13)에 의해 이동도가 증가되어 상기 I형 GaAs층(12)과의 계면에서 2차원 전자가 개스층이 형성된다. 그리고, 상기 N+형 AlGaAs층(14) 표면의 소정부분에 N+형 GaAs층(15)이 형성되어 있고, 상기 N+형 GaAs층(15)의 표면에 소오스 및 드레인전극(16), (17)이 형성되어 있다. 상기 N+형 GaAs층(15)은 캡층들로 이용되며, 상기 소오스 및 드레인전극(16), (17)과 오믹접촉을 한다. 또한, 상기 N+형 AlGaAs층(14)의 표면에는 게이트전극(18)이 쇼트키 접촉을 이루며 형성되어 있다.
상술한 구조의 HEMT의 제조방법을 간단히 설명한다.
반절연성 GaAs기판(11)상에 I형 GaAs층(12), I형 AlGaAs층(13), N+형 AlGaAs층(14) 및 N+GaAs층(15)을 MBE 또는 MOCVD등의 방법에 의해 순차적으로 형성한다. 그 다음 상기 N+형 GaAs층(15) 표면의 소정부분상에 통상의 리프트오프(lift off) 방법에 의하여 소오스 및 드레인전극(16), (17)을 형성한다. 그다음, 리소그래피방법에 의해 상기 소오스 및 드레인전극(16), (17)이 형성되어 있지 않은 N+GaAs층(15)을 제거하여 N+형 AlGaAs층(14)을 노출시킨 후 리프트오프방법에 의해 이 N+형 AlGaAs(14)의 표면에 게이트전극(18)을 형성한다.
상기 MESFET와 HEMT는 직접 위성방성(direct broadcasting by satellite) 시스템에서 송신수단과 수신수단으로 각각 이용되고 있다. 즉, 상기 HESFET는 고출력송신용으로, HEMT는 저잡음 수신용으로 사용된다. 따라서 종래에는 고출력 HESFET와 저잡음 HEMT를 하이브리드(hybrid)화하여 시스템의 송신 및 수신수단으로 이용하였다.
그러나, 고출력 MESFET의 저잡음 HEMT의 하이브리드 IC는 전력소모가 크고 고집적화가 불가능하며 제조원가가 비싸게 드는 문제점이 있었다.
따라서 본 발명의 목적은 제조원가가 절감되며 저소비전력 및 고집적화를 이룰 수 있는 화합물반도체소자의 제조방법을 제공함에 있다.
상기의 목적을 달성하기 위하여 본 발명은 전계효과 트랜지스터(MESFET)와 고전자이동도 트랜지스터(HEMT)를 포함하는 화합물반도체소자의 제조방법에 있어서, 반절연성 기판에 상기 MESFET와 HEMT의 버퍼층이 되는 제1반도체층을 형성하는 공정과, 상기 제1반도체층의 소정부분상에 상기 HEMT의 스페이서층 및 소오스층이 되는 제2 및 제3반도체층을 형성하는 공정과, 상기 제3반도체층 표면의 일부분과 중첩되게 상기 제1반도체층의 노출된 표면에 상기 MESFET의 활성층이 되는 제4반도체층을 형성하는 공정과, 상기 제3 및 제4반도체층 표면에 제5반도체층을 형성하는 공정과, 상기 소자들을 분리하기 위한 소자분리 영역을 형성하는 공정과, 상기 제5반도체층상의 소정부분에 상기 소자들의 소오스 및 드레인전극들을 형성하는 공정과, 상기 소오스 및 드레인전극들 사이의 제5반도체층의 소정부분들을 제거하여 노출된 제4 및 제3반도체층상에 상기 소자들의 게이트전극들을 형성하는 공정을 구비하여 상기 공정들이 순차적으로 이루어지는 것을 그 특징으로 한다.
이하 본 발명의 바람직한 일실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제3a도∼제3e도는 본 발명에 따라 모노리틱화한 화합물반도체의 제조공정도이다.
제3a도를 참조하면, 반절연성 GaAs기판(21)상에 두께가 각각 1㎛와 100Å 정도이고 불순물이 도핑되지 않는 I형 GaAs층(제1반도체층 : 23) 및 I형 AlGaAs층(제2반도체층 : 25)과, 두께가 400Å정도이고, Si이 2×1018㎝-3정도로 도핑된 N+형 AlGaAs층(제3반도체층 : 27)을 MBE 방법이나 MOCVD 방법에 의해 순차적으로 형성한다. 상기에서 I형 GaAs층(23)은 MESFET와 HEMT의 버퍼층으로 상기 반절연성 GaAs기판(21)내의 불순물이나 격자결함이 이후에 형성될 여러층들로 확산되는 것을 방지한다.
제3b도를 참조하면, 통상의 리소그래피(lithography) 방법에 의해 영역(M)의 N+형 AlGaAs층(27)과 I형 AlGaAs층(25)을 제거하여 I형 GaAs층(23)을 노출시킨다. 상기 영역(M)을 제외한 나머지영역(H)에 남아 있는 N+형 AlGaAs층(27)과 I형 AlGaAs층(25)은 HEMT의 2차원 전자를 발생하는 소오스층과 상기 발생된 2차원 전자의 이동도를 증가시키는 스페이서층이 된다.
제3c도를 참조하면, 상기 노출된 I형 GaAs층(23)과 N+AlGaAs층(27)의 전표면에 두께가 2000Å정도이고 Si을 도핑하여 불순물농도가 2×1017㎝-3인 N-형 GaAs층(제4반도체층 : 29)을 MBE 또는 MOCVD 방법에 의해 형성한다. 그 다음 상기 N+형 AlGaAs층(27)의 상부에 형성된 N-형 GaAs층(29)을 리소그래피방법에 의해 제거한다. 이때 제거되지 않은 상기 N-형 GaAs층(29)은 상기 N+형 AlGaAs층(27)과 일부분이 겹치도록 한다. 상기 제거되지 않은 N-형 GaAs층(29)은 MESFET의 활성층이 된다. 그 다음 상기 N+형 AlGaAs층(27)과 N-형 GaAs층(29)의 전표면에 두께가 500Å정도이고 Si을 도핑하여 불순물농도가 3×1018㎝-3인 N+형 GaAs층(제5반도체층 : 31)을 MBE 또는 MOCVD 방법에 의해 형성한다.
제3d도를 참조하면, 전술한 구조에서 MESFET와 HEMT를 상호 분리시키기 위하여 영역(M)과 영역(H) 사이에 홈(33)을 형성한다. 상기 홈(33)은 습식 또는 건식식각 방법에 의해 상기 I형 GaAs층(23)의 소정깊이까지 형성된다. 또한, 상기 홈(33) 대신 이 홈(33)에 대응하는 부분에 산소이온들이나 양자들을 이온주입하여 상기 소자들을 분리할 수 있다. 그 다음, 상기 N+형 GaAs층(31)의 표면에 통상의 리프트-오프(lift off)법에 의해 MESFET의 소오스 및 드레인전극들(35), (37)과 HEMT의 소오스 및 드레인전극들(39), (41)을 형성한다. 상기 전극들(35), (37), (39), (41)은 오믹금속, 예컨대 AuGe/Ni/Au로 형성한다.
제3e도를 참조하면, 상기 전극들(35), (37), (39), (41)이 형성되어 있지 않는 N+형 GaAs층(31)을 제거하여 상기 영역(M)에서는 N-형 GaAs층(31)을, 영역(H)에서는 N+형 AlGaAs층(27)을 노출시킨다. 이때, 영역(H)에서 상기 N+형 AlGaAs층(27)도 소정깊이까지 식각된다. 상기에서 남아 있는 N+형 GaAs층(31)은 MESFET와 HEMT의 캡층이 된다. 그 다음 상기 노출된 N-형 GaAs층(29)과 N+형 AlGaAs층(27)상에 각 소자들이 게이트전극들(43), (45)을 형성한다. 상기 게이트전극들(43), (45)은 쇼트키금속, 예컨대 Ti/Pt/Au로 형성된다.
상기 실시예는 본 발명의 일실시예로 본 발명이 상기 실시예에 한정되지 않음을 유의하여야 한다. 예컨대, AlGaAs/GaAs의 결합은 InP/GaInPAs, AlInAs/GaInPAs 또는 다른 적당한 화합물반도체 결합에 의하여 대치가 가능하다.
상기와 같이 MESFET와 HEMT를 모놀리틱화시켜 직접 위성방송시스템에 사용하면 MESFET은 고출력 송신에, HEMT는 저잡음 수신에 이용될 수 있다.
따라서 상술한 바와 같이 본 발명은 MESFET와 HEMT를 MMIC로 형성함으로써 저소비전력, 원가절감 및 고집적화에 이점이 있다.

Claims (8)

  1. 전계효과 트랜지스터(MESFET)와 고전자이동도 트랜지스터(HEMT)를 포함하는 화합물반도체소자의 제조방법에 있어서, 반절연성 기판에 상기 MESFET와 HEMT의 버퍼층이 되는 제1반도체층을 형성하는 공정과, 상기 제1반도체층의 소정부분상에 상기 HEMT의 스페이서층 및 소오스층이 되는 제2 및 제3반도체층을 형성하는 공정과, 상기 제3반도체층 표면의 일부분과 중첩되게 상기 제1반도체층의 노출된 표면에 상기 MESFET의 활성층이 되는 제4반도체층을 형성하는 공정과, 상기 제3 및 제4반도체층 표면에 제5반도체층을 형성하는 공정과, 상기 소자들을 분리하기 위한 소자분리영역을 형성하는 공정과, 상기 5반도체층상의 소정부분에 상기 소자들의 소오스 및 드레인전극들을 형성하는 공정과, 상기 소오스 및 드레인전극들 사이의 제5반도체층의 소정부분들을 제거하여 노출된 제4 및 제3반도체층상에 상기 소자들의 게이트전극들을 형성하는 공정을 구비하여 상기 공정들의 순차적으로 이루어짐을 특징으로 하는 화합물반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 제1, 제4 및 제5반도체층은 동일한 제1재료이고, 제2 및 제3반도체층은 동일한 제2재료임을 특징으로 하는 화합물반도체소자의 제조방법.
  3. 제2항에 있어서, 상기 제1재료는 GaAs이고 제2재료는 AlGaAs임을 특징으로 하는 화합물반도체소자의 제조방법.
  4. 제3항에 있어서, 상기 제1 및 제2반도체층은 I형층이고, 제2, 제4 및 제5반도체층은 N형층임을 특징으로 하는 화합물반도체소자의 제조방법.
  5. 제1항에 있어서, 상기 소자분리영역을 홈으로 형성하는 것을 특징으로 하는 화합물반도체소자의 제조방법.
  6. 제5항에 있어서, 상기 홈을 상기 제1반도체층의 소정깊이까지 형성하는 것을 특징으로 하는 화합물반도체소자의 제조방법.
  7. 제1항에 있어서, 상기 소자분리영역을 이온주입하여 형성하는 것을 특징으로 하는 화합물반도체소자의 제조방법.
  8. 제1항에 있어서, 상기 게이트전극을 형성하기 위해 제3반도체층을 노출시킬때 이 제3반도체층을 소정깊이까지 식각함을 특징으로 하는 화합물반도체소자의 제조방법.
KR1019900004744A 1990-04-06 1990-04-06 화합물반도체소자의 제조방법 KR920006876B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900004744A KR920006876B1 (ko) 1990-04-06 1990-04-06 화합물반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900004744A KR920006876B1 (ko) 1990-04-06 1990-04-06 화합물반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR910019250A KR910019250A (ko) 1991-11-30
KR920006876B1 true KR920006876B1 (ko) 1992-08-21

Family

ID=19297748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004744A KR920006876B1 (ko) 1990-04-06 1990-04-06 화합물반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR920006876B1 (ko)

Also Published As

Publication number Publication date
KR910019250A (ko) 1991-11-30

Similar Documents

Publication Publication Date Title
US6670652B2 (en) Monolithically integrated E/D mode HEMT and method for fabricating the same
JP2581452B2 (ja) 電界効果トランジスタ
EP1261035A2 (en) Enhancement- and depletion-mode phemt device and method of forming same
US20080251837A1 (en) Semiconductor device and manufacturing method thereof
EP0725432B1 (en) Refractory gate heterostructure field effect transistor and method
US5405797A (en) Method of producing a monolithically integrated millimeter wave circuit
US5610410A (en) III-V compound semiconductor device with Schottky electrode of increased barrier height
US5294566A (en) Method of producing a semiconductor integrated circuit device composed of a negative differential resistance element and a FET transistor
KR930011474B1 (ko) 반도체장치와 그것의 제조방법
KR101160139B1 (ko) 세 개의 전계 효과 트랜지스터를 갖는 모놀리식 집적 회로
JP2006093617A (ja) 半導体抵抗素子およびその製造方法
KR0174879B1 (ko) 화합물 반도체 소자의 격리방법
KR100563884B1 (ko) 접합형 전계 효과 트랜지스터의 제조 방법
JP2630446B2 (ja) 半導体装置及びその製造方法
US5159414A (en) Junction field effect transistor of a compound semiconductor
KR920006876B1 (ko) 화합물반도체소자의 제조방법
US5670804A (en) PN-junction gate FET
US5837570A (en) Heterostructure semiconductor device and method of fabricating same
US5242846A (en) Method of manufacturing a junction field effect transistor
KR920006854B1 (ko) 화합물 반도체소자 및 그 제조방법
KR950001165B1 (ko) 화합물 반도체소자 및 그 제조방법
KR930007759B1 (ko) 화합물 반도체소자 및 그 제조방법
JP2002141516A (ja) 化合物半導体装置
KR0170489B1 (ko) 전계효과형 소자와 이종접합 소자의 집적화 방법
KR960001186B1 (ko) 광전집적회로 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010706

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee