KR920006854B1 - 화합물 반도체소자 및 그 제조방법 - Google Patents

화합물 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR920006854B1
KR920006854B1 KR1019900004743A KR900004743A KR920006854B1 KR 920006854 B1 KR920006854 B1 KR 920006854B1 KR 1019900004743 A KR1019900004743 A KR 1019900004743A KR 900004743 A KR900004743 A KR 900004743A KR 920006854 B1 KR920006854 B1 KR 920006854B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
semiconductor
mesfet
fet
Prior art date
Application number
KR1019900004743A
Other languages
English (en)
Other versions
KR910019249A (ko
Inventor
김종렬
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900004743A priority Critical patent/KR920006854B1/ko
Publication of KR910019249A publication Critical patent/KR910019249A/ko
Application granted granted Critical
Publication of KR920006854B1 publication Critical patent/KR920006854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음.

Description

화합물 반도체소자 및 그 제조방법
제1도는 종래의 MESFET의 수직단면도.
제2도는 종래의 δ-FET의 수직단면도.
제3도는 본 발명에 따른 화합물 반도체의 수직 단면도.
제4a도∼제4e도는 본 발명에 따른 화합물 반도체의 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 반절연성 GaAs기판 23 : 제1I형 GaAs층
25 : 델타도핑층 27 : 제2I형 GaAs층
29 : N-형 GaAs층 31 : N+형 GaAs층
33 : 홈 35, 37, 39 및 41 : 소오스 및 드레인전극들
43 및 45 : 게이트 전극들 (M) : MESFET영역
(N) : δ-FET영역
본 발명은 화합물 반도체 소자 및 그 제조방법에 관한 것으로, 특히 고출력 특성을 가지는 MESFET와 2차원 전자가스를 이용하여 저잡음특성을 가지는 δ-FET를 동일한 기판에 형성하는 화합물 반도체 소자 및 그 제조방법에 관한 것이다.
최근 정보통신 사회로 급격히 발전해감에 따라 초고속 컴퓨터, 초고주파 및 광통신에 대한 필요성이 더욱 증가되고 있다. 그러나 기존 Si를 이용한 소자로는 이러한 필요성을 만족시키는데 한계가 있기 때문에 물질 특성이 우수한 화합물 반도체에 관한 연구가 활발히 진행되고 있다.
상기 화합물 반도체중 GaAs는 고전자이동도(high electron mobility), 고전자 속도 및 반절연성등의 우수한 전자물성특성을 갖고 있으므로 Si에 비해 동작속도가 빠르고 소비전력이 작으므로 군사용이나 우주통신에 유리하다. 따라서 GaAs의 우수한 물질특성을 이용하여 여러 종류의 소자들이 개발되고 있다. 상기 개별소자들에는 MESFET(Metal Semiconductor Field Effect Transistor), HEMT(High Electron Mobility Transistor) 및 δ-FET(Delta doped FET)등이 있다.
상기 MESFET는 GaAs소자들의 기본이 되는 소자로서 캡층의 양단에 소오스 및 드레인전극을 오믹접촉(Ohmic contact)시키고 그 사이에 게이트전극을 쇼트키접촉(Schottky contact)시켜 이 게이트전극에 인가되는 전압에 의해 전류를 제어한다. 그리고, δ-FET는 결정성장 중에 불순물 도핑에 의해 형성된 단원자층에서 발생되는 2차원 전자개스(Two-dimensional electron gas)를 전계효과에 의해 동작하는 것으로 저잡음 및 고속동작을 한다. 한편, 상기 MESFET, MEMT 및 δ-FET등의 능동소자와 캐패시터, 인덕터 및 저항등의 수동소자를, 또는 서로 다른 종류의 능동소자들을 한칩에 형성하는 MMIC(Monolithic Micorwave IC)가 제작되는데, 이 MMIC는 소자의 크기가 작아지며, 외부의 충격에 강하고 가격면에서 유리하다.
제1도는 종래의 MESFET의 구조를 나타내는 수직단면도이다.
상기 MESFET의 구조를 간단히 설명한다.
반절연성 GaAs기판(1)의 표면에 I형 GaAs층(2)과 N-형층(3)이 형성되어 있다. 상기 I형 GaAs층(2)은 상기 반절연성 GaAs기판(1)내의 불순물이나 격자결함이 상기 N-형 GaAs층(3)으로 확산되는 것을 방지하는 버퍼층이며, N-형 GaAs층(3)은 활성층으로 이용된다. 또한 상기 N-형 GaAs층(3) 표면의 소정부분에 N+형 GaAs층(4)이 형성되어 있으며, 이 N+형 GaAs층(4)의 표면상에 소오스 및 드레인전극(5), (6)이 형성되어 있다. 상기 N+형 GaAs층(4)은 캡층으로 이용되며 상기 소오스 및 드레인전극(5), (6)과 오믹접촉을 이루고 있다. 그리고 상기 N-형 GaAs층(3)의 노출된 표면상에 게이트전극(7)이 쇼트키접합을 이루고 있다.
상술한 구조의 MESFET의 제조방법을 간단히 설명한다.
반절연성 GaAs기판(1)상에 I형 GaAs층(2), N-형 GaAs(3) 및 N+형 GaAs층(4)을 MBE(Molecular Beam Epitaxy)법 또는 MOCVD(Metal Organic Chemical Vapor Depposition)법에 의해 순차적으로 형성한다. 그 다음 상기 N+형 GaAs층(4) 표면의 소정부분상에 이 N+형 GaAs층(4)과 오믹접촉을 이루는 소오스 및 드레인전극(5), (6)을 리프트 오프(lift-off) 방법에 의해 형성한다. 계속해서 통상의 리소그래피(lithogramphy) 방법에 의해 상기 소오스 및 드레인전극(5), (6)이 형성되어 있지 않는 N+형 GaAs층(4)을 제거하여 N-형 GaAs층(3)의 일부분을 노출시킨다. 그다음 상기 N-형 GaAs층(3)의 노출된 표면에 리프트 오프 방법에 의해 쇼트키접합을 이루는 게이트전극(7)을 형성한다.
제2도는 종래의 δ-FET의 구조를 나타내는 수직단면도이다.
상기 δ-FET의 구조를 간단히 설명한다.
반절연성 GaAs기판(11)의 표면에 I형 GaAs층(12), 델타도핑층(13) 및 I형 GaAs층(14)이 형성되어 있다. 상기 I형 GaAs층들(12), (14)은 버퍼 및 스페이서층으로 각각 이용되고, 상기 델타도핑층(13)은 불순물 원자가 한 원자두께로 형성되어 2차원 전자개스를 발생하는 정전우물(potential well)이 V-형태가 되게 한다. 상기 불순물 원자는 통상 Si으로 한다. 또한, 상기 I형 GaAs층(14)표면의 소정부분에 N+형 GaAs층(15)이 형성되어 있고, 상기 N+형 GaAs층(15)의 표면에 소오스 및 드레인전극(16), (17)이 형성되어 있다. 상기 N+GaAs층(15)은 상기 소오스 및 드레인전극(16), (17)을 쉽게 형성하기 위한 캡층으로 이용되며, 소오스 및 드레인전극(16), (17)과 오믹접촉을 이루고 있다. 또한, 상기 I형 GaAs층(14)의 표면에는 쇼트키 접촉되어 있는 게이트전극(18)이 형성되어 있다.
상술한 구조의 δ-FET의 제조방법을 간단히 설명한다.
반절연성 GaAs기판(11)상에 I형 GaAs층(12), 델타도핑층(13), I형 GaAs층(14) 및 N+GaAs(15)을 MBE 또는 MOCVD등의 방법에 의해 순차적으로 형성한다. 그 다음 상기 N+형 GaAs층(15) 표면의 소정 부분상에 통상의 리프트 오프(lift off) 방법에 의하여 소오스 및 드레인전극(16), (17)을 형성한다. 상기 소오스 및 드레인전극(16), (17)은 쇼트키금속으로 형성되어 상기 N+형 GaAs층(15)과 쇼트키접촉을 이룬다. 그 다음 리소그래피 방법에 의해 상기 소오스 및 드레인전극(16), (17)이 형성되어 있지 않은 N+GaAs층(15)을 제거하여 I형 GaAs층(14)을 노출시키고, 이 노출된 I형 GaAs층(14)의 상부에 리프트 오프 방법에 의해 게이트전극(18)을 형성한다. 상기 게이트전극(18)은 오믹금속으로 형성되어 상기 I형 GaAs층(14)과 오믹접촉을 이룬다.
직접위성방송(direct broadcasting by satellite) 시스템에서 MESFET는 송신수단으로 이용되고 있으며 δ-FET는 수신수단으로 이용될 수 있다. 즉, 직접위성방송은 고출력의 송신수단과 저잡음 증폭의 수신수단이 필요하므로 고출력 MESFET와 저잡음 δ-FET를 하이브리드(hybrid)화 하여 시스템의 송신 및 수신수단으로 이용할 수 있다.
그러나, 고출력 MESFET와 저잡음 δ-FET의 하이브리드 IC는 전력소모가 크고 고집적화가 어려우며, 제조원가가 상승하게 되는 문제점이 있다.
따라서 본 발명의 첫번째 목적은 제조원가가 절감되며 저소비전력 및 고집적화를 이룰 수 있는 화합물 반도체소자를 제공함에 있다.
또한 본 발명의 두번째 목적은 상기 화합물 반도체소자의 제조방법을 제공함에 있다.
상기와 같은 첫번째 목적을 달성하기 위하여 본 발명은 MESFET와 δ-FET를 포함하는 화합물 반도체소자에 있어서, 반절연성 화합물 반도체기판상에 형성되어 상기 MESFET와 δ-FET의 버퍼층이 되는 제1반도체층과, 상기 제1반도체층의 일측 표면상에 형성되어 상기 δ-FET의 2차원 전자를 발생하는 정전우물이 되는 제2반도체층과, 상기 제2반도체층의 표면상에 형성되어 스페이서층으로 이용되는 제3반도체층과, 상기 제3반도체층의 소정부분상에 캡층이 되는 제5반도체층을 개재시켜 형성된 소오스 및 드레인전극과, 상기 제5반도체층이 형성되어 있지 않은 제3반도체층에 형성된 게이트전극으로 이루어진 δFET와; 상기 제1반도체층의 타측 표면상에 형성되어 MESFET의 활성층이 되는 제4반도체층과, 상기 제4반도체층의 소정부분상에 상기 캡층이 되는 제5반도체층을 개재시켜 형성된 소오스 및 드레인전극과, 상기 제5반도체층이 형성되어 있지 않은 제3반도체층에 형성된 게이트전극으로 이루어진 MESFET와; 상기 δ-FET와 MESFET를 분리하는 소자분리 영역으로 이루어짐을 특징으로 한다.
또한, 상기와 같은 두번째 목적을 달성하기 위하여 본 발명은 MESFET와 δ-FET를 포함하는 화합물 반도체 소자의 제조방법에 있어서, 반절연성기판의 전면에 제1반도체층을 형성하는 공정과, 상기 제1반도체층의 일측 표면상에 제2 및 제3반도체층을 형성하는 공정과, 상기 제1반도체층의 타측표면상에 상기 제3반도체층과 일부분이 겹치도록 제4반도체층을 형성하는 공정과, 상기 제3 및 제4반도체 표면에 제5 다결정층을 형성하는 공정과, 상기 MESFET와 δ-FET를 분리하기 위한 소자분리 영역을 형성하는 공정과, 상기 제5반도체층의 소정부분상에 상기 소자들의 소오스 및 드레인전극들을 형성하는 공정과, 상기 소오스 및 드레인전극들 사이의 제5반도체층의 소정부분을 제거하여 노출된 제4 및 제3반도체층상에 상기 소자들의 게이트전극들을 형성하는 공정으로 이루어짐을 특징으로 한다. 이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제3도는 본 발명에 따른 화합물 반도체소자의 수직단면도이다.
즉, 상기 도면은 MESFET와 δ-FET를 접합한 MMIC의 수직단면도이다. 상기 MMIC의 구조를 설명한다.
상기 MMIC는 MESFET가 형성되어 있는 영역(M)과 δ-FET가 형성되어 있는 영역(N)으로 나누어져 있다. 반절연성 GaAs기판(21)상에 제1I형 GaAs층(제1반도체층 ; 23)이 결정 성장되어 형성되어 있다.
제1I형 GaAs층(23)은 MESFET와 HEMT의 버퍼층이 된다. 또한, 상기 제1I형 GaAs(23)의 표면상의 영역(M)에는 N-형 GaAs층(29)이 형성되어 있으며, 영역(N)에는 델타도핑층(25) 및 제2I형 GaAs층(27)이 형성되어 있다. 상기 N-형 GaAs(29)은 MESFET의 활성층이 되고, 델타도핑층(25)은 불순물원자의 한 원자두께로 형성되어 2차원 전자를 발생하는 정전우물이 된다. 상기 델타도핑층(25)이 2차원 전자개스를 발생하기 위해서는 Si로 형성된다. 또한, 상기 N-형 GaAs층(29)과 제2I형 GaAs층(27) 표면상의 소정부분에 MAESFET와 δ-FET의 캡층으로 이용되는 N+형 GaAs층(31)들이 형성된다. 그리고 상기 N+형 GaAs층(31)들 상에 소오스 및 드레인전극(35), (37), (39), (41)이 오믹접촉되어 형성된다. 또한, 상기 제 2I형 GaAs층(27)과 N-형 GaAs층(27)과 N-형 GaAs층(29)의 노출된 표면상에 각각의 게이트전극들(43), (45)이 쇼트키접촉되어 형성된다. 그리고, 상기 MESFET와 δ-FET는 홈(33)에 의해 전기적으로 분리되는데, 상기 홈(33)은 상기 제1I형 GaAs층(23)의 소정깊이까지 형성된다. 또한, 상기 홈(33)대신 이 홈(33)에 대응하는 부분에 산소이온이나 양자들을 이온 주입하여 상기 소자들을 분리할 수 있다.
제4a도∼제4e도는 모노리틱화한 화합물 반도체의 제조공정도이다.
제4a도를 참조하면, 반절연성 GaAs기판(21)상에 1.2㎛정도의 제1I형 GaAs층(제1반도체층 ; 23), 5Å정도의 델타도핑층(제2반도체층 ; 25) 및 0.25㎛정도의 제2I형 GaAs층(제3반도체층 ; 27)을 MBE 방법 또는 MOCVD방법에 의해 순차적으로 형성한다. 상기에서 제1I형 GaAs층(23)은 MESFET와 δ-FET의 버퍼층으로 이용되는 것으로 상기 반절연성 GaAs기판(21)의 격자결함이 이 후에 형성될 여러층들로 확산되는 것을 방지한다. 또한 델타도핑층(25)은 Si등을 한 원자정도의 두께로 결정 성장되어 형성된다.
제4b도를 참조하면, 통상의 리소그래피(lithography)방법에 의해 MESFET가 형성될 영역(M)의 제2I형 GaAs층(27)과 델타도핑층(25)을 제거한다. 이때, 상기 영역(M)의 제1I형 GaAs층(23)도 소정두께가 제거된다.
제4c도를 참조하면, 상기 노출된 제1 및 제2I형 GaAs층들(23), (27)의 전 표면에 두께가 2000Å정도이고, Si등을 도핑하여 불순물 농도가 2×1017㎤인 N-형 GaAs층(제4반도체층; 29)을 MBE 또는 MOCVD 방법에 의해 형성한다. 그 다음 상기 제2I형 GaAs층(27)의 상부에 형성된 N-형 GaAs층(29)을 리소그래피 방법에 의해 제거한다. 이때 제거되지 않은 상기 N-형 GaAs층(29)은 상기 제2I형 GaAs층(29)은 상기 제2I형 GaAs층(27)과 일부분이 겹치도록 한다. 그다음 상기 제2I형 GaAs층(27)과 N-형 GaAs층(29)의 전표면에 두께가 500Å 정도이고 Si등을 도핑하여 불순물농도가 3×1018㎤인 N+형 GaAs층(제5반도체층; 31)을 MBE 또는 MOCVD 방법에 의해 형성한다.
제4d도를 참조하면, 전술한 구조에서 MESFET와 δ-FET를 상호 분리시키기 위하여 영역(M)과 영역(N)사이에 홈(33)을 형성한다. 상기 홈(33)은 습식 또는 건식식각 방법에 의해 상기 제1I형 GaAs층(23)의 소정깊이까지 형성된다. 또한, 상기 소자들을 분리하기 위해 상기 홈(33)을 형성하는 대신 이홈(33)에 대응하는 부분에 산소이온들이나 양자들을 이온 주입하여 분리할 수 있다.
제4e도를 참조하면, 상기 N+형 GaAs층(31)의 표면에 통상의 리프트 오프법에 의해 δ-FET의 소오스 및 드레인전극(35), (37)과 MESFET의 소오스 및 드레인전극(39), (41)을 형성한다. 상기 전극들(35), (37), (39), (41)은 오믹금속, 예컨대 AuGe/Ni/Au로 형성된다. 그다음 상기전극들(35), (37), (39), (41)이 형성되어 있지 않은 N+형 GaAs층(31)을 제거하여 상기 영역(M)에서는 N-형 GaAs층(29)을, 영역(N)에서는 제2I형 GaAs층(27)을 노출시킨다. 이때, 제거되지 않고 남아있는 N+형 GaAs층(29)은 상기 MESFET와 δ-FET의 캡층이 된다. 그다음 상기 노출된 제2I형 GaAs층(27)과 N-형 GaAs층(29)이 표면에 리프트 오프 방법에 의해 각 소자들의 게이트전극들(43), (45)을 형성한다. 상기 게이트전극들(43), (45)은 쇼트키금속, 예컨대 Ti/Pt/Au로 형성된다.
상기 실시예는 본 발명의 일 실시예로 본 발명이 상기 실시예의 한정되지 않음을 유의하여야 한다. 즉, GaAS를 다른 Ⅲ-Ⅳ족화합물로 대치가 가능하다.
상기와 같은 MESFET와 δ-FET의 MMIC가 직접 위성방송 시스템에 사용하면 MESFET는 고출력 송신에, δ-FET는 저잡음 수신에 이용될 수 있다.
따라서 상술한 바와같이 본 발명은 MESFET와 δ-FET를 MMIC로 형성함으로써 저소비전력, 원가절감 및 고집적화에 유리한 잇점이 있다.

Claims (10)

  1. MESFET와 δ-FET를 포함하는 화합물 반도체 소자에 있어서, 반절연성 화합물 반도체기판상에 형성되어 상기 MESFET와 δ-FET의 버퍼층이 되는 제1반도체층과, 상기 제1반도체층의 일측 표면상에 형성되어 상기 δ-FET의 2차원 전자를 발생하는 정전우물이 되는 제2반도체층과, 상기 제2반도체층의 표면상에 형성되어 스페이서층으로 이용되는 제3반도체층과, 상기 제3반도체층의 소정부분상에 캡층이 되는 제5반도체층을 개재시켜 형성된 소오스 및 드레인전극과, 상기 제5반도체층이 형성되어 있지 않은 제3반도체층에 형성된 게이트전극으로 이루어진 δ-FET와; 상기 제1반도체층의 타측 표면상에 형성되어 MESFET의 활성층이 되는 제4반도체층과, 상기 제4반도체층의 소정부분상에 상기 캡층이 되는 제5반도체층을 개재시켜 형성된 소오스 및 드레인전극과, 상기 제5반도체층이 형성되어 있지 않은 제3반도체층에 형성된 게이트전극으로 이루어진 MESFET와; 상기 δ-FET와 MESFET를 분리하는 소자분리 영역으로 이루어짐을 특징으로 하는 화합물 반도체소자.
  2. 제1항에 있어서, 상기 제1, 제3, 제4 및 제5반도체층은 GaAs층이고 제2반도체층은 Si층임을 특징으로 하는 화합물 반도체 소자.
  3. 제2항에 있어서, 상기 제1 및 제3반도체층은 I형층이고, 제4 및 제5반도체층은 N형층임을 특징으로 하는 화합물 반도체 소자.
  4. 제3항에 있어서, 상기 제4 및 제5반도체층은 Si로 도핑되어짐을 특징으로 하는 화합물 반도체 소자.
  5. 제4항에 있어서, 제4반도체층은 저농도층이고 제5반도체층은 고농도층임을 특징으로 하는 화합물 반도체 소자.
  6. 제2항에 있어서, 상기 제2반도체층은 단원자층임을 특징으로 하는 화합물 반도체 소자.
  7. 제1항에 있어서, 상기 소자분리 영역이 홈의 모양임을 특징으로 하는 화합물 반도체 소자.
  8. 제6항에 있어서, 상기 홈은 상기 제1반도체층의 소정깊이까지 식각되어 형성되어짐을 특징으로 하는 화합물 반도체소자.
  9. 제1항에 있어서, 상기 소자분리 영역이 이온 주입하여 형성되어짐을 특징으로 하는 화합물 반도체 소자.
  10. MESFET와 δ-FET를 포함하는 화합물 반도체 소자의 제조방법에 있어서, 반절연성기판의 전면에 제1반도체층을 형성하는 공정과, 상기 제1반도체층의 일측 표면상에 제2 및 제3반도체층을 형성하는 공정과, 상기 제1반도체층의 타측 표면상에 상기 제3반도체층과 일부분이 겹치도록 제4반도체층을 형성하는 공정과, 상기 제3 및 제4반도체층의 표면에 제5반도체층을 형성하는 공정과, 상기 MESFET와 δ-FET를 분리하기 위한 소자분리 영역을 형성하는 공정과, 상기 제5반도체층의 소정부분상에 상기 소자들의 소오스 및 드레인전극들을 형성하는 공정과, 상기 소오스 및 드레인전극들 사이의 제5반도체층의 소정부분을 제거하여 노출된 제4 및 제3반도체층상에 상기 소자들의 게이트전극들을 형성하는 공정으로 이루어짐을 특징으로 하는 화합물 반도체소자의 제조방법.
KR1019900004743A 1990-04-06 1990-04-06 화합물 반도체소자 및 그 제조방법 KR920006854B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900004743A KR920006854B1 (ko) 1990-04-06 1990-04-06 화합물 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900004743A KR920006854B1 (ko) 1990-04-06 1990-04-06 화합물 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR910019249A KR910019249A (ko) 1991-11-30
KR920006854B1 true KR920006854B1 (ko) 1992-08-20

Family

ID=19297746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004743A KR920006854B1 (ko) 1990-04-06 1990-04-06 화합물 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR920006854B1 (ko)

Also Published As

Publication number Publication date
KR910019249A (ko) 1991-11-30

Similar Documents

Publication Publication Date Title
US5250826A (en) Planar HBT-FET Device
US20050212049A1 (en) Semiconductor device and process for producing the same
EP0257875A2 (en) Vertical enhancement-mode group III-V compound misfets
EP0194197B1 (en) Heterojunction bipolar transistor and process for fabricating same
EP0180457A2 (en) Semiconductor integrated circuit device and method for producing same
US4791072A (en) Method for making a complementary device containing MODFET
EP0228624B1 (en) field effect transistor
US4866491A (en) Heterojunction field effect transistor having gate threshold voltage capability
EP0165433A2 (en) High-speed field-effect transistor
JP2758803B2 (ja) 電界効果トランジスタ
EP0317345B1 (en) Field-effect transistor
KR920006854B1 (ko) 화합물 반도체소자 및 그 제조방법
US5670804A (en) PN-junction gate FET
US4888626A (en) Self-aligned gaas fet with low 1/f noise
US5159414A (en) Junction field effect transistor of a compound semiconductor
JP4631104B2 (ja) 半導体装置の製造方法
EP0338251A1 (en) Method of manufacturing metal-semiconductor field effect transistors
EP0283878B1 (en) Field effect transistor
KR920006876B1 (ko) 화합물반도체소자의 제조방법
JP2721513B2 (ja) 化合物半導体装置の製造方法
US4374392A (en) Monolithic integrated circuit interconnection and fabrication method
KR910006698B1 (ko) 반도체 장치
EP0361759A2 (en) Heterostructure bipolar transistor
KR930007759B1 (ko) 화합물 반도체소자 및 그 제조방법
JP2000208753A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020708

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee