KR100426285B1 - 단일 집적화된 증가 및 공핍 모드 (ｐ-)ＨＥＭＴ 소자의구조 및 그 제조 방법 - Google Patents

단일 집적화된 증가 및 공핍 모드 (ｐ-)ＨＥＭＴ 소자의구조 및 그 제조 방법 Download PDF

Info

Publication number
KR100426285B1
KR100426285B1 KR10-2002-0019905A KR20020019905A KR100426285B1 KR 100426285 B1 KR100426285 B1 KR 100426285B1 KR 20020019905 A KR20020019905 A KR 20020019905A KR 100426285 B1 KR100426285 B1 KR 100426285B1
Authority
KR
South Korea
Prior art keywords
hemt
mode
barrier layer
depletion mode
source
Prior art date
Application number
KR10-2002-0019905A
Other languages
English (en)
Other versions
KR20030081596A (ko
Inventor
송종인
강인호
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR10-2002-0019905A priority Critical patent/KR100426285B1/ko
Publication of KR20030081596A publication Critical patent/KR20030081596A/ko
Application granted granted Critical
Publication of KR100426285B1 publication Critical patent/KR100426285B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

단일 집적화된 증가 및 공핍 모드 (p-)HEMT 소자의 구조 및 그 제조 방법에 대해 개시한다. 본 발명에 실시예에 따른 단일 집적화된 증가 및 공핍 모드 (p-)HEMT 소자의 구조는 반절연 화합물 반도체기판 상부에 불순물이 도핑되지 않은 채널층과, 채널층 상부에 불순물이 도핑된 장벽층과, 장벽층 상부에 서로 이격되게 형성된 증가 모드 및 공핍 모드 (p-)HEMT의 소오스/드레인 오믹층과, 소오스/드레인 오믹층과 접촉되게 형성된 소오스/드레인 전극과, 소오스/드레인 오믹층 사이에서 장벽층이 노출된 공간에 형성된 증가 모드 및 공핍 모드 (p-)HEMT의 게이트 전극과, 증가 모드 (p-)HEMT의 게이트 전극 하부에 대응하는 장벽층내에 수소 이온이 주입된 불순물 농도 감소영역으로 이루어진다. 본 발명은 증가 모드 (p-)HEMT의 게이트 전극 하부의 장벽층(불순물 농도 감소영역)에 수소 이온을 주입하고 열처리를 실시하여 장벽층내 불순물 농도를 조절할 수 있기 때문에 기존 증가 모드 (p-)HEMT의 장벽층의 두께를 식각해서 문턱전압을 조절하는 방식보다 용이하게 문턱 전압을 조절할 수 있어 소자 특성이 균일한 증가 모드 (p-)HEMT를 제작하고 결과적으로 수율이 높은 공핍 및 증가 모드의 (p-)HEMT로 이루어진 단일 집적회로를 제작할 수 있다.

Description

단일 집적화된 증가 및 공핍 모드 (ｐ-)ＨＥＭＴ 소자의 구조 및 그 제조 방법{STRUCTURE AND MANUFACTURING METHOD FOR MONOLITHICALLY INTEGRATED ENHANCEMENT/DEPLETION MODE (p-)HEMT DEVICES}
본 발명은 (p-)HEMT (고 전자 이동도 트랜지스터인 High Electron Mobility Transistor: HEMT 또는 스트레인된 고 전자 이동도 트랜지스터인 pseudomorphic-HEMT: p-HEMT를 의미함)의 제조 방법에 관한 것으로서, 특히 증가 모드(Enhancement Mode) (p-)HEMT 및 공핍 모드(Depletion Mode) (p-)HEMT가 단일 집적화된 소자의 구조 및 그 제조 방법에 관한 것이다.
일반적으로 화합물 반도체 소자인 (p-)HEMT는 실리콘을 이용한 전자소자에 비하여 전자의 속도 특성이 우수하여 마이크로웨이브 또는 밀리미터웨이브(10GHz∼100GHz) 대역의 소자 응용에 널리 응용되고 있다. 특히 낮은 초고주파 잡음 특성 등의 장점을 보유하고 있어 고성능의 밀리미터웨이브 대역의 무선통신용 회로 및 부품 또는 수십 Gbps급 이상의 광통신용 회로 및 부품의 개발에 응용되고 있는 매우 중요한 소자 기술이다.
(p-)HEMT는 문턱전압(Threshold Voltage: VT)이 음수값인 공핍 모드의 트랜지스터와 양수값인 증가 모드의 트랜지스터로 구분된다. MMIC(Monolithic Microwave Integrated Circuit)의 제작에는 일반적으로 공핍 모드의 (p-)HEMT가 사용된다.
도 1a 및 도 1b는 종래 기술에서 공핍 모드의 (p-)HEMT들이 집적화된 회로와 그 수직 단면도의 예를 나타낸 것이다. 도 1a에 도시된 바와 같이, 공핍 모드 (p-)HEMT(10, 12)만을 이용한 집적회로는 + 및 - 값(+VDD및 -VG)을 갖는 두 개의 전압원(power supply)이 요구된다. 이 때문에 공핍 모드의 (p-)HEMT만으로 구성된 집적회로를 이용하여 무선 통신용 모듈을 제작할 때에는 두 개의 전압원이 필요하므로 전체 모듈의 크기가 커지는 단점이 있었다.
이에 따라 이동통신용 단말기등의 응용과 같이 가볍고 초소형인 부품이 필요한 경우 단일 전압원에 의해 동작될 수 있는 집적회로를 제작할 수 있는 소자기술이 요구된다. 이러한 단일 전압원에 의해 동작될 수 있는 회로를 구현하기 위해서는 도 2a에 도시된 바와 같이, 공핍 모드와 증가 모드의 트랜지스터를 조합하여 사용할 경우 가능하다.
도 2a 및 도 2b는 종래 기술에서 증가 모드의 (p-)HEMT와 공핍 모드의 (p-)HEMT가 집적화된 회로와 그 수직 단면도의 예를 나타낸 것이다. 도 2a와 같이, 공핍 모드의 (p-)HEMT(10)와 증가 모드의 (p-)HEMT(20)를 직접화할 경우 하나의 전원(VDD)만 필요하게 되므로 전체 회로의 크기가 줄어든다.
그런데, 종래 기술에서 공핍 모드와 증가 모드를 단일 집적화한 회로를 구현하기 위해서는 도 2b와 같이 하나의 기판위에 공핍 모드의 (p-)HEMT(10)와 증가 모드의 (p-)HEMT(20)를 함께 제작해야한다.
(p-)HEMT의 문턱전압은 대개 장벽층(Barrier layer)의 불순물 도핑 농도와 그 두께에 따라 아래 수학식1과 같이 결정된다.
여기에서Φ B 는 쇼트키(Schottky) 전위 장벽,ΔE C 는 장벽층과 채널층사이의 전도성 밴드 불연속점(Conduction band discontinuity)이며,N D 는 활성화된 도너(Donor) 농도이며,d는 장벽층의 두께이다.
도 1b와 같이, 공핍 모드의 (p-)HEMT들(10, 12)로 집적회로를 구현할 경우에는 공핍 모드의 문턱 전압이 음수이므로 장벽층(106)의 두께를 조정할 필요성이 없다. 하지만, 도 2b와 같이 공핍 모드 및 증가 모드의 (p-)HEMT로 단일화된 집적회로를 구현할 경우에는 증가 모드의 장벽층 두께(d)를 조절해야만 한다. 이와 같이 (p-)HEMT의 동작 모드를 결정하는 장벽층의 두께 조정은 주로 게이트 전극의 형성전 식각 공정을 통해 이루어진다.
도 2b를 참조하면, 공핍 모드의 (p-)HEMT(10)에 대하여 포토레지스트(미도시함)를 이용한 게이트 마스크 패턴(미도시함)을 형성하고 선택적 식각 방법으로 소오스/드레인 오믹층(108)을 식각하여 장벽층(106) 표면을 노출시킨 후에, 게이트 마스크 패턴을 제거한다. 이때 장벽층(106)의 두께는 공핍 모드의 (p-)HEMT로 동작하기 위한 음수 값의 문턱 전압을 얻을 수 있는 두께이다. 그 다음 증가 모드의 (p-)HEMT에 대하여 포토레지스트를 이용한 게이트 마스크 패턴(미도시함)을 형성하고 선택적 식각 방법으로 소오스/드레인 오믹층(108)을 식각하여 장벽층(106) 표면을 노출시킨 후에 장벽층(106)을 소정 깊이(114)로 추가 식각하여 장벽층(106)의 두께를 감소시킨다. 이로 인해 소정 깊이(114)로 추가 식각된 장벽층(106)의 두께는 증가 모드의 (p-)HEMT로 동작하기 위한 양수 값의 문턱 전압을 얻을 수 있는 두께이다.
도 3은 통상적인 증가 모드 및 공핍 모드의 (p-)HEMT가 집적화된 회로에서 게이트 전극 아래 장벽층 두께와 문턱 전압과의 관계를 나타낸 그래프이다.
도 3의 그래프를 참조하면, 일반적인 증가 모드 및 공핍 모드의 (p-)HEMT에 있어서, 게이트 전극 아래에 있는 장벽층의 두께에 따른 문턱 전압값의 변화를 보여준다. 이에 따르면 장벽층의 두께에 따라 문턱 전압의 크기가 조절되므로 식각 공정을 이용한 장벽층의 두께 조절을 통하여 공핍 모드와 증가 모드의 (p-)HEMT를 단일 칩으로 집적화할 수 있음을 알 수 있다.
그런데, 집적회로에서는 소자 특성의 균일도와 집적회로의 수율 향상을 위해서 각 모드 (p-)HEMT의 장벽층 두께가 균일해야만 된다. 종래 공핍 모드 (p-)HEMT의 경우 소오스/드레인 오믹층과 장벽층이 서로 다른 물질인 관계로 선택적 식각 방법을 이용할 경우 장벽층의 두께가 에피 구조 성장시 결정된 두께로 형성되기 때문에 높은 문턱전압의 균일도를 얻을 수 있다. 하지만, 증가 모드 (p-)HEMT의 경우 동일한 물질로 이루어진 장벽층을 소정의 두께까지 식각하여야 하므로 선택적 식각방법을 사용할 수 없으며 식각되는 장벽층 두께의 균일도 및 재현성이 높지 않게 되는 문제점이 있다. 이에 따라 식각 공정에서 야기되는 장벽층 두께의 불균일성은 문턱전압의 불균일성으로 나타나게 되고, 증가 모드 (p-)HEMT 소자의 문턱전압의 불균일성은 이러한 소자를 활용하여 제작되는 MMIC의 수율을 저하시키는 원인으로 작용한다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 증가 모드 (p-)HEMT의 문턱전압을 식각에 의한 장벽층의 두께로 조절하기보다는 장벽층의 불순물 농도 조절을 이용하여 문턱 전압을 조절함으로써 소자 특성이 균일한 증가 모드 (p-)HEMT를 제작하여 수율이 높은 공핍 및 증가 모드의 (p-)HEMT로 이루어진 단일 집적회로를 제작할 수 있는 단일 집적화된 증가 및 공핍 모드 (p-)HEMT 소자 및 그 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반절연 화합물 반도체기판 상부에 형성되며 불순물이 도핑되지 않은 채널층과, 채널층 상부에 형성되며 불순물이 도핑된 장벽층과, 장벽층 상부에 서로 이격되게 형성된 증가 모드 및 공핍 모드 (p-)HEMT의 소오스/드레인 오믹층과, 소오스/드레인 오믹층과 접촉되게 형성된 증가 모드 및 공핍 모드 (p-)HEMT의 소오스/드레인 전극과, 소오스/드레인 오믹층 사이에서 장벽층이 노출된 공간에 형성된 증가 모드 및 공핍 모드 (p-)HEMT의게이트 전극으로 이루어진 단일 집적화된 증가 모드 및 공핍 모드의 (p-)HEMT에 있어서, 증가 모드 (p-)HEMT 소자의 게이트 전극 하부에 대응하는 장벽층내에 수소 이온이 주입되어 불순물 농도가 조절된 불순물 농도 감소영역을 구비하는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위하여 본 발명은 반절연 화합물 반도체기판 상부에 불순물이 도핑되지 않은 채널층과 불순물이 도핑된 장벽층을 순차적으로 형성하는 단계와, 장벽층 상부에 서로 이격되게 증가 모드 및 공핍 모드 (p-)HEMT의 소오스/드레인 오믹층을 형성하는 단계와, 소오스/드레인 오믹층과 접촉되게 증가 모드 및 공핍 모드 (p-)HEMT의 소오스/드레인 전극을 형성하는 단계와, 소오스/드레인 오믹층 사이에 증가 모드 및 공핍 모드 (p-)HEMT의 장벽층을 노출시키는 단계와, 증가 모드 (p-)HEMT의 장벽전압을 조절하기 위한 공정을 수행하는 단계와, 증가 모드 및 공핍 모드 (p-)HEMT의 장벽층이 노출된 공간에 증가 모드 및 공핍 모드 (p-)HEMT용 게이트 전극을 형성하는 단계를 구비하는 증가 모드 및 공핍 모드의 (p-)HEMT들이 단일 집적화된 소자를 제조하는 방법에 있어서, 증가 모드 (p-)HEMT의 장벽전압을 조절하기 위해 증가 모드 (p-)HEMT 소자의 게이트 전극 하부에 대응하는 장벽층내에 수소 이온 주입 공정을 통하여 불순물 농도를 조절하는 단계를 더 포함하는 것을 특징으로 한다.
도 1a 및 도 1b는 종래 기술에서 공핍 모드의 (p-)HEMT들이 집적화된 회로와 그 수직 단면도의 예,
도 2a 및 도 2b는 종래 기술에서 증가 모드의 (p-)HEMT와 공핍 모드의 (p-)HEMT가 집적화된 회로와 그 수직 단면도의 예,
도 3은 통상적인 증가 모드 및 공핍 모드의 (p-)HEMT가 집적화된 회로에서 게이트 전극 아래 장벽층 두께와 문턱 전압과의 관계를 나타낸 그래프,
도 4는 본 발명에 따라 공핍 모드의 (p-)HEMT와 수소 이온이 주입된 장벽층을 갖는 증가 모드 (p-)HEMT가 단일 집적화된 소자의 수직 단면도,
도 5는 본 발명에 따라 증가 및 공핍 모드의 (p-)HEMT가 단일 집적화되며, 증가 모드에 수소 이온이 주입된 장벽층을 갖는 (p-)HEMT에서 게이트 전극 아래 장벽층 불순물 농도와 문턱 전압과의 관계를 나타낸 그래프,
도 6은 본 발명의 일 실시예에 따른 증가 모드 (p-)HEMT 소자의 제조시 RIE를 이용한 수소 이온 공정 및 열처리 공정 조건에 따른 (p-)HEMT의 문턱전압의 변화를 나타내는 그래프,
도 7a 내지 도 7e는 본 발명에 따른 증가 및 공핍 모드가 집적화된 (p-)HEMT에서 증가 모드의 (p-)HEMT 제조 공정의 일 예를 나타낸 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
10, 12 : 공핍 모드 (p-)HEMT 20 : 증가 모드 (p-)HEMT
100 : 반절연 화합물 반도체기판 102 : 버퍼층
104 : 채널층 106 : 장벽층
108 : 소오스/드레인 오믹층 110 : 소오스/드레인 전극
111 : 마스크 패턴 112 : 공핍 모드의 게이트 전극
112a : 증가 모드의 게이트 전극 116 : 불순물 농도 감소영역
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 4는 본 발명에 따라 공핍 모드의 (p-)HEMT와 수소 이온이 주입된 장벽층을 갖는 증가 모드 (p-)HEMT가 단일 집적화된 소자의 수직 단면도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 집적회로는 반절연(semi-insulating) 화합물 반도체기판(100) 상부에 형성된 버퍼층(102)과, 버퍼층(102) 상부에 형성되며 불순물이 도핑되지 않은 채널층(104)과, 채널층(104) 상부에 형성되며 불순물이 도핑된 장벽층(106)을 갖는다.
그리고 본 발명의 집적회로는 장벽층(106) 상부에 서로 이격되게 형성된 공핍 모드 및 증가 모드 (p-)HEMT(10, 20)의 소오스/드레인 오믹층(108)과, 소오스/드레인 오믹층(108)과 접촉되게 형성된 공핍 모드 및 증가 모드 (p-)HEMT의 소오스/드레인 전극(110)과, 소오스/드레인 오믹층(108) 사이에서 장벽층(106)이 노출된 공간에 형성된 스택형 공핍 모드의 게이트 전극(112) 및 'T'자형 증가 모드의 게이트 전극(112a)을 갖는다.
특히 본 발명에 따른 증가 모드 및 공핍 모드의 (p-)HEMT를 갖는 단일 집적회로는 증가 모드의 (p-)HEMT(20)의 장벽층(106)이 공핍 모드의 (p-)HEMT와 같은 장벽층(106) 두께를 갖는다. 이때, 공핍 모드의 (p-)HEMT 장벽층(106)의 불순물 도핑 농도(Donor 농도: ND)는 장벽층(106)의 결정 성장시 결정된다. 그러므로 공핍모드의 (p-)HEMT는 음수 값의 문턱 전압(VT)으로 설정된다.
한편, 본 발명은 증가 모드의 (p-)HEMT에서 게이트 전극 아래에 수소 이온 주입 공정으로 불순물 농도 감소영역(116)을 형성하며 이 영역 내의 장벽층(106)의 불순물 도핑 농도(ND)를 수소 이온에 의해 패시베이션(passivation)시켜 중성화함으로써 ND'로 감소시킨다. 이로 인해, 증가 모드의 (p-)HEMT는 양수 값의 문턱 전압(VT)으로 설정된다.
도 5는 본 발명에 따라 증가 및 공핍 모드의 (p-)HEMT가 단일 집적화되며, 증가 모드에 수소 이온이 주입된 장벽층을 갖는 (p-)HEMT에서 게이트 전극 아래 장벽층 불순물 농도(ND')와 문턱 전압(VT)과의 관계를 나타낸 그래프이다.
도 5의 그래프에서 알 수 있듯이, 본 발명에 따라 장벽층에 주입된 수소 이온 양을 조절해서 장벽층의 불순물 농도(ND')를 조정할 수 있으며, 이에 따라 문턱 전압(VT)이 0보다 큰 증가 모드의 (p-)HEMT 소자의 제작이 가능하다.
도 6은 본 발명의 일 실시예에 따른 증가 모드 (p-)HEMT 소자의 제조시 RIE를 이용한 수소 이온 공정 및 열처리 공정 조건에 따른 (p-)HEMT의 문턱전압의 변화를 나타내는 그래프이다. 여기서 수소 이온 공정의 조건 예는 온도 = 상온, 수소 유량 = 50 sccm, RIE 챔버 압력 = 50 mT, 시간 = 0분, 2 분 및 4분, RF 전력 = 0 W, 30W 및 100W이다. 열처리 조건의 예는 온도 = 470 ℃, 시간 = 20 초이다.
도 6의 그래프를 참조하면, RIE의 RF 전력이 증가함에 따라 수소의 주입량이많아지고 장벽층의 불순물 농도가 더욱 감소하여 (p-)HEMT의 문턱전압이 양(+)방향으로 이동되어 증가 모드 (p-)HEMT의 제작이 가능하다.
도 7a 내지 도 7e는 본 발명에 따른 증가 및 공핍 모드가 집적화된 (p-)HEMT에서 증가 모드의 (p-)HEMT 제조 공정의 일 예를 나타낸 공정 순서도이다. 이들을 참조하면 본 발명의 증가 모드의 (p-)HEMT 제조 방법은 다음과 같다. 상기 공정 순서도에서는 설명의 간략화를 위해서 증가 모드 (p-)HEMT만을 도시하기로 한다.
먼저 도 7a에 도시된 바와 같이, 반절연 화합물 반도체기판(100) 상부에 버퍼층(102)과, 불순물이 도핑되지 않은 채널층(104)을 형성한다. 여기서, 반절연 화합물 반도체기판(100)은 GaAs, InP, 사파이어 등이며 채널층은 GaAs계 HEMT일 경우 불순물 도핑이 되지 않은 GaAs, GaAs계 p-HEMT의 경우 불순물 도핑이 되지 않은 InxGa1-xAs(x>0), InP계 HEMT의 경우 In0.53Ga0.47As, InP계 p-HEMT의 경우 InxGa1-xAs(x>0.53), GaN계 HEMT의 경우 GaN, GaN계 p-HEMT의 경우 InxGa1-xN(x>0) 등으로 이루어질 수 있다.
그리고 채널층(106) 상부에 불순물이 도핑된 장벽층(106)을 형성한다. 여기서, 장벽층(106)은 일반적으로 채널층(104)보다 큰 밴드갭 에너지를 갖는 물질로 이루어져 있으며 GaAs계 (p-)HEMT의 경우 InGaP 또는 AlGaAs, InP계 (p-)HEMT의 경우 InAlAs, GaN계 (p-)HEMT의 경우 GaN 또는 AlGaN로 이루어진다. 또한 장벽층(106)은 일반적으로 n형으로 모듈레이션 도핑(modulation doping)되어 있으며, 도핑의 분포 형태(profile)에 따라 균일 도핑 구조, 델타 도핑 구조, 균일 및델타 도핑의 혼합 구조 등이 있을 수 있다.
또한 장벽층(106) 상부에 증가 모드 및 공핍 모드 트랜지스터의 소오스/드레인 오믹층(108)을 서로 이격되게 형성한다. 여기서, 소오스/드레인 오믹층(108)은 (p-)HEMT의 소오스와 드레인에 낮은 저항값을 갖는 금속 전극의 형성을 위해서 작은 밴드갭 에너지를 갖는 반도체로 이루어져 있으며, 그 예를 들면 GaAs계열 (p-)HEMT의 경우 GaAs, InP계열 (p-)HEMT의 경우 In0.53Ga0.47As, GaN계 (p-)HEMT의 경우 GaN 또는 InxGa1-xN(x>0)가 사용되며 일반적으로 고농도 n형으로 도핑된다.
그 다음 소오스/드레인 오믹층(108)과 접촉되게 증가 모드 및 공핍 모드 트랜지스터의 소오스/드레인 전극(110)을 형성한다.
계속해서 도 7b에 도시된 바와 같이, 소오스/드레인 전극(110)이 형성된 결과물에 사진 공정을 실시하여 증가 모드 (p-)HEMT의 게이트 전극 영역을 정의하고 이후 수소 이온 주입시 마스킹 역할을 하는 마스크 패턴(111)을 형성한다. 여기서, 마스크 패턴(111)은 포토레지스트(photoresist), 폴리이미드(polyimide), 실리콘산화막 (SiO2), 실리콘질화막(Si3N4) 등이 활용될 수 있다. 이러한 마스크 패턴(111)을 채택하지 않고 이후 소자 전면에 수소를 이온 주입할 경우 소오스 및 드레인 오믹층의 저항 특성이 열화될 수 있으며 게이트와 소오스 및 드레인 사이의 채널층이 공핍되어 소오스 및 드레인의 시리즈 저항(Series resistance)이 증가되어 소자의 특성이 열화된다. 따라서 증가 모드 (p-)HEMT의 게이트 영역을 제외한 나머지 부분에 수소 이온 주입이 일어나지 않도록 마스크 패턴(111)을 씌워야 한다. 이러한 마스크 패턴(111)에 의해 노출된 증가 모드 (p-)HEMT의 장벽층(106)에 수소 이온(H+)을 주입한다.
상기 수소 이온(H+) 주입 공정은 이온 주입기(Ion Implanter)를 이용하거나, 수소를 가스 소스로 한 반응성 이온 식각 장비(RIE : Reactive Ion Etch)를 이용하여 진행할 수 있다. 이온 주입기를 이용하는 경우에는 수소의 주입 에너지 (energy) 및 양(dosage)은 장벽층(106)내 불순물 농도가 감소되는 정도에 영향을 주게 된다. 반응성 이온 식각 장비를 이용하는 경우에는 수소 가스량(flow rate), 챔버(chamber)의 압력, RF 전력 등의 공정 조건이 장벽층(106)내 불순물 농도가 감소되는 정도에 영향을 주게 된다.
이온 주입후에 열처리 공정을 추가로 실시한다. 이로 인해 도 7c에 도시된 바와 같이, 증가 모드 (p-)HEMT의 장벽층(106)에 수소 이온이 주입된 불순물 농도 감소영역(116)이 형성된다. 이온 주입후에 열처리 공정에 의해 활성화된 수소 이온은 장벽층(106) 내에 있는 많은 n형 불순물과 결합하여 패시베이션된 상태로 존재하게 된다. 일반적으로 n형 불순물은 전자를 방출한 후 양전하를 띠지만 수소에 의해 패시베이션될 경우 중성 상태를 유지하여 이온화된 n형 불순물(ND+)로서 작용을 하지 못하게 된다. 결과적으로, 장벽층(106) 내에 있는 n형 불순물 일부가 수소 패시베이션에 의해 중성화될 때 유효 n형 불순물 농도가 감소되는 효과를 나타낸다. 그러므로, 본 발명은 이러한 원리를 이용하여 수소 이온에 의해 장벽층의 불순물 농도가 감소된 영역(116)을 추가 형성함으로써 종래와 같이 별도의 장벽층식각 공정을 거치지 않고서도 증가 모드 (p-)HEMT의 문턱 전압을 조정할 수 있다.
또한, 수소에 의하여 패시베이션된 불순물 농도 감소영역(116)의 불순물 양은 장벽층(106)을 이루는 물질의 종류에 따라 다르지만 열처리에 의하여 조절될 수 있다. 즉 수소 주입 공정 이후에 열처리할 경우 불순물을 패시베이션하고 있는 수소의 일부가 제거되어 정상적인 불순물로 환원된다. 정상적으로 환원되는 불순물의 양은 열처리 온도 및 시간이 증가할수록 (단, 소자의 오믹 특성 또는 장벽층의 표면 상태 등을 열화시킬 수 있는 온도보다는 낮은 온도 영역 내에서) 증가된다. 그러므로, 본 발명은 수소 이온 주입후 열처리 공정을 통해서 증가 모드의 (p-)HEMT 장벽층의 불순물 농도를 조절할 수가 있어 종래 장벽층의 식각 공정보다 훨씬 더 불순물의 농도 조절에 대한 재현성과 균일성을 보장할 수 있다.
그리고 나서 도 7d 및 도 7e에 도시된 바와 같이, 불순물 농도 감소영역(116)이 노출된 공간에 수소 주입 마스크 패턴을 활용하여 자기 정렬(self-aligned)된 증가 모드 (p-)HEMT의 게이트 전극(112a)을 형성하고 마스크 패턴(111)을 제거한다. 이와 동시에 도면에 미도시된 공핍 모드 (p-)HEMT에서도 노출된 장벽층(106)에 공핍 모드 (p-)HEMT의 게이트 전극을 형성한다.
이상 설명한 바와 같이, 본 발명은 공핍 모드 및 증가 모드의 (p-)HEMT가 단일 집적화된 회로에서 증가 모드의 게이트 하부에 위치한 장벽층에 수소 이온을 주입하고 열처리함으로써 종래와 같이 장벽층 식각 공정을 이용하지 않고서도 쉽게 증가 모드의 문턱 전압을 조절할 수 있다.
따라서, 본 발명은 증가 모드 (p-)HEMT의 문턱전압을 두께로 조절하기보다는 장벽층의 불순물 농도를 조절해서 문턱 전압을 조정하기 때문에 소자 특성이 균일한 증가 모드 (p-)HEMT를 제작하여 수율이 높은 공핍 및 증가 모드의 (p-)HEMT로 이루어진 단일 집적회로를 제작할 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (6)

  1. 반절연 화합물 반도체기판 상부에 형성되며 불순물이 도핑되지 않은 채널층과, 상기 채널층 상부에 형성되며 불순물이 도핑된 장벽층과, 상기 장벽층 상부에 서로 이격되게 형성된 증가 모드 및 공핍 모드 (p-)HEMT의 소오스/드레인 오믹층과, 상기 소오스/드레인 오믹층과 접촉되게 형성된 증가 모드 및 공핍 모드 (p-)HEMT의 소오스/드레인 전극과, 상기 소오스/드레인 오믹층 사이에서 상기 장벽층이 노출된 공간에 형성된 증가 모드 및 공핍 모드 (p-)HEMT의 게이트 전극으로 이루어진 단일 집적화된 증가 모드 및 공핍 모드의 (p-)HEMT에 있어서,
    상기 증가 모드 (p-)HEMT 소자의 게이트 전극 하부에 대응하는 상기 장벽층내에 수소 이온이 주입되어 불순물 농도가 조절된 불순물 농도 감소영역을 구비한 것을 특징으로 하는 단일 집적화된 증가 및 공핍 모드 (p-)HEMT 소자의 구조.
  2. 반절연 화합물 반도체기판 상부에 불순물이 도핑되지 않은 채널층과 불순물이 도핑된 장벽층을 순차적으로 형성하는 단계;
    상기 장벽층 상부에 서로 이격되게 증가 모드 및 공핍 모드 (p-)HEMT의 소오스/드레인 오믹층을 형성하는 단계;
    상기 소오스/드레인 오믹층과 접촉되게 증가 모드 및 공핍 모드 (p-)HEMT의 소오스/드레인 전극을 형성하는 단계;
    상기 소오스/드레인 오믹층 사이에 증가 모드 및 공핍 모드 (p-)HEMT의 장벽층을 노출시키는 단계;
    상기 증가 모드 (p-)HEMT의 장벽전압을 조절하기 위한 공정을 수행하는 단계; 및
    상기 증가 모드 및 공핍 모드 (p-)HEMT의 장벽층이 노출된 공간에 증가 모드 및 공핍 모드 (p-)HEMT용 게이트 전극을 형성하는 단계를 구비하는 증가 모드 및 공핍 모드의 (p-)HEMT들이 단일 집적화된 소자를 제조하는 방법에 있어서,
    상기 증가 모드 (p-)HEMT의 장벽전압을 조절하기 위해 상기 증가 모드 (p-)HEMT 소자의 게이트 전극 하부에 대응하는 장벽층내에 수소 이온 주입 공정을 통하여 불순물 농도를 조절하는 단계를 더 포함하는 것을 특징으로 하는 단일 집적화된 증가 및 공핍 모드 (p-)HEMT 소자의 제조 방법.
  3. 제 2항에 있어서, 상기 불순물 농도 감소영역을 형성하는 단계에서 상기 증가 모드의 게이트 아래 부분을 제외한 영역에 수소 이온 주입을 방지하기 위한 마스크를 형성하는 것을 특징으로 하는 단일 집적화된 증가 및 공핍 모드 (p-)HEMT 소자의 제조 방법.
  4. 제 2항에 있어서, 상기 불순물 농도 감소영역을 형성하는 단계에서 이온 주입기 또는 반응성 이온 식각(RIE) 장비를 사용하여 수소 이온을 주입하는 것을 특징으로 하는 단일 집적화된 증가 및 공핍 모드 (p-)HEMT 소자의 제조 방법.
  5. 제 2항에 있어서, 상기 불순물 농도 감소영역을 형성하는 단계는 수소 이온을 주입한 후 열처리 공정을 실시하여 패시베이션되어 중성화된 불순물의 양을 조절하는 것을 특징으로 하는 단일 집적화된 증가 및 공핍 모드 (p-)HEMT 소자의 제조 방법.
  6. 제 2항에 있어서, 상기 증가 모드 (p-)HEMT의 게이트 전극을 형성할 때 수소 이온 주입 방지를 위한 마스크를 이용하여 자기 정렬된 T형의 게이트 전극을 형성하는 것을 특징으로 하는 단일 집적화된 증가 및 공핍 모드 (p-)HEMT 소자의 제조 방법.
KR10-2002-0019905A 2002-04-12 2002-04-12 단일 집적화된 증가 및 공핍 모드 (ｐ-)ＨＥＭＴ 소자의구조 및 그 제조 방법 KR100426285B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019905A KR100426285B1 (ko) 2002-04-12 2002-04-12 단일 집적화된 증가 및 공핍 모드 (ｐ-)ＨＥＭＴ 소자의구조 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019905A KR100426285B1 (ko) 2002-04-12 2002-04-12 단일 집적화된 증가 및 공핍 모드 (ｐ-)ＨＥＭＴ 소자의구조 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030081596A KR20030081596A (ko) 2003-10-22
KR100426285B1 true KR100426285B1 (ko) 2004-04-08

Family

ID=32378696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0019905A KR100426285B1 (ko) 2002-04-12 2002-04-12 단일 집적화된 증가 및 공핍 모드 (ｐ-)ＨＥＭＴ 소자의구조 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100426285B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654141B1 (ko) * 2009-12-22 2016-09-05 삼성전자주식회사 혈관 내피 세포 성장인자에 특이적으로 결합하는 폴리펩티드, 그를 포함하는 융합 단백질 및 그의 제조 방법
KR101654142B1 (ko) * 2009-12-22 2016-09-05 삼성전자주식회사 혈관 내피 세포 성장인자 수용체-2에 특이적으로 결합하는 폴리펩티드 및 그의 제조 방법
KR101626463B1 (ko) 2010-02-26 2016-06-02 삼성전자주식회사 고 전자 이동도 트랜지스터의 제조방법
CN112614835B (zh) * 2020-12-22 2022-08-16 厦门市三安集成电路有限公司 一种增强型与耗尽型hemt集成器件及制备方法

Also Published As

Publication number Publication date
KR20030081596A (ko) 2003-10-22

Similar Documents

Publication Publication Date Title
KR100379619B1 (ko) 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법
KR101660870B1 (ko) 보상형 게이트 미스페트
KR100305148B1 (ko) 외장용포위몰딩모듈및포위몰딩과유리작동채널의부착방법
KR101014410B1 (ko) 반도체장치 및 반도체장치의 제조방법
JP3651964B2 (ja) 半導体装置の製造方法
US7485514B2 (en) Method for fabricating a MESFET
KR100426285B1 (ko) 단일 집적화된 증가 및 공핍 모드 (ｐ-)ＨＥＭＴ 소자의구조 및 그 제조 방법
US5877047A (en) Lateral gate, vertical drift region transistor
US5905277A (en) Field-effect transistor and method of manufacturing the same
US5159414A (en) Junction field effect transistor of a compound semiconductor
KR100563884B1 (ko) 접합형 전계 효과 트랜지스터의 제조 방법
US5837570A (en) Heterostructure semiconductor device and method of fabricating same
EP0498993B1 (en) Field effect transistor and production method therefor
US5242846A (en) Method of manufacturing a junction field effect transistor
US5389807A (en) Field effect transistor
US5640029A (en) Field-effect transistor and method of producing same
JP2007200984A (ja) 電界効果トランジスタ、及び、同電界効果トランジスタの製造方法、及び、半導体装置、及び、同半導体装置の製造方法
JP3277910B2 (ja) 電界効果トランジスタ及びその製造方法
US20240072160A1 (en) Semiconductor device with trench structures and method for manufacturing same
US5942772A (en) Semiconductor device and method of manufacturing the same
KR100578341B1 (ko) 고주파 전자소자의 제조 방법
JPH09172163A (ja) 半導体装置の製造方法
KR100244002B1 (ko) 화합물 반도체 장치의 제조 방법
JP2921930B2 (ja) 電界効果トランジスタ、その製造方法およびこれを用いた半導体集積回路
KR100220870B1 (ko) 화합물 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121211

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee