TWI754299B - 氮化鎵高電子遷移率晶片及其製造方法 - Google Patents
氮化鎵高電子遷移率晶片及其製造方法 Download PDFInfo
- Publication number
- TWI754299B TWI754299B TW109120079A TW109120079A TWI754299B TW I754299 B TWI754299 B TW I754299B TW 109120079 A TW109120079 A TW 109120079A TW 109120079 A TW109120079 A TW 109120079A TW I754299 B TWI754299 B TW I754299B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- gallium nitride
- layer
- electron mobility
- high electron
- Prior art date
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本發明係提供一種氮化鎵高電子遷移率晶片及其製造方法,其包含基底基板、氧化層、及氮化鎵基高電子遷移率層;本發明透過將受到鋁原子擴散而導致阻值下降的基板部分移除,並重新接合基底基板,從而改善射頻損耗的現象。
Description
本發明涉及一種高電子遷移率電晶體(high electron mobility transistor;HEMT)元件的技術,且特別涉及一種氮化鎵高電子遷移率晶片及其製造方法。
在晶片的製造過程中,當在基板上成長氮化鎵以形成高電子遷移率結構時,由於鎵與基板會相互反應,導致鎵對基板會產生蝕刻的效果,而為了克服這個現象,需要先在基板上成長氮化鋁,以避免直接成長氮化鎵時鎵原子蝕刻矽基板。
然而,在矽基板上成長氮化鋁時,鋁原子同樣會在高溫成長時透過擴散的機制摻雜至基板中,導致基板的阻值下降,並且使射頻的效率發生損耗。
因此,在氮化鎵高電子遷移率晶片的製造過程中,為了避免鋁原子的擴散,通常會減少氮化鋁層的厚度,以使摻雜至基板的鋁原子的濃度下降。
或者,利用有機金屬化學氣相沉積法在基板上成長氮化鋁層之前,先沉積一層氮化矽層,以避免鋁摻雜至基板中。又或者,利用有機金屬化
學氣相沉積法在基板上成長氮化鋁層之前,針對製程的溫度進行調整,以減少鋁原子摻雜至基板的數量。然而,沉積一層氮化矽層會進一步增加製程的複雜性和成本,而調整製程的溫度也只能減少鋁原子的擴散,無法完全解決晶片的阻值下降及射頻損耗的問題。
因此,為了解決上述先前技術的問題,本發明提供一種氮化鎵高電子遷移率晶片及其製造方法,係透過將受到鋁原子摻雜而導致阻值下降的基板部分移除,並重新接合新的基底基板,從而改善阻值下降及射頻損耗的問題。
本發明提供一種氮化鎵高電子遷移率晶片及其製造方法,能夠避免先前技術中所述的鋁原子擴散至基板中,而導致的阻值下降及射頻損耗。
本發明提供的一種氮化鎵高電子遷移率晶片包含:基底基板;氧化層,位於基底基板上;及氮化鎵基高電子遷移率層,位於氧化層上。
較佳地,基底基板可以為矽基板、氮化鋁基板、鑽石基板、碳化矽基板、氧化鎵基板、或氮化硼基板,但本發明不限定於此。
較佳地,氧化層可以為氧化矽層、氧化鎵層、氧化鈦層、或氧化鋁層,但本發明不限定於此。
較佳地,氮化鎵基高電子遷移率層可以進一步包含高阻氮化鎵層、氮化鎵層、電子提供層、及帽層。
較佳地,高阻氮化鎵層可以為碳摻雜及/或鐵摻雜。
較佳地,當高阻氮化鎵層為碳摻雜時,碳濃度可以介於1E16~1E21 atoms/cm3;當高阻氮化鎵層為鐵摻雜時,鐵濃度可以介於1E16~1E19 atoms/cm3。
本發明提供的氮化鎵高電子遷移率晶片的製造方法包含以下步驟。
(1)提供第一氮化鎵晶片及犧牲基板,其中第一氮化鎵晶片包含初始基板、氮化鎵基高電子遷移率層、及位於初始基板與氮化鎵基高電子遷移率層之間的摻雜層,且犧牲基板包含犧牲基板本體及第一氧化矽層。
(2)接合第一氮化鎵晶片的氮化鎵基高電子遷移率層與犧牲基板的第一氧化矽層,以形成第二氮化鎵晶片。
(3)移除第二氮化鎵晶片中的初始基板及摻雜層,以形成第三氮化鎵晶片。
(4)形成第二氧化矽層在第三氮化鎵晶片的氮化鎵基高電子遷移率層上,或者形成第二氧化矽層在基底基板上。
(5)透過第二氧化矽層以接合基底基板與第三氮化鎵晶片,以形成第四氮化鎵晶片。
(6)移除第四氮化鎵晶片上的犧牲基板,以形成氮化鎵高電子遷移率晶片。
較佳地,初始基板可以為矽基板、氮化鋁基板、鑽石基板、碳化矽基板、氧化鎵基板、或氮化硼基板,但本發明不限定於此。
較佳地,犧牲基板本體可以為矽基板、氮化鋁基板、鑽石基板、碳化矽基板、氧化鎵基板、或氮化硼基板,但本發明不限定於此。
較佳地,基底基板可以為矽基板、氮化鋁基板、鑽石基板、碳化矽基板、氧化鎵基板、或氮化硼基板,但本發明不限定於此。
較佳的,摻雜層可以包含氮化鋁成核層及氮化鋁鎵層。
較佳地,形成第一氧化矽層及第二氧化矽層的方法可以包含化學氣相沉積、物理氣相沉積、或高溫氧化製程,但本發明不限定於此。
較佳地,接合的方法可以包含透過鍵結直接接合或間接接合,但本發明不限定於此。
較佳地,移除的方法可以包含乾式蝕刻、濕式蝕刻、拋光或研磨,但本發明不限定於此。
1,1a:氮化鎵高電子遷移率晶片
11:第一氮化鎵晶片
12:第二氮化鎵晶片
13:第三氮化鎵晶片
14:第四氮化鎵晶片
2:基底基板
3:氧化層
31:第二氧化矽層
4:初始基板
5:摻雜層
51:氮化鋁成核層
52:氮化鋁鎵層
6:氮化鎵基高電子遷移率層
61:高阻氮化鎵層
62:氮化鎵層
63:電子提供層
64:帽層
7:犧牲基板
71:犧牲基板本體
72:第一氧化矽層
S1,S2,S3,S4,S5,S6:步驟
為了更清楚地說明本發明的技術方案,下面將對實施例中所需要使用的圖式作簡單地介紹;第1圖為根據本發明一實施例的氮化鎵高電子遷移率晶片的示意圖;第2圖為根據本發明另一實施例的氮化鎵高電子遷移率晶片製造方法的流程圖;第3圖為根據本發明另一實施例的第一氮化鎵晶片的示意圖;第4圖為根據本發明另一實施例的犧牲基板的示意圖;第5圖為根據本發明另一實施例的第二氮化鎵晶片的示意圖;第6圖為根據本發明另一實施例的第三氮化鎵晶片的示意圖;第7圖為根據本發明另一實施例的第四氮化鎵晶片的示意圖;第8圖為根據本發明另一實施例的氮化鎵高電子遷移率晶片的示意圖。
在下文中將結合附圖對本發明進行進一步的詳細說明。這些附圖均為簡化的示意圖,僅以示意方式說明本發明的基本結構,並且為了清楚起見而誇大了元件的比例及尺寸,因此並不作為對本發明的限定。
請參閱第1圖所示,第1圖為根據本發明一實施例的氮化鎵高電子遷移率晶片的示意圖。
如第1圖所示,本發明提供一種氮化鎵高電子遷移率晶片1,其包含基底基板2;位於基底基板2上的氧化層3;及位於氧化層3上的氮化鎵基高電子遷移率層6。
在本實施例中,基底基板2為矽基板,但本發明不限定於此。可以使用單晶基板或多晶基板,例如,單晶矽基板、多晶矽基板、單晶氮化鋁基板、多晶氮化鋁基板、鑽石基板、單晶碳化矽基板、多晶碳化矽基板、單晶氧化鎵基板、多晶氧化鎵基板、單晶氮化硼基板、及多晶氮化硼基板等作為基底基板2。
在本實施例中,氧化層3為二氧化矽層,但本發明不限定於此,氧化層可以為氧化矽層、氧化鎵層、氧化鈦層、或氧化鋁層。並且氧化層3的厚度可以介於10~5000nm。
此外,氮化鎵基高電子遷移率層6進一步包含高阻氮化鎵層61、氮化鎵層62、電子提供層63、及帽層64。
具體來說,高阻氮化鎵層61的厚度可以介於100~5000nm;氮化鎵層62的厚度可以介於50~800nm;電子提供層63的厚度可以介於5~35nm;以及帽層64的厚度可以介於0.5~150nm。
其中,高阻氮化鎵層61可以為碳摻雜、鐵摻雜、或碳鐵共摻雜。
具體來說,當高阻氮化鎵層61為碳摻雜時,碳濃度可以介於1E16~1E21 atoms/cm3;當高阻氮化鎵層為鐵摻雜時,鐵濃度可以介於1E16~1E19 atoms/cm3。
此外,電子提供層63可以由氮化鋁鎵(AlyGa1-yN,0.1≦y≦0.3)構成,並且帽層64可以由氮化鎵帽、P型氮化鎵、或P型氮化鋁鎵構成,但本發明不限定於此。
請一併參閱第2圖至第8圖所示,第2圖為根據本發明另一實施例的氮化鎵高電子遷移率晶片製造方法的流程圖;第3圖為根據本發明另一實施例的第一氮化鎵晶片的示意圖;第4圖為根據本發明另一實施例的犧牲基板的示意圖;第5圖為根據本發明另一實施例的第二氮化鎵晶片的示意圖;第6圖為根據本發明另一實施例的第三氮化鎵晶片的示意圖;第7圖為根據本發明另一實施例的第四氮化鎵晶片的示意圖;第8圖為根據本發明另一實施例的氮化鎵高電子遷移率晶片的示意圖。
在下文中,將參照第2圖至第8圖說明根據例示性實施例的氮化鎵高電子遷移率晶片的製造方法。
參照第2圖,首先,提供第一氮化鎵晶片11及犧牲基板7(如步驟S1所示)。其中,形成第一氮化鎵晶片11的方法可包含以下步驟:在初始基板4上利用有機金屬化學氣相沉積法(MOCVD,Metal Organic Chemical-Vapor Deposition)成長氮化鋁成核層51後,在氮化鋁成核層51上接續成長氮化鋁鎵層52(AlxGa1-xN,0≦x≦1,且x值隨著遠離基板而減小)。
此外,在本實施例中,初始基板4為矽基板,但本發明不限定於此。可以使用矽基板、氮化鋁基板、鑽石基板、碳化矽基板、氧化鎵基板、或氮化硼基板等作為初始基板。
在初始基板4上形成氮化鋁鎵層52後,在氮化鋁鎵層52上接續利用MOCVD成長高阻氮化鎵層61,其中高阻氮化鎵層61可以為碳摻雜、鐵摻雜、
或碳鐵共摻雜。此外,高阻氮化鎵層61的厚度可以介於100~5000nm,但本發明不限定於此。
具體來說,當高阻氮化鎵層61為碳摻雜時,碳摻雜濃度可以約為1E16~1E21 atoms/cm3;當高阻氮化鎵層61為鐵摻雜時,鐵摻雜濃度可以約為1E16~1E19 stoms/cm3。
其中,在高阻氮化鎵層61形成後,接續在高阻氮化鎵層61上利用MOCVD成長氮化鎵層62。在氮化鎵層62形成後,同樣利用MOCVD在氮化鎵層62上接續成長電子提供層63(AlyGa1-yN,0.1≦y≦0.3)。此外,氮化鎵層62的厚度可以介於50~800nm,而電子提供層63的厚度可以介於5~35nm,但本發明不限定於此。
最後,使用MOCVD在電子提供層63上形成帽層64,以形成第一氮化鎵晶片11。其中,帽層64可以由氮化鎵帽、P型氮化鎵、或P型氮化鋁鎵構成,且厚度可以介於0.5~150nm。
具體來說,如第3圖所繪示的第一氮化鎵晶片11依序包含以下結構,初始基板4、氮化鋁成核層51、氮化鋁鎵層52、高阻氮化鎵層61、氮化鎵層62、電子提供層63、及帽層64。在下文中為了方便起見,將氮化鋁成核層51及氮化鋁鎵層52定義為摻雜層5,並且將高阻氮化鎵層61、氮化鎵層62、電子提供層63、及帽層64定義為氮化鎵基高電子遷移率層6。
接下來,形成如第4圖所繪示的犧牲基板7的方法可包含以下步驟:首先,提供犧牲基板本體71。在本實施例中,犧牲基板本體71為矽基板,但本發明不限定於此。在其他實施例中,可以使用氮化鋁基板、鑽石基板、碳化矽基板、氧化鎵基板、或氮化硼基板等作為犧牲基板本體71。
提供犧牲基板7的過程係透過高溫爐管對犧牲基板本體71進行高溫氧化製程,以在犧牲基板本體71上形成第一氧化矽層72,從而形成犧牲基板7。在本實施例中,第一氧化矽層72為二氧化矽層,但本發明不限定於此。在其他實施例中,第一氧化矽層可以替換為氧化鎵層、氧化鈦層、或氧化鋁層等,並且可以使用化學氣相沉積、物理氣相沉積、或高溫氧化製程等方法在犧牲基板本體71上形成第一氧化矽層,但本發明不限定於此。
然後,在形成第一氮化鎵晶片11及犧牲基板7後,接續透過鍵結的技術,直接接合第一氮化鎵晶片11及犧牲基板7,以形成如第5圖所繪示的第二氮化鎵晶片12(如步驟S2所示)。其中,第一氮化鎵晶片11的鍵結面為MOCVD成長之最終面,且犧牲基板7的鍵結面為第一氧化矽層72。
值得一提的是,直接接合係包含融合接合及低溫接合。在本發明的部分實施例中,可以使用融合接合使第一氮化鎵晶片11與犧牲基板7結合。
具體來說,融合接合係將第一氮化鎵晶片11及犧牲基板7經清洗、旋乾後,在真空環境下將第一氮化鎵晶片11與犧牲基板7欲鍵結的表面進行接觸,以利用兩者間的凡得瓦力接合,並且在接合後執行高溫退火處理,以使第一氮化鎵晶片11與犧牲基板7之間產生共價鍵結而接合,從而形成第二氮化鎵晶片12。此外,執行高溫退火處理的溫度約為1000℃。
在本發明的部分實施例中,可以使用低溫接合以結合第一氮化鎵晶片11與犧牲基板7。
具體來說,低溫接合係將待接合的晶片或基板進行電漿處理使其表面的懸浮鍵(dangling bond)的密度增加。由於懸浮鍵是屬於高能量的結構,因
此兩片經過電漿處理的晶片或基板接觸時,為了降低能量,兩者會藉由驅動力使表面結合。
也就是說,透過電漿處理第一氮化鎵晶片11及犧牲基板7使其表面的懸浮鍵的密度增加,並將第一氮化鎵晶片11及犧牲基板7欲鍵結的表面進行接觸以進行接合,並且在接合後執行低溫退火處理,即可以完成低溫接合以形成第二氮化鎵晶片12。此外,執行低溫退火處理的溫度約為100~400℃。
然後,在接合第一氮化鎵晶片11與犧牲基板7以形成第二氮化鎵晶片12後,透過研磨拋光移除第二氮化鎵晶片12中的摻雜層5(氮化鋁成核層51及氮化鋁鎵層52)及初始基板4,以形成如第6圖所繪示的第三氮化鎵晶片13(如步驟S3所示)。
接下來,在第三氮化鎵晶片13的氮化鎵基高電子遷移率層6表面上利用電漿化學氣相沈積法(PECVD,Plasma Enhanced Chemical Vapor Deposition)成長第二氧化矽層31,或者在基底基板2的表面上利用高溫氧化製程成長第二氧化矽層31(如步驟S4所示)。在本實施例中,第二氧化矽層31為二氧化矽層,但本發明不限定於此。在其他實施例中,第二氧化矽層31可以替換為為氧化鎵層、氧化鈦層、或氧化鋁層。此外,形成第二氧化矽層的方法可以包含化學氣相沉積、物理氣相沉積、或高溫氧化製程等方法,但本發明不限定於此。
然後,在形成第二氧化矽層31後,接續透過第二氧化矽層31以鍵結的技術直接接合第三氮化鎵晶片13及基底基板2,以形成如第7圖所繪示的第四氮化鎵晶片14(如步驟S5所示)。
值得一提的是,直接接合第三氮化鎵晶片13及基底基板2同樣可以使用融合接合或者低溫接合。在本發明的部分實施例中,可以使用融合接合以結合第三氮化鎵晶片13與基底基板2。
具體來說,融合接合係包含以下步驟:首先,在第三氮化鎵晶片13的氮化鎵基高電子遷移率層6上或者在基底基板2上形成第二氧化矽層31,並將第三氮化鎵晶片13及基底基板2清洗、旋乾;然後,在真空環境下將第三氮化鎵晶片13與基底基板2欲鍵結的表面(其中一面為具有上述第二氧化矽層31的一面)進行接觸,以利用兩者間的凡得瓦力接合;並且,在接合後執行高溫退火處理,以使第三氮化鎵晶片13與基底基板2之間產生共價鍵結而接合,從而形成具有第二氧化矽層31位於第三氮化鎵晶片13與基底基板2之間的第四氮化鎵晶片14。此外,執行高溫退火處理的溫度約為1000℃。
在本發明的部分實施例中,可以使用低溫接合以結合第三氮化鎵晶片13與基底基板2。
具體來說,低溫接合係將待接合的晶片或基板進行電漿處理使其表面的懸浮鍵(dangling bond)的密度增加。由於懸浮鍵是屬於高能量的結構,因此兩片經過電漿處理的晶片或基板接觸時,為了降低能量,兩者會藉由驅動力使表面結合。
也就是說,在第三氮化鎵晶片13的氮化鎵基高電子遷移率層6上或者在基底基板2上形成第二氧化矽層31後,透過電漿處理第三氮化鎵晶片13及基底基板2使其表面的懸浮鍵的密度增加;然後,將第三氮化鎵晶片13及基底基板2欲鍵結的表面(其中一面為具有上述第二氧化矽層31的一面)接觸以進行接合;並且,在接合後執行低溫退火處理,即可以完成低溫接合並形成具有第二
氧化矽層31位於第三氮化鎵晶片13與基底基板2之間的第四氮化鎵晶片14。此外,執行低溫退火處理的溫度約為100~400℃。
在本實施例中,基底基板2為矽基板,但本發明不限定於此。在其他實施例中,可以使用氮化鋁基板、鑽石基板、碳化矽基板、氧化鎵基板、或氮化硼基板等作為基底基板2。此外,可以使用阻值可以大於1000Ω-cm的基板作為基底基板2。
接下來,利用研磨拋光的方式將第四氮化鎵晶片14中的犧牲基板本體71移除;並且在移除犧牲基板本體71後,進一步利用濕式蝕刻法或乾式蝕刻法移除第四氮化鎵晶片14中的第一氧化矽層72,以完整的移除犧牲基板7,並製成如第8圖所繪示的氮化鎵高電子遷移率晶片1a(如步驟S6所示)。
綜上所述,本發明透過將受摻雜影響而導致阻值下降的晶片與犧牲基板接合;並在接合後移除晶片中受到鋁原子擴散而導致阻值下降的基板部分;移除基板後在晶片上形成氧化層,並且重新接合基底基板;最後移除犧牲基板,從而製造如本發明所述的低射頻損耗的氮化鎵高電子遷移率晶片,但本發明不限定於此。
本發明已參照例示性實施例進行說明,本領域具有通常知識者可以理解的是,在不脫離申請專利範圍所定義之本發明概念與範疇的清況下,可以對其進行形式與細節上之各種變更及等效佈置,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S1,S2,S3,S4,S5,S6:步驟
Claims (13)
- 一種氮化鎵高電子遷移率晶片,包含:一基底基板;一氧化層,位於該基底基板上;及一氮化鎵基高電子遷移率層,位於該氧化層上,其中該基底基板係由一犧牲基板先接合於該氮化鎵基高電子遷移率層上,將初始接合於該氮化鎵基高電子遷移率層下的一摻雜層與設置於該摻雜層下受到鋁原子擴散而導致阻值下降的一初始基板移除,並於該氮化鎵基高電子遷移率層下形成該氧化層後,重新接合於該氧化層下方並移除該犧牲基板所形成,其中該犧牲基板係包含一犧牲基板本體及一氧化矽層,且該氧化矽層與該氮化鎵基高電子遷移率層接合;該摻雜層係包含一氮化鋁成核層及一氮化鋁鎵層;及該氮化鎵基高電子遷移率層包含一高阻氮化鎵層、一氮化鎵層、一電子提供層、及一帽層。
- 如請求項1所述之氮化鎵高電子遷移率晶片,其中該犧牲基板本體、該初始基板或該基底基板為矽基板、氮化鋁基板、鑽石基板、碳化矽基板、氧化鎵基板、或氮化硼基板。
- 如請求項1所述之氮化鎵高電子遷移率晶片,其中該氧化層為氧化矽層、氧化鎵層、氧化鈦層、或氧化鋁層。
- 如請求項1所述之氮化鎵高電子遷移率晶片,其中該高阻氮化鎵層為碳摻雜及/或鐵摻雜。
- 如請求項4所述之氮化鎵高電子遷移率晶片,其中當該高阻氮化鎵層為碳摻雜時,碳濃度介於1E16~1E21 atoms/cm3;當該高阻氮化鎵層為鐵摻雜時,鐵濃度介於1E16~1E19 atoms/cm3。
- 一種氮化鎵高電子遷移率晶片的製造方法,包含以下步驟:提供一第一氮化鎵晶片及一犧牲基板,其中該第一氮化鎵晶片包含一初始基板、一氮化鎵基高電子遷移率層、及位於該初始基板與該氮化鎵基高電子遷移率層之間的一摻雜層,且該犧牲基板包含一犧牲基板本體及一第一氧化矽層;接合該第一氮化鎵晶片的該氮化鎵基高電子遷移率層與該犧牲基板的該第一氧化矽層,以形成一第二氮化鎵晶片;移除該第二氮化鎵晶片中的該初始基板及該摻雜層,以形成一第三氮化鎵晶片;形成一第二氧化矽層在該第三氮化鎵晶片的該氮化鎵基高電子遷移率層上,或者形成該第二氧化矽層在一基底基板上;透過該第二氧化矽層以接合該基底基板與該第三氮化鎵晶片,以形成一第四氮化鎵晶片;移除該第四氮化鎵晶片上的該犧牲基板。
- 如請求項6所述之氮化鎵高電子遷移率晶片的製造方法,其中該初始基板為矽基板、氮化鋁基板、鑽石基板、碳化矽基板、氧化鎵基板、或氮化硼基板。
- 如請求項6所述之氮化鎵高電子遷移率晶片的製造方法,其中該犧牲基板本體為矽基板、氮化鋁基板、鑽石基板、碳化矽 基板、氧化鎵基板、或氮化硼基板。
- 如請求項6所述之氮化鎵高電子遷移率晶片的製造方法,其中該基底基板為矽基板、氮化鋁基板、鑽石基板、碳化矽基板、氧化鎵基板、或氮化硼基板。
- 如請求項6所述之氮化鎵高電子遷移率晶片的製造方法,其中該摻雜層係包含一氮化鋁成核層及一氮化鋁鎵層。
- 如請求項6所述之氮化鎵高電子遷移率晶片的製造方法,其中形成該第一氧化矽層及該第二氧化矽層的方法包含化學氣相沉積、物理氣相沉積、或高溫氧化製程。
- 如請求項6所述之氮化鎵高電子遷移率晶片的製造方法,其中接合的方法包含透過鍵結直接接合或間接接合。
- 如請求項6所述之氮化鎵高電子遷移率晶片的製造方法,其中移除的方法包含乾式蝕刻、濕式蝕刻、拋光或研磨。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109120079A TWI754299B (zh) | 2020-06-15 | 2020-06-15 | 氮化鎵高電子遷移率晶片及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109120079A TWI754299B (zh) | 2020-06-15 | 2020-06-15 | 氮化鎵高電子遷移率晶片及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202201475A TW202201475A (zh) | 2022-01-01 |
TWI754299B true TWI754299B (zh) | 2022-02-01 |
Family
ID=80787974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109120079A TWI754299B (zh) | 2020-06-15 | 2020-06-15 | 氮化鎵高電子遷移率晶片及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI754299B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW511157B (en) * | 2000-10-13 | 2002-11-21 | Ngk Insulators Ltd | A III nitride epitaxial wafer and usage of the same |
TWI528425B (zh) * | 2013-08-23 | 2016-04-01 | 邱顯欽 | 氮基半導體裝置與其之製造方法 |
TWI681561B (zh) * | 2017-05-23 | 2020-01-01 | 財團法人工業技術研究院 | 氮化鎵電晶體元件之結構及其製造方法 |
-
2020
- 2020-06-15 TW TW109120079A patent/TWI754299B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW511157B (en) * | 2000-10-13 | 2002-11-21 | Ngk Insulators Ltd | A III nitride epitaxial wafer and usage of the same |
TWI528425B (zh) * | 2013-08-23 | 2016-04-01 | 邱顯欽 | 氮基半導體裝置與其之製造方法 |
TWI681561B (zh) * | 2017-05-23 | 2020-01-01 | 財團法人工業技術研究院 | 氮化鎵電晶體元件之結構及其製造方法 |
Non-Patent Citations (4)
Title |
---|
Applied Physics Express, 12, 024002, FEB, 2019; * |
IEEE EDL, 30(10), pp.1015-1017, 2009.; * |
IEEE EDL, 38(11), pp. 1567-1568, 2017 * |
IEEE JEDS, 6, 2018.; * |
Also Published As
Publication number | Publication date |
---|---|
TW202201475A (zh) | 2022-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5018066B2 (ja) | 歪Si基板の製造方法 | |
US10748989B2 (en) | Insulating layer structure for semiconductor product, and preparation method of insulating layer structure | |
EP3136421B1 (en) | Bonded soi wafer manufacturing method | |
TW202117803A (zh) | 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板 | |
TW201630113A (zh) | 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法 | |
KR101020958B1 (ko) | 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법 | |
TWI668730B (zh) | 用於源極/汲極工程的整合系統及方法 | |
CN103928344A (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
CN101651091A (zh) | 制造贴合ⅲ族氮化物半导体层的衬底的方法 | |
CN105336579A (zh) | 一种半导体元件及其制备方法 | |
CN109728087B (zh) | 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法 | |
CN109075028B (zh) | 贴合式soi晶圆的制造方法 | |
JP6818964B1 (ja) | 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法 | |
TWI754299B (zh) | 氮化鎵高電子遷移率晶片及其製造方法 | |
JP6783063B2 (ja) | 窒化物半導体テンプレートおよび窒化物半導体積層物 | |
WO2022019799A1 (ru) | Гетероэпитаксиальная структура с алмазным теплоотводом | |
JP2010205918A (ja) | パワーデバイスおよびその製造方法 | |
CN107195534B (zh) | Ge复合衬底、衬底外延结构及其制备方法 | |
CN112530803B (zh) | GaN基HEMT器件的制备方法 | |
CN114188362A (zh) | 一种特殊结构的soi及其制备方法 | |
CN103779372A (zh) | 基于非本征吸杂技术的ccd制作工艺 | |
JP2017183455A (ja) | 窒化物半導体テンプレート、窒化物半導体積層物、窒化物半導体テンプレートの製造方法、および窒化物半導体積層物の製造方法 | |
JP5710429B2 (ja) | 貼り合わせウェーハの製造方法 | |
JPS60233831A (ja) | 半導体欠陥の分離方法 | |
JP6696247B2 (ja) | 半導体装置の製造方法 |