TWI466291B - 半導體裝置及用於製造半導體裝置的方法 - Google Patents

半導體裝置及用於製造半導體裝置的方法 Download PDF

Info

Publication number
TWI466291B
TWI466291B TW100140907A TW100140907A TWI466291B TW I466291 B TWI466291 B TW I466291B TW 100140907 A TW100140907 A TW 100140907A TW 100140907 A TW100140907 A TW 100140907A TW I466291 B TWI466291 B TW I466291B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
gate
semiconductor device
semiconductor
gate recess
Prior art date
Application number
TW100140907A
Other languages
English (en)
Other versions
TW201246539A (en
Inventor
Hiroshi Endo
Toshihiro Ohki
Toshihide Kikkawa
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201246539A publication Critical patent/TW201246539A/zh
Application granted granted Critical
Publication of TWI466291B publication Critical patent/TWI466291B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置及用於製造半導體裝置的方法 相關申請案之交叉參考
本申請案係根據及主張於2010年12月10日提出申請的先前日本專利申請案第2010-276379號之優先權之權益，於此係以全文引用方式併入本案以為參考資料。
發明領域
本發明係有關於半導體裝置及用於製造半導體裝置的方法。
 發明背景
由氮化鎵(GaN)、氮化鋁(AlN)或氮化銦(InN)所構成的一材料，其係為一氮化物半導體，或是其之一混合晶體或相似物具有一寬的能帶間隙並已被使用作為一高輸出電子裝置，一短波長發光裝置，或相似裝置。就中，關於該高輸出電子裝置，已發展與場效應電晶體(FET)有關的一技術，特別地，為一高電子遷移率電晶體(HEMT)。藉由使用該氮化物半導體的上述HEMT係用於高功率高效率放大器，高能量切換裝置，及相似裝置。
用於該等目的的HEMT係需處於一通常為關閉的狀態，具有一高介電強度，及相似的要求。特別地，由安全作業的觀點而言通常為關閉的狀態係為重要的。因此，已有考慮不同的方法用以確保達成通常為關閉的狀況。就用於確保達成通常為關閉的其中一方法而言，所提及的一方法中一閘極凹陷係藉由將緊接於一閘極下方的一半導體層之一部分去除而構成。該藉由此方法所構成的閘極凹陷結構具有的優點在於，例如，不需在電極之間增加一電阻元件即可使一臨限電壓為正。同時，針對用於一電力應用的一通常為關閉的半導體裝置，需要一高汲極崩潰電壓及一高閘極崩潰電壓。因此，就水平結構的FET及HEMT而言，已使用一金屬絕緣體半導體(MIS)結構，其中構成一絕緣薄膜使用作為一閘極絕緣薄膜。如上所說明，就使用與GaN有關之一半導體材料的HEMT而言，藉使用該閘極凹陷結構與該MIS結構結合的一結構可構成適合用於該電力應用的一半導體裝置。
於此提及的日本專利特許公開案第2002-359256號作為相關的文獻。
 發明概要
根據具體實施之觀點，一半導體裝置包括一第一半導體層其係配置在一基板上，一第二半導體層其係配置在該第一半導體層上，一閘極凹陷其係經由去除該第二半導體層之一部分或是所有的第二半導體層而配置在該第一半導體層上之一預定區域中，一絕緣薄膜其係配置在該閘極凹陷以及該第二半導體層上，一閘極其係配置在該閘極凹陷上且有該絕緣薄膜置於其等之間，以及一源極及一汲極係配置在該第一半導體層或該第二半導體層上，藉此該閘極凹陷之一中央部分係高於該閘極凹陷之周圍部分。
本發明之目的與優點可藉由特別地於該等附加的申請專利範圍中提出的該等元件與結合而加以實現及達成。
應瞭解的是前述一般說明及以下的詳細說明係為示範性的以及解釋的，並不對所主張的本發明具限制性。
圖式簡單說明
第1圖係為由GaN或相似物所構成的HEMT之一說明圖；第2圖係為根據一第一具體實施例的一半導體裝置的一結構圖；第3圖係為根據該第一具體實施例之該半導體裝置的一說明圖；第4圖係為根據該第一具體實施例的另一半導體裝置的一結構圖；第5圖係為根據該第一具體實施例的另一半導體裝置的一結構圖；第6A至6J圖係為用於製造根據該第一具體實施例的該半導體裝置之一方法之圖；第7圖係為於一半導體裝置中一崩潰電壓的一說明圖；第8圖係為根據一第二具體實施例的一半導體裝置的一結構圖；第9A至9J圖係為用於製造根據該第二具體實施例的該半導體裝置之一方法之圖；第10圖係為根據一第三具體實施例的一半導體裝置的一結構圖；第11A至11I圖係為用於製造根據該第三具體實施例的該半導體裝置之一方法之圖；第12圖係為根據一第四具體實施例的一分離封裝半導體裝置的一說明圖；以及第13圖係為根據該第四具體實施例的一PFC電路的一電路圖。
 實施例之說明
將相關於伴隨的圖式說明不同的具體實施例。
如於第1圖中所圖示，具有以上所說明的閘極凹陷結構的HEMT係以該一方式構成該閘極凹陷之底部係採用一平坦的形狀。
亦即，在由此具有該閘極凹陷結構的HEMT所構成的一半導體裝置410中，一i-GaN電子運送層412、一i-AlGaN間隔件層413、一n-AlGaN電子供給層414以及一n-GaN頂蓋層415係構成位在由半絕緣SiC或相似物所構成的一基板411上。因此，一二維電子氣體(2DEG)412a係構成位在該i-GaN電子運送層412上接近介於該i-GaN電子運送層412與該i-AlGaN間隔件層413之間的一介面。
一閘極凹陷422係配置位在該n-GaN頂蓋層415與該n-AlGaN電子供給層414中。使用作為一閘極絕緣薄膜的一絕緣薄膜431係配置位在該閘極凹陷422與該n-GaN頂蓋層415之該底部與該側表面上。再者，一閘極432係配置位在配置有該閘極凹陷422的該區域上將該絕緣薄膜431配置於其間。一源極433及一汲極434係配置位在該n-AlGaN電子供給層414上。
該閘極凹陷422的底部係藉由通常的乾式蝕刻法或是相似方法所構成並且幾乎係為平坦的。然而，假若該閘極凹陷的底部係構成為幾乎平坦的，則一區域412b，其係以虛線標示並且其中幾乎不存在電子，係構成位在該2DEG 412a中。於此例子中，假若在該汲極與該源極之間施以一高電壓，於以虛線標示的一區域A中，則一電場係集中在絕緣薄膜431，該i-AlGaN間隔件層413，以及該汲極434側邊中該閘極432之端部部分處的相似位置。因此，介電崩潰及相似者係出現在該絕緣薄膜431與該半導體層中，例如，該i-AlGaN間隔件層413，該半導體裝置破裂，並且可靠度降低。
因此，提供其中不會在使用作為一閘極絕緣薄膜的一絕緣薄膜中輕易地出現介電崩潰及相似狀況的一高度可靠的半導體裝置，以及用於製造該半導體裝置的方法。
將相關於第2圖說明本具體實施例之一半導體裝置。本具體實施例之該半導體裝置10包括一電子運送層12、一間隔件層13、一電子供給層14以及一頂蓋層15，其係藉由磊晶成長構成在由半絕緣薄膜SiC或相似物構成的一基板11上。如此，使用作為一第一半導體層的該電子運送層12係由i-GaN所構成，使用作為一第四半導體層的該間隔件層13係由i-AlGaN所構成。同時，使用作為一第二半導體層的該電子供給層14係由n-AlGaN所構成，以及使用作為一第三半導體層的該頂蓋層15係由n-GaN所構成。因此，一二維電子氣體(2DEG)12a係構成位在由i-GaN所構成的該電子運送層12中接近介於由i-GaN所構成的該電子運送層12與由i-AlGaN所構成的該間隔件層13之間的一介面。
該閘極凹陷22係藉由蝕刻該頂蓋層15、該電子供給層14、以及該間隔件層13之一部分所構成，並且該閘極凹陷22之該底部23係藉由構形該間隔件層13而構成為一凸面形狀。亦即，該閘極凹陷22之該底部23係以該一方式構成位在使用作為一第四半導體層的該間隔件層13中，該凹陷22之該中央部分23a係高於該凹陷22之該周圍部分23b。以下將說明用於將該閘極凹陷22之該底部23構成為如以上所述的該凸面形狀的方法。此外，使用作為一閘極絕緣薄膜的一絕緣薄膜31係配置在該閘極凹陷22與該頂蓋層15之該底部23與該側表面上。一閘極32係配置在具有該閘極凹陷22的該區域上，將該絕緣薄膜31配置於其間。再者，一源極33及一汲極34係配置位在該電子供給層14上。如此，該源極33及該汲極34可配置位在該電子運送層12或相似者上。
於本具體實施例中，如第3圖中所示，該閘極凹陷22之該底部23所構成為的形狀中該中央部分23a係高於該周圍部分23b。亦即，該閘極凹陷22之該底部23係以該一方式構成而周圍部分23b變得較該中央部分23a為深。因此，一區域12b，其電子密度係與該閘極凹陷22之該底部23的中央部分23a相對應並係以虛線標示，可構成高於一區域12c，其係與該閘極凹陷22之該底部23的周圍部分23b相對應並係以虛線標示，以及該2DEG 12a之電子密度。
在使用該一結構的例子中，將集中在位於該汲極34側邊中該閘極32之該端部部分上的電場緩和，並可防止或減小介電崩潰與相似情況。亦即，位於該區域12b中，其係為緊接在該閘極32下方的該中央部分，的二維電子氣體之電子可增加，緊接在該閘極32下方的電場之集中係經緩和，並可防止或減小該絕緣薄膜31以及該半導體層中的斷裂，因此可改良可靠度。
如此，於本具體實施例中，除了該上述結構外，如於第4圖中所示，該閘極凹陷22之該底部23可以該一方式構成，使用作為該第四半導體層的該間隔件層13係於該中央區域23a處露出，以及使用作為該第一半導體層的該電子運送層12係在該周圍區域23b處露出。在亦使用該一結構的例子中，與該閘極凹陷22之該底部23的中央區域23a相對應的該區域12b之電子密度，可構成高於與該閘極凹陷22之該底部23的周圍區域23b及該2DEG 12a相對應的該區域12c之電子密度。
可任擇地，如於第5圖中所示，該閘極凹陷22之該底部23可以該一方式構成位在使用作為該第二半導體層的該電子供給層14處，以致該閘極凹陷22之該底部23的中央區域23a係高於該周圍部分23b。在亦使用該一結構的例子中，與該閘極凹陷22之該底部23的中央區域23a相對應的該區域12b之電子密度，可構成高於與該閘極凹陷22之該底部23的周圍區域23b及該2DEG 12a相對應的該區域12c之電子密度。
如此，使用作為該第二半導體層的該電子供給層14可由除了上述說明的n-AlGaN之外的i-InAlN，n-InAlN或相似者所構成。
接著，將相關於第6A至6J圖說明用於製造本具體實施例之一半導體裝置的方法。
最初，如於第6A圖中所示，藉由MOVPE的磊晶成長在由半絕緣性SiC或相似物構成的一基板11上連續地構成該電子運送層12、該間隔件層13、該電子供給層14以及該頂蓋層15，俾以構成該半導體層。就該基板11而言，除了SiC之外可使用藍寶石、GaN及相似物。使用作為一第一半導體層的該電子運送層12係以該一方式由i-GaN構成因而該厚度成為約3微米。使用作為該第四半導體層的該間隔件層13係以該一方式由i-Al15 Ga85 N構成因而該厚度成為約數奈米。使用作為該第二半導體層的該電子供給層14係以該一方式由n-Al30 Ga70 N構成因而該厚度成為約30奈米，並摻雜5x1018 cm-3 之矽作為不純物成分。使用作為該第三半導體層的該頂蓋層15係以該一方式由n-GaN構成因而該厚度成為約10奈米，並摻雜5x1018 cm-3 之矽作為不純物成分。因此，該2DEG 12a係構成位在該電子運送層12中接近介於該電子運送層12與該間隔件層13之間該介面。就具有於第4圖中所示該結構的該半導體裝置及相似者而言，較佳的是使用作為該第四半導體層的該間隔件層13中鋁之成分比，係為較使用作為該第二半導體層的該電子供給層14中鋁之成分比為低的一數值。此係由於與乾式蝕刻法有關，例如RIE，其係藉由使用包括一氯成分的一氣體，該蝕刻率變大，如同該鋁之成分比變小，因此，該閘極凹陷22之該底部23係容易地構成為一凸面形狀。之後，構成一元件隔離區域，儘管於該圖式中未顯示。特別地，施以一光阻劑用以構成該元件隔離區域，並進行利用一曝光裝置曝光及顯影作業，因此構成一光阻圖案其在配置具有該元件隔離區域的該區域中具有一開口部分。接著，藉由使用包括一氯成分的一氣體進行乾式蝕刻作業，並在接受該乾式蝕刻作業的該區域中構成一絕緣薄膜或是進行一預定離子之離子植入，因此構成該元件隔離區域。
接著，如於第6B圖中所示，構成一光阻圖案41。特別地，對該頂蓋層15之表面施以一光阻劑，並進行以一曝光裝置曝光及顯影作業，因此構成一光阻圖案41其在配置具有該源極33及該汲極34的該等區域中具有開口部分。
如於第6C圖中所示，藉由乾式蝕刻，例如，RIE，將未配置該光阻圖案41的該區域中該頂蓋層15與該電子供給層14之一部分去除，俾以構成開口區域42及43。此乾式蝕刻，例如，RIE，係藉由將作為一蝕刻氣體的一氣體，其包括氯成份，引導進入一腔室中而進行。
如於第6D圖中所示，經由真空蒸發連續地構成一鉭(Ta)薄膜其具有一約20奈米的厚度以及一鋁(Al)薄膜其具有一約200奈米的厚度，因此構成一金屬薄膜44。
如於第6E圖中所示，藉由使用一有機溶劑或相似物進行剝落法(lift-off)，從而將在該光阻圖案41上所構成的金屬薄膜44連同該光阻圖案41一同去除。因此，藉由在未配置該光阻圖案41的該等區域中，亦即，開口區域42及43，所構成的該金屬薄膜44構成該源極33及該汲極34。之後，該源極33及該汲極34係藉由在400℃至1000℃，例如，550℃的一溫度下進行一熱處理而產生歐姆接觸。
如於第6F圖中所示，將一光阻圖案45構成位在該源極33、該汲極34及該頂蓋層15之該等表面上。該光阻圖案45係藉由對該頂蓋層15及相似者之該等表面施以一光阻劑並利用一曝光裝置進行曝光及顯影而構成。以此方式，如之後說明，構成該光阻圖案45其在未配置該閘極凹陷22的該區域中具有一開口部分。
如於第6G圖中所示，進行乾式蝕刻，例如RIE，從而去除在未配置該光阻圖案45的該區域中該頂蓋層15、該電子供給層14及該間隔件層13的一部分或是所有部分，俾以構成該閘極凹陷22。就用於此乾式蝕刻作業，例如RIE，的該蝕刻氣體而言，使用一以氯為主的氣體(包括氯成分的氣體)。於本具體實施例中，將使用作為一蝕刻氣體的30 sccm之氯氣引導進入一蝕刻腔室中，該蝕刻腔室中的壓力係具體指明為2 Pa，施以20 W的射頻(RF)功率，從而進行RIE，俾以構成該閘極凹陷22。因此，如於第2圖中所示，該閘極凹陷22之該底部23可構成為一凸面形狀。亦即，該底部23可構成的該形狀中該中央部分23a係高於該周圍部分23b。為了將該閘極凹陷22之該底部23構成為一凸面形狀，如以上所述，較佳地，一狀況中該基板溫度係為相對低的，具體地，一情況中該基板溫度係藉由，例如，冷卻該基板而具體指明為周圍溫度或室溫或較低，以及一狀況中該所施加的偏壓係相對高的。所施加之偏壓係為高的該狀況，例如，係與所施加RF功率係為高的該狀況有關，因為一高RF功率致使一高的自偏壓。
如於第6H圖中所示，藉由一有機溶劑或是相似物去除該光阻圖案45。因此，該光阻圖案45係經去除，從而構成該閘極凹陷22。
如於第6I圖中所示，該絕緣薄膜31係構成位在該頂蓋層15及該閘極凹陷22之該表面上。於本具體實施例中，就該絕緣薄膜31而言，構成具有2奈米至200奈米之一厚度的一氧化鋁(Al2 O3 )薄膜。具體地，構成具有約10奈米之一厚度的一氧化鋁薄膜，從而構成該絕緣薄膜31。就用於構成該絕緣薄膜31的方法之實例而言，包括化學蒸氣沉積(CVD)、原子層沉積(ALD)、以及濺鍍。如此，該絕緣薄膜31可由氧化物、氮化物、氮氧化物或是矽(Si)、鋁(Al)、鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)、鎢(W)之相似物或是除了上述氧化鋁之外的相似者構成。
如於第6J圖中所示，一閘極32係構成位在具有該閘極凹陷22的該區域上將該絕緣薄膜31配置於其間。具體地，對該絕緣薄膜31施加一光阻劑並以一曝光裝置進行曝光及顯影，因此構成一光阻圖案，儘管於圖中未顯示，其在配置具有該閘極32的該區域中具有一開口區域。之後，藉由真空蒸發連續地構成具有約30奈米厚度的一鎳(Ni)薄膜以及具有約400奈米厚度的一金(Au)薄膜，因此構成一金屬薄膜。接續地，藉由使用有機溶劑或是相似物進行一剝落法，從而將構成位在該光阻圖案上的該金屬薄膜與該光阻圖案一同去除。因此，該閘極32係藉由在未配置具有該光阻圖案的該區域中所形成的該金屬薄膜所構成。
以此方式，可根據本具體實施例之用於製造半導體裝置的方法構成一半導體裝置。
就根據本具體實施例之用於製造半導體裝置的方法構成的該半導體裝置而言，該閘極凹陷22之該底部23係構成為一凸面形狀，因此該崩潰電壓係為高的，可防止或是減小介電崩潰及相似狀況，並且可靠度係為高的。
第7圖顯示於第1圖中所示該半導體裝置410及於第2圖中所示該半導體裝置10之閘極與汲極之間的崩潰電壓。於第1圖中所示其中該閘極凹陷422之該底部係為平坦的該半導體裝置410之該崩潰電壓係為330 V，然而於第2圖中所示其中該閘極凹陷22之該底部係構成為凸面形狀的該半導體裝置10之該崩潰電壓係為420 V。如以上所說明，就本具體實施例之該半導體裝置而言，能夠藉由將該閘極凹陷之該底部構成為凸面形狀而改良該崩潰電壓。
就用於將該閘極凹陷之該底部構成為凸面形狀的另一方法而言，該閘極凹陷之該底部係經乾式蝕刻為一平坦形狀，之後，藉由有機溶劑或相似物去除該光阻劑。接續地，以該一方式構成一光阻圖案以致該凹陷底部之二端部部分係經露出，並進行乾式蝕刻，因此該凹陷底部可構成為該凸面形狀。就另一方法而言，用於構成一閘極凹陷的一光阻圖案係經圖案化成為該凹陷中的一凸面形狀，進行乾式蝕刻，之後，藉由有機溶劑或相似物去除該光阻劑。以此方式，該凹陷底部可構成為一凸面形狀。
接著，將說明一第二具體實施例。
將相關於第8圖說明本具體實施例之一半導體裝置。本具體實施例之該半導體裝置110包括一半導體層其係由一電子運送層12、一電子供給層14以及一頂蓋層15，藉由磊晶成長構成在由半絕緣薄膜SiC或相似物構成的一基板11上。如此，使用作為一第一半導體層的該電子運送層12係由i-GaN所構成，使用作為一第二半導體層的該電子供給層14係由n-AlGaN所構成，以及使用作為一第三半導體層的該頂蓋層15係由n-GaN所構成。
因此，一二維電子氣體(2DEG)12a係構成位在該電子運送層12中接近介於該電子運送層12與該電子供給層14之間的介面。該閘極凹陷22係藉由蝕刻該頂蓋層15以及該電子供給層14之一部分所構成，並且該閘極凹陷22之該底部23係構成為一凸面形狀。亦即，該中央部分23a係構成為高於該周圍部分23b。之後將說明用於將該閘極凹陷22之該底部23構成為如以上所述的該凸面形狀的方法。此外，使用作為一閘極絕緣薄膜的一絕緣薄膜31係配置在該閘極凹陷22與該頂蓋層15之該底部23與該側表面上。一閘極32係配置在具有該閘極凹陷22的該區域上，將該絕緣薄膜31配置於其間。再者，一源極33及一汲極34係配置位在該電子供給層14上。如此，該源極33及該汲極34可配置位在該電子運送層12上。
接著，將相關於第9A至9J圖說明用於製造本具體實施例之該半導體裝置110的方法。
最初，如於第9A圖中所示，藉由MOVPE的磊晶成長在由半絕緣性SiC或相似物構成的一基板11上連續地構成該電子運送層12、該電子供給層14以及該頂蓋層15，俾以構成該半導體層。就該基板11而言，除了SiC之外可使用藍寶石、GaN及相似物。使用作為該第一半導體層的該電子運送層12係以該一方式由i-GaN構成因而該厚度成為約3微米。使用作為該第二半導體層的該電子供給層14係以該一方式由n-AlGaN構成因而該厚度成為約30奈米，並摻雜5x1018 cm-3 之矽作為不純物成分。使用作為該第三半導體層的該頂蓋層15係以該一方式由n-GaN構成因而該厚度成為約10奈米，並摻雜5x1018 cm-3 之矽作為不純物成分。因此，該2DEG 12a係構成位在該電子運送層12中接近介於該電子運送層12與該電子供給層14之間該介面。接著，藉由使用包括一氯成分的一氣體進行乾式蝕刻作業，並在接受該乾式蝕刻作業的該區域中構成一絕緣薄膜或是進行一預定離子之離子植入，因此構成該元件隔離區域。
接著，如於第9B圖中所示，構成一光阻圖案41。特別地，對該頂蓋層15之表面施以一光阻劑，並以一曝光裝置進行曝光及顯影作業，因此構成一光阻圖案41其在配置具有該源極33及該汲極34的該等區域中具有開口部分。
如於第9C圖中所示，藉由乾式蝕刻，例如，RIE，將未配置該光阻圖案41的該區域中該頂蓋層15與該電子供給層14之一部分去除，俾以構成開口區域42及43。此乾式蝕刻，例如，RIE，係藉由將作為一蝕刻氣體的一氣體，其包括氯成份，引導進入一腔室中而進行。
如於第9D圖中所示，經由真空蒸發連續地構成一鉭(Ta)薄膜其具有一約20奈米的厚度以及一鋁(Al)薄膜其具有一約200奈米的厚度，因此構成一金屬薄膜44。
如於第9E圖中所示，藉由使用一有機溶劑或相似物進行剝落法(lift-off)，從而將在該光阻圖案41上所構成的金屬薄膜44連同該光阻圖案41一同去除。因此，藉由在未配置該光阻圖案41的該等區域中，亦即，開口區域42及43，所構成的該金屬薄膜44構成該源極33及該汲極34。之後，該源極33及該汲極34係藉由在400℃至1000℃，例如，550℃的一溫度下進行一熱處理而產生歐姆接觸。
如於第9F圖中所示，將一光阻圖案45構成位在該源極33、該汲極34及該頂蓋層15之該等表面上。該光阻圖案45係藉由對該頂蓋層15及相似者之該等表面施以一光阻劑並利用一曝光裝置進行曝光及顯影而構成。以此方式，如之後說明，構成該光阻圖案45其在未配置該閘極凹陷22的該區域中具有一開口部分。
如於第9G圖中所示，進行乾式蝕刻，例如RIE，從而去除在未配置該光阻圖案45的該區域中該頂蓋層15及該電子供給層14的一部分或是所有部分，俾以構成該閘極凹陷22。就用於此乾式蝕刻作業，例如RIE，的該蝕刻氣體而言，使用包括氯成分的一氣體。於本具體實施例中，將使用作為一蝕刻氣體的30 sccm之氯氣引導進入一蝕刻腔室中，該蝕刻腔室中的壓力係具體指明為2 Pa，施以20 W的射頻(RF)功率，從而進行RIE，俾以構成該閘極凹陷22。因此，該閘極凹陷22之該底部23可構成為一凸面形狀。亦即，該底部23可以該一方式構成以致該中央部分23a係高於該周圍部分23b。為了將該閘極凹陷22之該底部23構成為一凸面形狀，如以上所述，較佳地，一狀況中該基板溫度係為相對低的，具體地，一狀況中該基板溫度係藉由，例如，冷卻該基板而具體指明為周圍溫度或室溫或較低，以及一狀況中該所施加的偏壓係相對高的。所施加之偏壓係為高的該狀況，例如，係與所施加RF功率係為高的該狀況有關。此係因為一高RF功率致使一高的自偏壓。
如於第9H圖中所示，藉由一有機溶劑或是相似物去除該光阻圖案45。因此，該光阻圖案45係經去除，從而構成該閘極凹陷22。
如於第9I圖中所示，該絕緣薄膜31係構成位在該頂蓋層15及該閘極凹陷22之該表面上。於本具體實施例中，就該絕緣薄膜31而言，構成具有2奈米至200奈米之一厚度的一氧化鋁薄膜。具體地，構成具有約10奈米之一厚度的一氧化鋁薄膜，從而構成該絕緣薄膜31。用於構成該絕緣薄膜31的方法之實例包括化學蒸氣沉積(CVD)、原子層沉積(ALD)、以及濺鍍。
如於第9J圖中所示，該閘極32係構成位在具有該閘極凹陷22的該區域上將該絕緣薄膜31配置於其間。具體地，對該絕緣薄膜31施加一光阻劑並以一曝光裝置進行曝光及顯影，因此構成一光阻圖案，儘管於該圖式中未顯示，其在配置具有該閘極32的該區域中具有一開口區域。之後，藉由真空蒸發連續地構成具有約30奈米厚度的一鎳(Ni)薄膜以及具有約400奈米厚度的一金(Au)薄膜，因此構成一金屬薄膜。接續地，藉由使用有機溶劑或是相似物進行一剝落法，從而將構成位在該光阻圖案上的該金屬薄膜與該光阻圖案一同去除。因此，該閘極32係藉由在未配置具有該光阻圖案的該區域中所形成的該金屬薄膜所構成。
以此方式，可根據本具體實施例之用於製造半導體裝置的方法構成一半導體裝置。除了以上所說明者之外的該等細節大體上係與該第一具體實施例相同。
接著，將說明一第三具體實施例。
將相關於第10圖說明本具體實施例之一半導體裝置。本具體實施例之該半導體裝置210包括一半導體層其係由一電子運送層12以及一電子供給層14，藉由磊晶成長構成在由半絕緣薄膜SiC或相似物構成的一基板11上。如此，使用作為一第一半導體層的該電子運送層12係由i-GaN所構成以及使用作為一第二半導體層的該電子供給層14係由n-AlGaN所構成。
因此，一二維電子氣體(2DEG)12a係構成位在該電子運送層12中接近介於該電子運送層12與該電子供給層14之間的介面。該閘極凹陷22係藉由蝕刻該電子供給層14之一部分所構成，並且該閘極凹陷22之該底部23係構成為一凸面形狀。亦即，該中央部分23a係構成為高於該周圍部分23b。之後將說明用於將該閘極凹陷22之該底部23構成為如以上所述的該凸面形狀的方法。此外，使用作為一閘極絕緣薄膜的一絕緣薄膜31係配置在該閘極凹陷22與該電子供給層14之該底部23與該側表面上。一閘極32係配置在具有該閘極凹陷22的該區域上，將該絕緣薄膜31配置於其間。再者，一源極33及一汲極34係配置位在該電子供給層14上。如此，該源極33及該汲極34可配置位在該電子運送層12上。
接著，將相關於第11A至11I圖說明用於製造本具體實施例之該半導體裝置210的方法。
最初，如於第11A圖中所示，藉由MOVPE的磊晶成長在由半絕緣性SiC或相似物構成的該基板11上連續地構成該電子運送層12及該電子供給層14，俾以構成該半導體層。就該基板11而言，除了SiC之外可使用藍寶石、GaN及相似物。使用作為該第一半導體層的該電子運送層12係以該一方式由i-GaN構成因而該厚度成為約3微米。使用作為該第二半導體層的該電子供給層14係以該一方式由n-AlGaN構成因而該厚度成為約30奈米，並摻雜5x1013 cm-3 之矽作為不純物成分。因此，該2DEG 12a係構成位在該電子運送層12中接近介於該電子運送層12與該電子供給層14之間該介面。接著，藉由使用包括一氯成分的一氣體進行乾式蝕刻作業，並在接受該乾式蝕刻作業的該區域中構成一絕緣薄膜或是進行一預定離子之離子植入，因此構成該元件隔離區域。
接著，如於第11B圖中所示，構成一光阻圖案41。特別地，對該電子供給層14之表面施以一光阻劑，並以一曝光裝置進行曝光及顯影作業，因此構成一光阻圖案41其在配置具有該源極33及該汲極34的該等區域中具有開口部分。
如於第11C圖中所示，藉由乾式蝕刻，例如，RIE，如所需地或是必需地將該電子供給層14之一部分去除。接續地，經由真空蒸發連續地構成一鉭(Ta)薄膜其具有一約20奈米的厚度以及一鋁(Al)薄膜其具有一約200奈米的厚度，因此構成一金屬薄膜44。
如於第11D圖中所示，藉由使用一有機溶劑或相似物進行剝落法(lift-off)，從而將在該光阻圖案41上所構成的金屬薄膜44連同該光阻圖案41一同去除。因此，藉由在未配置該光阻圖案41的該等區域中所構成的該金屬薄膜44構成該源極33及該汲極34。之後，該源極33及該汲極34係藉由在400℃至1000℃，例如，550℃的一溫度下進行一熱處理而產生歐姆接觸。
如於第11E圖中所示，將一光阻圖案45構成位在該源極33、該汲極34及該電子供給層14之該等表面上。該光阻圖案45係藉由對該電子供給層14及相似者之該等表面施以一光阻劑並利用一曝光裝置進行曝光及顯影而構成。以此方式，如之後說明，構成該光阻圖案45其在配置該閘極凹陷22的該區域中具有一開口部分。
如於第11F圖中所示，進行乾式蝕刻，例如RIE，從而去除在未配置該光阻圖案45的該區域中該電子供給層14的一部分或是所有部分，俾以構成該閘極凹陷22。就用於此乾式蝕刻作業，例如RIE，的該蝕刻氣體而言，使用包括氯成分的一氣體。於本具體實施例中，將使用作為一蝕刻氣體的30 sccm之氯氣引導進入一蝕刻腔室中，該蝕刻腔室中的壓力係具體指明為2 Pa，施以20 W的射頻(RF)功率，從而進行RIE，俾以構成該閘極凹陷22。因此，該閘極凹陷22之該底部23可構成為一凸面形狀。亦即，該底部23可以該一方式構成以致該中央部分23a係高於該周圍部分23b。為了將該閘極凹陷22之該底部23構成為一凸面形狀，如以上所述，較佳地，一狀況中該基板溫度係為相對低的，具體地，一狀況中該基板溫度係藉由，例如，冷卻該基板而具體指明為周圍溫度或室溫或較低，以及一狀況中該所施加的偏壓係相對高的。所施加之偏壓係為高的該狀況，例如，係與所施加RF功率係為高的該狀況有關。此係因為一高RF功率致使一高的自偏壓。
如於第11G圖中所示，藉由一有機溶劑或是相似物去除該光阻圖案45。因此，該光阻圖案45係經去除，從而構成該閘極凹陷22。
如於第11H圖中所示，該絕緣薄膜31係構成位在該電子供給層14及該閘極凹陷22之該表面上。於本具體實施例中，就該絕緣薄膜31而言，構成具有2奈米至200奈米之一厚度的一氧化鋁薄膜。具體地，構成具有約10奈米之一厚度的一氧化鋁薄膜，從而構成該絕緣薄膜31。用於構成該絕緣薄膜31的方法之實例包括化學蒸氣沉積(CVD)、原子層沉積(ALD)、以及濺鍍。
如於第11I圖中所示，該閘極32係構成位在具有該閘極凹陷22的該區域上將該絕緣薄膜31配置於其間。具體地，對該絕緣薄膜31施加一光阻劑並以一曝光裝置進行曝光及顯影，因此構成一光阻圖案，儘管於該圖式中未顯示，其在配置具有該閘極32的該區域中具有一開口區域。之後，藉由真空蒸發連續地構成具有約30奈米厚度的一鎳(Ni)薄膜以及具有約400奈米厚度的一金(Au)薄膜，因此構成一金屬薄膜。接續地，藉由使用有機溶劑或是相似物進行一剝落法，從而將構成位在該光阻圖案上的該金屬薄膜與該光阻圖案一同去除。因此，該閘極32係藉由在未配置具有該光阻圖案的該區域中所形成的該金屬薄膜所構成。
以此方式，可根據本具體實施例之用於製造半導體裝置的方法構成一半導體裝置。除了以上所說明者之外的該等細節大體上係與該第一具體實施例相同。
接著，將說明一第四具體實施例。於本具體實施例中，根據第一至第三具體實施例中之任一者的該半導體裝置係為分離封裝的。該一分離封裝的半導體裝置將相關於第12圖加以說明。如此，第12圖概略地顯示該分離封裝的半導體裝置之內部，以及該等電極與相似元件之佈置係與第一至第三具體實施例中所示者不同。
最初，於第一至第三具體實施例中任一者所構成的該半導體裝置係藉由切割成塊或相似方式加以切割，用以構成一以GaN為主的半導體材料之HEMT的一半導體晶片310。此半導體晶片310係利用一晶粒黏結劑321，例如焊料，固定至一導線架320。
之後，一閘極32係利用一接合線332連接、至一閘極引線323，以及一汲極34係利用一接合線334連接至一汲極引線324。如此，該接合線332、333及334係藉由一金屬材料，例如鋁，所構成。
接著，藉由一轉注模壓法進行利用一壓模樹脂340之樹脂密封作業。以此方式，可構成藉由使用一GaN為主材料之HEMT的一分離封裝半導體裝置。
接著，將相關於第13圖說明藉由使用GaN為主半導體材料之HEMT 350的一功率因素修正(PFC)電路，其係為於第一至第三具體實施例之任一者中所構成的一半導體裝置。此PFC電路係構成位在一電路板上，儘管於該圖式中未顯示，並且除了HEMT 350之外包括一二極體電橋361、一第一電容器362、一抗流線圈363、一二極體364以及一第二電容器365。該二極體電橋361之輸入側係經由終端371及372連接至一交流電(AC)電源。該二極體電橋361之輸出側中的一終端係連接至該第一電容器362之一終端，HEMT 350之一源極33(S)，該第二電容器365之一終端，以及一輸出終端373。再者，位在該二極體電橋361之輸出側中的另一終端係連接至該第一電容器362之另一終端以及該抗流線圈363之一終端。該抗流線圈363之另一終端係連接至HEMT 350的一汲極34(D)，以及該二極體364之該陽極終端。該二極體364之該陰極終端係連接至該第二電容器365之另一終端以及一輸出終端374。HEMT 350之該閘極32(G)係連接至一閘極驅動器，儘管於該圖式中未顯示。因此，此PFC電路經由該輸出終端373及374可獲得一直流(DC)電力。使用該一PFC電路同時併入一伺服器電源或相似者，因此可去除諧波分量，並可增加功率因素。
於本具體實施例中，使用第一至第三具體實施例之該等具有均勻一致特性以及展現高產率比的半導體裝置，因此，能夠穩定地以較低的費用以及較高的可靠性供應電力。
於此所列舉的所有實例及條件式文字係欲以針對教學法的目的用以幫助讀者瞭解本發明以及發明者所提供之概念，促進該技藝，並係視為未限制在該等具體敘述的實例及狀況，亦未限制在本說明書中該等實例之與本發明之優越性與劣等有關的組織。儘管已詳細地說明本發明之該等具體實施例，但應瞭解的是能夠作與之有關的不同變化、替換及交替，不致背離本發明之精神與範疇。
10．．．半導體裝置
11．．．基板
12．．．電子運送層
12a．．．二維電子氣體
12b,12c．．．區域
13．．．間隔件層
14‧‧‧電子供給層
15‧‧‧頂蓋層
22‧‧‧閘極凹陷
23‧‧‧底部
23a‧‧‧中央部分
23b‧‧‧周圍部分
31‧‧‧絕緣薄膜
32,32(G)‧‧‧閘極
33,33(S)‧‧‧源極
34,34(D)‧‧‧汲極
41‧‧‧光阻圖案
42,43‧‧‧開口區域
44‧‧‧金屬薄膜
45‧‧‧光阻圖案
110,210,410‧‧‧半導體裝置
310‧‧‧半導體晶片
320‧‧‧導線架
321‧‧‧晶粒黏結劑
323‧‧‧閘極引線
324‧‧‧汲極引線
332,334‧‧‧接合線
340‧‧‧壓模樹脂
350‧‧‧高電子遷移率電晶體
361‧‧‧二極體電橋
362‧‧‧第一電容器
363‧‧‧抗流線圈
364‧‧‧二極體
365‧‧‧第二電容器
371,372‧‧‧終端
373,374‧‧‧輸出終端
411‧‧‧基板
412‧‧‧i-GaN電子運送層
412a‧‧‧二維電子氣體
412b‧‧‧區域
413‧‧‧i-AlGaN間隔件層
414‧‧‧n-AlGaN電子供給層
415‧‧‧n-GaN頂蓋層
422‧‧‧閘極凹陷
431‧‧‧絕緣薄膜
432‧‧‧閘極
433‧‧‧源極
434‧‧‧汲極
A‧‧‧區域
第1圖係為由GaN或相似物所構成的HEMT之一說明圖；
第2圖係為根據一第一具體實施例的一半導體裝置的一結構圖；
第3圖係為根據該第一具體實施例之該半導體裝置的一說明圖；
第4圖係為根據該第一具體實施例的另一半導體裝置的一結構圖；
第5圖係為根據該第一具體實施例的另一半導體裝置的一結構圖；
第6A至6J圖係為用於製造根據該第一具體實施例的該半導體裝置之一方法之圖；
第7圖係為於一半導體裝置中一崩潰電壓的一說明圖；
第8圖係為根據一第二具體實施例的一半導體裝置的一結構圖；
第9A至9J圖係為用於製造根據該第二具體實施例的該半導體裝置之一方法之圖；
第10圖係為根據一第三具體實施例的一半導體裝置的一結構圖；
第11A至11I圖係為用於製造根據該第三具體實施例的該半導體裝置之一方法之圖；
第12圖係為根據一第四具體實施例的一分離封裝半導體裝置的一說明圖；以及
第13圖係為根據該第四具體實施例的一PFC電路的一電路圖。
10．．．半導體裝置
11．．．基板
12．．．電子運送層
12a．．．二維電子氣體
13．．．間隔件層
14．．．電子供給層
15．．．頂蓋層
22．．．閘極凹陷
23．．．底部
23a．．．中央部分
23b．．．周圍部分
31．．．絕緣薄膜
32．．．閘極
33．．．源極
34．．．汲極

Claims (20)

  1. 一種半導體裝置，其包含：一第一半導體層，其係配置在一基板上；一第二半導體層，其係配置在該第一半導體層上；一閘極凹陷，其係經由去除該第二半導體層之一部分或是所有的該第二半導體層而配置在該第一半導體層上之一預定區域中；一絕緣薄膜，其係配置在該閘極凹陷以及該第二半導體層上；一閘極，其係配置在該閘極凹陷上且有該絕緣薄膜置於其等之間；以及一源極及一汲極，其係配置在該第一半導體層或該第二半導體層上，藉此該閘極凹陷之一中央部分係高於該閘極凹陷之一周圍部分，以使相對應該中央部分之區域的電子密度高於相對應該周圍部分之區域的電子密度。
  2. 一種半導體裝置，其包含：一第一半導體層，其係配置在一基板上；一第二半導體層，其係配置在該第一半導體層上；一第三半導體層，其係配置在該第二半導體層上；一閘極凹陷，其係經由去除所有的該第三半導體層，以及去除該第二半導體層之一部份或是所有的該第二半導體層，而配置在該第一半導體層上之一預定區域中； 一絕緣薄膜，其係配置在該閘極凹陷以及該第三半導體層上；一閘極，其係配置在該閘極凹陷上且有該絕緣薄膜置於其等之間；以及一絕緣薄膜，其係配置在該閘極凹陷以及該第三半導體層上；一閘極，其係配置在該閘極凹陷上且有該絕緣薄膜置於其等之間；以及一源極及一汲極，其係配置在該第一半導體層或該第二半導體層上，藉此該閘極凹陷之一中央部分係高於該閘極凹陷之一周圍部分，以使相對應該中央部分之區域的電子密度高於相對應該周圍部分之區域的電子密度。
  3. 如申請專利範圍第2項之半導體裝置，其中該第三半導體層包含n-GaN。
  4. 如申請專利範圍第1項之半導體裝置，其中位在該閘極凹陷之一底部中，該第一半導體層係在該周圍部分處經曝光。
  5. 如申請專利範圍第1項之半導體裝置，其中該第一半導體層及該第二半導體層係由一氮化物半導體所構成。
  6. 如申請專利範圍第1項之半導體裝置，其中該第一半導體層包含i-GaN。
  7. 如申請專利範圍第1項之半導體裝置，其中該第二半導體層包含AlGaN或InAlN之任一者。
  8. 如申請專利範圍第1項之半導體裝置，其中一第四半導體層係配置在第一半導體層與該第二半導體層之間。
  9. 如申請專利範圍第8項之半導體裝置，其中位在該閘極凹陷之一底部中，該第四半導體層係在該中央部分、該周圍部分以及該中央部分與該周圍部分二者之任一者處經曝光。
  10. 如申請專利範圍第8項之半導體裝置，其中該第二半導體層及該第四半導體層包含AlGaN，以及位於該第四半導體層中鋁之成分比係低於位於該第二半導體層中鋁之成分比。
  11. 如申請專利範圍第1項之半導體裝置，其中該絕緣薄膜係由氧化物、氮化物以及矽(Si)、鋁(Al)、鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)及鎢(W)之氮氧化物所組成之群組中所選定的至少一材料所構成。
  12. 如申請專利範圍第1項之半導體裝置，其中該半導體裝置係為HEMT。
  13. 一種用於製造一半導體裝置的方法，其包含：構成一光阻圖案於一基板上的一第一半導體層以及一第二半導體層上；去除位在該光阻圖案之一開口區域中該第二半導體層之一部分或是所有的第二半導體層，俾以構成一閘極凹陷其具有一中央部分係較其之一周圍部分為高；去除該光阻圖案並構成一絕緣薄膜在該閘極凹陷及該第一半導體層上； 在該絕緣薄膜上該閘極凹陷之一區域中構成一閘極；以及在該半導體層上構成一源極及一汲極，且其中該閘極凹陷之該中央部分係高於該閘極凹陷之該周圍部分，以使相對應該中央部分之區域的電子密度高於相對應該周圍部分之區域的電子密度。
  14. 一種用於製造一半導體裝置的方法，其包含：構成一光阻圖案於一基板上的一第一半導體層、一第二半導體層以及一第三半導體層上；去除位在該光阻圖案之一開口區域中所有的第三半導體層，以及去除該第二半導體層之一部分或是所有的第二半導體層，俾以構成一閘極凹陷其具有一中央部分係較其之一周圍部分為高；去除該光阻圖案並構成一絕緣薄膜在該閘極凹陷及該第一半導體層上；在在該絕緣薄膜上該閘極凹陷之一區域中構成一閘極；以及構成一源極及一汲極在該半導體層上，且其中該閘極凹陷之該中央部分係高於該閘極凹陷之該周圍部分，以使相對應該中央部分之區域的電子密度高於相對應該周圍部分之區域的電子密度。
  15. 如申請專利範圍第13項之用於製造一半導體裝置的方法，其進一步包含：在該第一半導體層與該第二半導體層之間構成一 第四半導體層；以及該閘極凹陷係以一方式構成以致該閘極凹陷之一底部的一部分或是所有部分係由該第四半導體層所構成。
  16. 如申請專利範圍第13項之用於製造一半導體裝置的方法，其中該閘極凹陷之構成作業係藉由乾式蝕刻而進行。
  17. 如申請專利範圍第16項之用於製造一半導體裝置的方法，其中該閘極凹陷之構成作業係在該基板處於受冷卻的狀態時藉由使用包括一氯成分的一氣體的乾式蝕刻而進行。
  18. 如申請專利範圍第17項之用於製造一半導體裝置的方法，其中該基板係經冷卻至一溫度其低於或是大體上等於室溫。
  19. 如申請專利範圍第17項之用於製造一半導體裝置的方法，其中該包括氯成分的氣體係為由Cl2 、BCl3 及SiCl4 所組成的該群組中選定的至少一氣體。
  20. 如申請專利範圍第13項之用於製造一半導體裝置的方法，其中該半導體層係藉由磊晶成長所構成。
TW100140907A 2010-12-10 2011-11-09 半導體裝置及用於製造半導體裝置的方法 TWI466291B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010276379A JP5685917B2 (ja) 2010-12-10 2010-12-10 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201246539A TW201246539A (en) 2012-11-16
TWI466291B true TWI466291B (zh) 2014-12-21

Family

ID=46198466

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100140907A TWI466291B (zh) 2010-12-10 2011-11-09 半導體裝置及用於製造半導體裝置的方法

Country Status (4)

Country Link
US (1) US9276100B2 (zh)
JP (1) JP5685917B2 (zh)
CN (1) CN102569379B (zh)
TW (1) TWI466291B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082216A (ja) 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US8501566B1 (en) * 2012-09-11 2013-08-06 Nanya Technology Corp. Method for fabricating a recessed channel access transistor device
KR102024290B1 (ko) * 2012-11-08 2019-11-04 엘지이노텍 주식회사 전력 반도체 소자
JP6229501B2 (ja) * 2014-01-08 2017-11-15 富士通株式会社 半導体装置
JP6268007B2 (ja) * 2014-03-14 2018-01-24 株式会社東芝 半導体装置
CN107230709A (zh) * 2016-03-25 2017-10-03 北京大学 AlGaN/GaN MIS-HEMT的制作方法
JP7007548B2 (ja) * 2017-05-16 2022-01-24 富士通株式会社 化合物半導体装置及びその製造方法
JP7071878B2 (ja) 2018-05-29 2022-05-19 株式会社東芝 半導体装置
US11349003B2 (en) * 2019-05-15 2022-05-31 Cambridge Electronics, Inc. Transistor structure with a stress layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080283844A1 (en) * 2007-05-16 2008-11-20 Oki Electric Industry Co., Ltd. Method for manufacturing a field effect transistor having a field plate
US20090050937A1 (en) * 2003-12-26 2009-02-26 Panasonic Corporation Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
KR100530496B1 (ko) * 2004-04-20 2005-11-22 삼성전자주식회사 반도체 장치, 리세스 게이트 전극 형성 방법 및 반도체장치의 제조 방법
US7442609B2 (en) 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
KR20060026262A (ko) 2004-09-20 2006-03-23 삼성전자주식회사 리세스 셀 어레이 트랜지스터의 게이트 형성 방법 및 이에따른 게이트 구조
JP5179023B2 (ja) 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP2008053449A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
US7800116B2 (en) * 2007-03-29 2010-09-21 Panasonic Corporation Group III-nitride semiconductor device with a cap layer
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR20110026798A (ko) * 2009-09-08 2011-03-16 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
KR20120027987A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090050937A1 (en) * 2003-12-26 2009-02-26 Panasonic Corporation Semiconductor device and method for manufacturing semiconductor device
US20080283844A1 (en) * 2007-05-16 2008-11-20 Oki Electric Industry Co., Ltd. Method for manufacturing a field effect transistor having a field plate

Also Published As

Publication number Publication date
JP2012124440A (ja) 2012-06-28
TW201246539A (en) 2012-11-16
US20120146097A1 (en) 2012-06-14
CN102569379B (zh) 2015-09-09
JP5685917B2 (ja) 2015-03-18
US9276100B2 (en) 2016-03-01
CN102569379A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
TWI466291B (zh) 半導體裝置及用於製造半導體裝置的方法
TWI492378B (zh) 化合物半導體裝置及其製造方法
US9123793B2 (en) Method for manufacturing semiconductor apparatus having fluorine containing region formed in recessed portion of semiconductor layer
TWI452696B (zh) 化合物半導體裝置及其製造方法
TWI594431B (zh) 化合物半導體裝置及其製造方法
TWI515894B (zh) 半導體裝置及半導體裝置的製造方法
US8389351B2 (en) Method for fabricating semiconductor device
US20130193485A1 (en) Compound semiconductor device and method of manufacturing the same
TWI472036B (zh) 化合物半導體裝置及其製造方法
US8598571B2 (en) Method of manufacturing a compound semiconductor device with compound semiconductor lamination structure
JPWO2008035403A1 (ja) 電界効果トランジスタ
JP5712583B2 (ja) 化合物半導体装置及びその製造方法
JP6623691B2 (ja) 化合物半導体装置及びその製造方法
US9966445B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN111199883B (zh) 具有经调整的栅极-源极距离的hemt晶体管及其制造方法
TWI481034B (zh) 化合物半導體裝置及其製造方法
JP5673501B2 (ja) 化合物半導体装置
TWI528425B (zh) 氮基半導體裝置與其之製造方法
JP6372172B2 (ja) 化合物半導体装置及びその製造方法
JP6304304B2 (ja) 化合物半導体装置及びその製造方法
JP6216559B2 (ja) 化合物半導体装置及びその製造方法