TWI739051B - 鐵電記憶體 - Google Patents
鐵電記憶體 Download PDFInfo
- Publication number
- TWI739051B TWI739051B TW107144958A TW107144958A TWI739051B TW I739051 B TWI739051 B TW I739051B TW 107144958 A TW107144958 A TW 107144958A TW 107144958 A TW107144958 A TW 107144958A TW I739051 B TWI739051 B TW I739051B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- electrode
- ferroelectric
- antiferroelectric
- hafnium
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本發明提供一種鐵電記憶體，包括：一第一電極；一第二電極，與該第一電極對向設置；至少一鐵電層，設置於該第一電極與該第二電極之間；以及至少一反鐵電層，設置於該第一電極與該第二電極之間，其中該反鐵電層接觸該鐵電層。
Description
本發明係有關於一種鐵電記憶體，特別是有關於一種可提升元件操作次數的鐵電記憶體。
鐵電記憶體(Ferroelectric memories)是屬於破壞性讀取記憶體，對於操作次數的要求很高，因此舉凡有關提升操作次數的方法就有其價值性。傳統以氧化鉿(HfO)材料作為基礎的鐵電記憶體技術，其操作劣化大多在106
循環之後即會產生，不符產業上的需求。
為提升鐵電記憶體的操作次數，本發明提供一種鐵電記憶體，將具備鐵電延遲甦醒現象(delayed wake-up behavior)的反鐵電層(AFE)搭配鐵電層(FE)應用於鐵電記憶體並使兩者接觸。
本發明提供一種鐵電記憶體。該鐵電記憶體包括：一第一電極；一第二電極，與該第一電極對向設置；至少一鐵電層，設置於該第一電極與該第二電極之間；以及至少一反鐵電層，設置於該第一電極與該第二電極之間，其中該反鐵電層接觸該鐵電層。
在一實施例中，該至少一鐵電層包括一鐵電層，該至少一反鐵電層包括一反鐵電層，該鐵電層設置於該第一電極與該第二電極之間，以及該反鐵電層設置於該第一電極與該鐵電層之間。
在另一實施例中，該至少一鐵電層包括一鐵電層，該至少一反鐵電層包括一第一反鐵電層與一第二反鐵電層，該鐵電層設置於該第一電極與該第二電極之間，該第一反鐵電層設置於該第一電極與該鐵電層之間，以及該第二反鐵電層設置於該第二電極與該鐵電層之間。
在另一實施例中，該至少一鐵電層包括複數鐵電層，該至少一反鐵電層包括複數反鐵電層層，該等鐵電層與該等反鐵電層設置於該第一電極與該第二電極之間，並以一水平方向交替排列。
在另一實施例中，該至少一鐵電層包括一鐵電層，該至少一反鐵電層包括一反鐵電層，該鐵電層設置於該第一電極與該第二電極之間，以及該反鐵電層設置於該第二電極與該鐵電層之間。
在另一實施例中，該至少一鐵電層包括一第一鐵電層與一第二鐵電層，該至少一反鐵電層包括一反鐵電層，該反鐵電層設置於該第一電極與該第二電極之間，該第一鐵電層設置於該第一電極與該反鐵電層之間，以及該第二鐵電層設置於該第二電極與該反鐵電層之間。
在一實施例中，該第一電極與該第二電極包括半導體、導電介電質或金屬。在一實施例中，該第一電極與該第二電極包括鋯(Zr)、鉿(Hf)、氧化鈦(TiOx
)、氮化鈦(TiN)、鈦(Ti)、氮氧化鈦(TiON)、鉭(Ta)、氮化鉭(TaN)、鉭化矽(TaSi)、碳氮化鉭(TaCN)、氮化鋁鈦(TiAlN)、鋅(Zn)、氧化鋅(ZnO)、鎳(Ni)、矽化鎳(NiSi)、碳(C)、矽(Si)、氧化矽(SiOx
)、氮化矽(SiNx
)、氮氧化矽(SiONx
)、鍺(Ge)、鉑(Pt)、鋁(Al)、氮化鋁(AlN)、釔(Y)、釓(Gd)、鍶(Sr)、鎢(W)、矽化鎢(WSi)、氮化鎢(WN)、鎵(Ga)、或氮化鎵(GaN)。
在一實施例中，該鐵電層包括氧化鋯鉿(HfZrOx
)、氧化矽鉿(HfSiOx
)、氧化鉿(HfOx
)、氧化釔鉿(HfYOx
)、氧化釓鉿(HfGdOx
)、氧化鍶鉿(HfSrOx
)、氧化鈦鍶(SrTiOx
)、鈦酸鈣鍶(SrCaTiO3
)、Ag(Nb1−x
Ta x
)O3
、鈦酸鋇鍶(BaSrTiO3
)、或鈦酸鋇(BaTiO3
)。在部分實施例中，當該鐵電層為氧化鋯鉿(HfZrOx
)時，在氧化鋯鉿(HfZrOx
)中，鉿的含量高於鋯的含量。
在一實施例中，該反鐵電層包括氧化鋯鉿(HfZrOx
)、氧化鋯(ZrOx
)、氧化矽鉿(HfSiOx
)、氧化鋁鉿(HfAlOx
)、氧化鈦鍶(SrTiOx
)、鈦酸鈣鍶(SrCaTiO3
)、Ag(Nb1−x
Ta x
)O3
、鈦酸鋇鍶(BaSrTiO3
)、或鈦酸鋇 (BaTiO3
)。在部分實施例中，當該反鐵電層為氧化鋯鉿(HfZrOx
)時，在氧化鋯鉿(HfZrOx
)中，鋯的含量高於鉿的含量。
本發明將具備鐵電延遲甦醒現象(delayed wake-up behavior)的反鐵電層(AFE)搭配鐵電層(FE)應用於鐵電記憶體並使兩者接觸，雖鐵電層在元件操作的過程中會產生疲勞效應(fatigue effect)，然而，元件中的反鐵電層也同時會由原本具有的反鐵電特性轉換成鐵電特性，而具備了鐵電延遲甦醒現象，而此現象恰好可補償鐵電層所產生的疲勞效應，進而有效提升元件的操作次數達1010
或更多，減緩操作劣化的情況。
請參閱第1圖，本發明提供一種鐵電記憶體10。第1圖為鐵電記憶體10的剖面示意圖。
鐵電記憶體(Ferroelectric RAM，FeRAM) 10包括第一電極12、第二電極14、鐵電層(Ferroelectric，FE) 16、以及反鐵電層(Antiferroelectric，AFE) 18。第一電極12與第二電極14對向設置。鐵電層16設置於第一電極12與第二電極14之間。反鐵電層18設置於第一電極12與鐵電層16之間。反鐵電層18接觸鐵電層16。
在部分實施例中，第一電極12與第二電極14可包括例如半導體、導電介電質(conductive dielectrics)或金屬等材料。在一實施例中，第一電極12與第二電極14可包括但不限定於下列材料，例如，鋯(Zr)、鉿(Hf)、氧化鈦(TiOx
)、氮化鈦(TiN)、鈦(Ti)、氮氧化鈦(TiON)、鉭(Ta)、氮化鉭(TaN)、鉭化矽(TaSi)、碳氮化鉭(TaCN)、氮化鋁鈦(TiAlN)、鋅(Zn)、氧化鋅(ZnO)、鎳(Ni)、矽化鎳(NiSi)、碳(C)、矽(Si)、氧化矽(SiOx
)、氮化矽(SiNx
)、氮氧化矽(SiONx
)、鍺(Ge)、鉑(Pt)、鋁(Al)、氮化鋁(AlN)、釔(Y)、釓(Gd)、鍶(Sr)、鎢(W)、矽化鎢(WSi)、氮化鎢(WN)、鎵(Ga)、或氮化鎵(GaN)等材料。
在一實施例中，鐵電層(FE) 16可包括但不限定於下列材料，例如，氧化鋯鉿(HfZrOx
)、氧化矽鉿(HfSiOx
)、氧化鉿(HfOx
)、氧化釔鉿(HfYOx
)、氧化釓鉿(HfGdOx
)、氧化鍶鉿(HfSrOx
)、氧化鈦鍶(SrTiOx
)、鈦酸鈣鍶(SrCaTiO3
)、Ag(Nb1−x
Ta x
)O3
、鈦酸鋇鍶(BaSrTiO3
)、或鈦酸鋇(BaTiO3
)等材料。
在本實施例中，鐵電層(FE) 16為氧化鋯鉿(HfZrOx
)。在此氧化鋯鉿(HfZrOx
)中，鉿的含量高於鋯的含量。
在一實施例中，反鐵電層(AFE) 18可包括但不限定於下列材料，例如，氧化鋯鉿(HfZrOx
)、氧化鋯(ZrOx
)、氧化矽鉿(HfSiOx
)、氧化鋁鉿(HfAlOx
)、氧化鈦鍶(SrTiOx
)、鈦酸鈣鍶(SrCaTiO3
)、Ag(Nb1−x
Ta x
)O3
、鈦酸鋇鍶(BaSrTiO3
)、或鈦酸鋇 (BaTiO3
)等材料。
在本實施例中，反鐵電層(AFE) 18為氧化鋯鉿(HfZrOx
)。在此氧化鋯鉿(HfZrOx
)中，鋯的含量高於鉿的含量。
在一實施例中，鐵電層(FE) 16與反鐵電層(AFE) 18的組成可為類似材料，以避免兩層間產生介面。在部分實施例中，鐵電層(FE) 16與反鐵電層(AFE) 18的厚度可相同或不同。在部分實施例中，鐵電層(FE) 16與反鐵電層(AFE) 18的總厚度T大約介於5-15nm。
請參閱第2圖，根據本發明的一實施例，提供一種鐵電記憶體100。第2圖為鐵電記憶體100的剖面示意圖。
鐵電記憶體(Ferroelectric RAM，FeRAM) 100包括第一電極120、第二電極140、鐵電層(Ferroelectric，FE) 160、第一反鐵電層(Antiferroelectric，AFE) 180、以及第二反鐵電層(AFE) 190。第一電極120與第二電極140對向設置。鐵電層160設置於第一電極120與第二電極140之間。第一反鐵電層180設置於第一電極120與鐵電層160之間。第二反鐵電層190設置於第二電極140與鐵電層160之間。第一反鐵電層180與第二反鐵電層190均接觸鐵電層160。
在一實施例中，第一電極120與第二電極140可包括例如半導體、導電介電質(conductive dielectrics)或金屬等材料。在部分實施例中，第一電極120與第二電極140可包括但不限定於下列材料，例如，鋯(Zr)、鉿(Hf)、氧化鈦(TiOx
)、氮化鈦(TiN)、鈦(Ti)、氮氧化鈦(TiON)、鉭(Ta)、氮化鉭(TaN)、鉭化矽(TaSi)、碳氮化鉭(TaCN)、氮化鋁鈦(TiAlN)、鋅(Zn)、氧化鋅(ZnO)、鎳(Ni)、矽化鎳(NiSi)、碳(C)、矽(Si)、氧化矽(SiOx
)、氮化矽(SiNx
)、氮氧化矽(SiONx
)、鍺(Ge)、鉑(Pt)、鋁(Al)、氮化鋁(AlN)、釔(Y)、釓(Gd)、鍶(Sr)、鎢(W)、矽化鎢(WSi)、氮化鎢(WN)、鎵(Ga)、或氮化鎵(GaN)等材料。
在一實施例中，鐵電層(FE) 160可包括但不限定於下列材料，例如，氧化鋯鉿(HfZrOx
)、氧化矽鉿(HfSiOx
)、氧化鉿(HfOx
)、氧化釔鉿(HfYOx
)、氧化釓鉿(HfGdOx
)、氧化鍶鉿(HfSrOx
)、氧化鈦鍶(SrTiOx
)、鈦酸鈣鍶(SrCaTiO3
)、Ag(Nb1−x
Ta x
)O3
、鈦酸鋇鍶(BaSrTiO3
)、或鈦酸鋇(BaTiO3
)等材料。
在本實施例中，鐵電層(FE) 160為氧化鋯鉿(HfZrOx
)。在此氧化鋯鉿(HfZrOx
)中，鉿的含量高於鋯的含量。
在一實施例中，第一反鐵電層(AFE) 180與第二反鐵電層(AFE) 190可包括但不限定於下列材料，例如，氧化鋯鉿(HfZrOx
)、氧化鋯(ZrOx
)、氧化矽鉿(HfSiOx
)、氧化鋁鉿(HfAlOx
)、氧化鈦鍶(SrTiOx
)、鈦酸鈣鍶(SrCaTiO3
)、Ag(Nb1−x
Ta x
)O3
、鈦酸鋇鍶(BaSrTiO3
)、或鈦酸鋇 (BaTiO3
)等材料。
在本實施例中，第一反鐵電層(AFE) 180與第二反鐵電層(AFE) 190為氧化鋯鉿(HfZrOx
)。在此氧化鋯鉿(HfZrOx
)中，鋯的含量高於鉿的含量。
在一實施例中，鐵電層(FE) 160、第一反鐵電層(AFE) 180與第二反鐵電層(AFE) 190的組成可為類似材料，以避免各層間產生介面。在部分實施例中，鐵電層(FE) 160、第一反鐵電層(AFE) 180與第二反鐵電層(AFE) 190的厚度可相同或不同。在部分實施例中，鐵電層(FE) 160、第一反鐵電層(AFE) 180與第二反鐵電層(AFE) 190的總厚度T大約介於5-15nm。
請參閱第3圖，根據本發明的一實施例，提供一種鐵電記憶體200。第3圖為鐵電記憶體200的剖面示意圖。
鐵電記憶體(Ferroelectric RAM，FeRAM) 200包括第一電極220、第二電極240、複數鐵電層(Ferroelectric，FE) 260、以及複數反鐵電層(Antiferroelectric，AFE) 280。第一電極220與第二電極240對向設置。鐵電層260與反鐵電層280設置於第一電極220與第二電極240之間，並以一水平方向290交替排列。反鐵電層280均接觸鐵電層260，例如，反鐵電層280的兩側(280a、280b)均接觸相鄰的鐵電層260。
在一實施例中，第一電極220與第二電極240可包括例如半導體、導電介電質(conductive dielectrics)或金屬等材料。在部分實施例中，第一電極12與第二電極14可包括但不限定於下列材料，例如，鋯(Zr)、鉿(Hf)、氧化鈦(TiOx
)、氮化鈦(TiN)、鈦(Ti)、氮氧化鈦(TiON)、鉭(Ta)、氮化鉭(TaN)、鉭化矽(TaSi)、碳氮化鉭(TaCN)、氮化鋁鈦(TiAlN)、鋅(Zn)、氧化鋅(ZnO)、鎳(Ni)、矽化鎳(NiSi)、碳(C)、矽(Si)、氧化矽(SiOx
)、氮化矽(SiNx
)、氮氧化矽(SiONx
)、鍺(Ge)、鉑(Pt)、鋁(Al)、氮化鋁(AlN)、釔(Y)、釓(Gd)、鍶(Sr)、鎢(W)、矽化鎢(WSi)、氮化鎢(WN)、鎵(Ga)、或氮化鎵(GaN)等材料。
在一實施例中，鐵電層(FE) 260可包括但不限定於下列材料，例如，氧化鋯鉿(HfZrOx
)、氧化矽鉿(HfSiOx
)、氧化鉿(HfOx
)、氧化釔鉿(HfYOx
)、氧化釓鉿(HfGdOx
)、氧化鍶鉿(HfSrOx
)、氧化鈦鍶(SrTiOx
)、鈦酸鈣鍶(SrCaTiO3
)、Ag(Nb1−x
Ta x
)O3
、鈦酸鋇鍶(BaSrTiO3
)、或鈦酸鋇(BaTiO3
)等材料。
在本實施例中，鐵電層(FE) 260為氧化鋯鉿(HfZrOx
)。在此氧化鋯鉿(HfZrOx
)中，鉿的含量高於鋯的含量。
在一實施例中，反鐵電層(AFE) 280可包括但不限定於下列材料，例如，氧化鋯鉿(HfZrOx
)、氧化鋯(ZrOx
)、氧化矽鉿(HfSiOx
)、氧化鋁鉿(HfAlOx
)、氧化鈦鍶(SrTiOx
)、鈦酸鈣鍶(SrCaTiO3
)、Ag(Nb1−x
Ta x
)O3
、鈦酸鋇鍶(BaSrTiO3
)、或鈦酸鋇 (BaTiO3
)等材料。
在本實施例中，反鐵電層(AFE) 280為氧化鋯鉿(HfZrOx
)。在此氧化鋯鉿(HfZrOx
)中，鋯的含量高於鉿的含量。
在一實施例中，鐵電層(FE) 260與反鐵電層(AFE) 280的組成可為類似材料，以避免各層間產生介面。在一實施例中，鐵電層(FE) 260與反鐵電層(AFE) 280的厚度T’大約介於5-15nm。
請參閱第4圖，本發明的一實施例，提供一種鐵電記憶體500。第4圖為鐵電記憶體500的剖面示意圖。
鐵電記憶體(Ferroelectric RAM，FeRAM) 500包括第一電極520、第二電極540、鐵電層(Ferroelectric，FE) 560、以及反鐵電層(Antiferroelectric，AFE) 580。第一電極520與第二電極540對向設置。鐵電層560設置於第一電極520與第二電極540之間。反鐵電層580設置於第二電極540與鐵電層560之間。反鐵電層580接觸鐵電層560。
在一實施例中，第一電極520與第二電極540可包括例如半導體、導電介電質(conductive dielectrics)或金屬等材料。在部分實施例中，第一電極12與第二電極14可包括但不限定於下列材料，例如，鋯(Zr)、鉿(Hf)、氧化鈦(TiOx
)、氮化鈦(TiN)、鈦(Ti)、氮氧化鈦(TiON)、鉭(Ta)、氮化鉭(TaN)、鉭化矽(TaSi)、碳氮化鉭(TaCN)、氮化鋁鈦(TiAlN)、鋅(Zn)、氧化鋅(ZnO)、鎳(Ni)、矽化鎳(NiSi)、碳(C)、矽(Si)、氧化矽(SiOx
)、氮化矽(SiNx
)、氮氧化矽(SiONx
)、鍺(Ge)、鉑(Pt)、鋁(Al)、氮化鋁(AlN)、釔(Y)、釓(Gd)、鍶(Sr)、鎢(W)、矽化鎢(WSi)、氮化鎢(WN)、鎵(Ga)、或氮化鎵(GaN)等材料。
在一實施例中，鐵電層(FE) 560可包括但不限定於下列材料，例如，氧化鋯鉿(HfZrOx
)、氧化矽鉿(HfSiOx
)、氧化鉿(HfOx
)、氧化釔鉿(HfYOx
)、氧化釓鉿(HfGdOx
)、氧化鍶鉿(HfSrOx
)、氧化鈦鍶(SrTiOx
)、鈦酸鈣鍶(SrCaTiO3
)、Ag(Nb1−x
Ta x
)O3
、鈦酸鋇鍶(BaSrTiO3
)、或鈦酸鋇(BaTiO3
)等材料。
在本實施例中，鐵電層(FE) 560為氧化鋯鉿(HfZrOx
)。在此氧化鋯鉿(HfZrOx
)中，鉿的含量高於鋯的含量。
在一實施例中，反鐵電層(AFE) 580可包括但不限定於下列材料，例如，氧化鋯鉿(HfZrOx
)、氧化鋯(ZrOx
)、氧化矽鉿(HfSiOx
)、氧化鋁鉿(HfAlOx
)、氧化鈦鍶(SrTiOx
)、鈦酸鈣鍶(SrCaTiO3
)、Ag(Nb1−x
Ta x
)O3
、鈦酸鋇鍶(BaSrTiO3
)、或鈦酸鋇 (BaTiO3
)等材料。
在本實施例中，反鐵電層(AFE) 580為氧化鋯鉿(HfZrOx
)。在此氧化鋯鉿(HfZrOx
)中，鋯的含量高於鉿的含量。
在一實施例中，鐵電層(FE) 560與反鐵電層(AFE) 580的組成可為類似材料，以避免兩層間產生介面。在部分實施例中，鐵電層(FE) 560與反鐵電層(AFE) 580的厚度可相同或不同。在部分實施例中，鐵電層(FE) 560與反鐵電層(AFE) 580的總厚度T大約介於5-15nm。
請參閱第5圖，本發明的一實施例，提供一種鐵電記憶體1000。第5圖為鐵電記憶體1000的剖面示意圖。
鐵電記憶體(Ferroelectric RAM，FeRAM) 1000包括第一電極1200、第二電極1400、第一鐵電層(Ferroelectric，FE) 1600、第二鐵電層(FE) 1700、以及反鐵電層(Antiferroelectric，AFE) 1800。第一電極1200與第二電極1400對向設置。反鐵電層1800設置於第一電極1200與第二電極1400之間。第一鐵電層1600設置於第一電極1200與反鐵電層1800之間。第二鐵電層1700設置於第二電極1400與反鐵電層1800之間。第一鐵電層1600與第二鐵電層1700均接觸反鐵電層1800。
在一實施例中，第一電極1200與第二電極1400可包括例如半導體、導電介電質(conductive dielectrics)或金屬等材料。在一實施例中，第一電極120與第二電極140可包括但不限定於下列材料，例如，鋯(Zr)、鉿(Hf)、氧化鈦(TiOx
)、氮化鈦(TiN)、鈦(Ti)、氮氧化鈦(TiON)、鉭(Ta)、氮化鉭(TaN)、鉭化矽(TaSi)、碳氮化鉭(TaCN)、氮化鋁鈦(TiAlN)、鋅(Zn)、氧化鋅(ZnO)、鎳(Ni)、矽化鎳(NiSi)、碳(C)、矽(Si)、氧化矽(SiOx
)、氮化矽(SiNx
)、氮氧化矽(SiONx
)、鍺(Ge)、鉑(Pt)、鋁(Al)、氮化鋁(AlN)、釔(Y)、釓(Gd)、鍶(Sr)、鎢(W)、矽化鎢(WSi)、氮化鎢(WN)、鎵(Ga)、或氮化鎵(GaN)等材料。
在一實施例中，第一鐵電層(FE) 1600與第二鐵電層(FE) 1700可包括但不限定於下列材料，例如，氧化鋯鉿(HfZrOx
)、氧化矽鉿(HfSiOx
)、氧化鉿(HfOx
)、氧化釔鉿(HfYOx
)、氧化釓鉿(HfGdOx
)、氧化鍶鉿(HfSrOx
)、氧化鈦鍶(SrTiOx
)、鈦酸鈣鍶(SrCaTiO3
)、Ag(Nb1−x
Ta x
)O3
、鈦酸鋇鍶(BaSrTiO3
)、或鈦酸鋇(BaTiO3
)等材料。
在本實施例中，第一鐵電層(FE) 1600與第二鐵電層(FE) 1700為氧化鋯鉿(HfZrOx
)。在此氧化鋯鉿(HfZrOx
)中，鉿的含量高於鋯的含量。
在一實施例中，反鐵電層(AFE) 1800可包括但不限定於下列材料，例如，氧化鋯鉿(HfZrOx
)、氧化鋯(ZrOx
)、氧化矽鉿(HfSiOx
)、氧化鋁鉿(HfAlOx
)、氧化鈦鍶(SrTiOx
)、鈦酸鈣鍶(SrCaTiO3
)、Ag(Nb1−x
Ta x
)O3
、鈦酸鋇鍶(BaSrTiO3
)、或鈦酸鋇 (BaTiO3
)等材料。
在本實施例中，反鐵電層(AFE) 1800為氧化鋯鉿(HfZrOx
)。在此氧化鋯鉿(HfZrOx
)中，鋯的含量高於鉿的含量。
在一實施例中，第一鐵電層(FE) 1600、第二鐵電層(FE) 1700與反鐵電層(AFE) 1800的組成可為類似材料，以避免各層間產生介面。在一實施例中，第一鐵電層(FE) 1600、第二鐵電層(FE) 1700與反鐵電層(AFE) 1800的厚度可相同或不同。在部分實施例中，第一鐵電層(FE) 1600、第二鐵電層(FE) 1700與反鐵電層(AFE) 1800的總厚度T大約介於5-15nm。
實施例
實施例1
反鐵電層
(AFE)
電容
-
電壓特性的量測
在本實施例中，係針對厚度5nm的氧化鋯(ZrO)--反鐵電層(AFE)進行其電容-電壓特性的量測，量測結果如第6圖所示。在第6圖中，根據反鐵電層的電容值隨著施加電壓所產生的變化曲線可看出，氧化鋯元件具有反鐵電特性。反鐵電層在施加電壓的過程中，由原本具有的反鐵電特性轉換成鐵電特性，使得反鐵電層因此具備鐵電延遲甦醒現象(delayed wake-up behavior)。若將此具備鐵電延遲甦醒現象的反鐵電層應用於本發明鐵電記憶體時，將可有效補償鐵電層的疲勞效應(fatigue effect)。
實施例2
鐵電層
(FE)
電容
-
電壓特性的量測
在本實施例中，係針對厚度10nm的氧化鋯鉿(HfZrO)--鐵電層(FE)進行其電容-電壓特性的量測，量測結果如第7圖所示。在第7圖中，根據鐵電層的電容值隨著施加電壓所產生的變化曲線可看出，氧化鋯鉿元件具有鐵電特性。鐵電層在施加電壓的過程中，逐漸產生疲勞效應(fatigue effect)，致極化電荷(polarization)下降。若將此鐵電層搭配如實施例1具備鐵電延遲甦醒現象(delayed wake-up behavior)的反鐵電層應用於本發明鐵電記憶體時，將可有效補償此鐵電層所產生的疲勞效應。
實施例3
鐵電記憶體
(FeRAM)
電荷量與操作次數的關係
在本實施例中，係針對三種鐵電記憶體(裝置A、B、C)進行在不同操作次數下其電荷量變化的量測。裝置A是由厚度5nm的氧化鋯鉿(HfZrO)--反鐵電層(AFE)所構成的反鐵電元件，裝置B是由厚度10nm的氧化鋯鉿(HfZrO)--鐵電層(FE)所構成的鐵電元件，而裝置C則是由厚度5nm的氧化鋯鉿(HfZrO)--反鐵電層(AFE)以及厚度5nm的氧化鋯鉿(HfZrO)--鐵電層(FE)所共同構成的集積元件。裝置A是在電場強度2.8MV/cm以及操作頻率5M-Hz的條件下進行電荷量變化的量測，裝置B是在電場強度2.0MV/cm以及操作頻率5M-Hz的條件下進行電荷量變化的量測，而裝置C是在電場強度2.4MV/cm以及操作頻率5M-Hz的條件下進行電荷量變化的量測。裝置A、B、C的量測結果(曲線A、B、C)如第8圖所示。
在第8圖中，根據各裝置的電荷量隨著操作次數所產生的變化曲線可看出，裝置A (曲線A)的電荷量隨著操作次數的提升而提升，此即表示裝置A具備鐵電延遲甦醒現象(delayed wake-up behavior)。裝置B (曲線B)的電荷量隨著操作次數提升至一特定值(例如操作次數達105
之後)開始逐漸下降，此即表示裝置B在操作次數達105
之後已產生疲勞效應(fatigue effect)。裝置C (曲線C)的電荷量則是隨著操作次數的提升而先提升後下降，此即表示設置在裝置C的鐵電層雖有產生疲勞效應，但另設置在裝置C的反鐵電層可同時誘發產生鐵電延遲甦醒現象，而此現象有效補償了鐵電層所產生的疲勞效應，因此由曲線C可看出，裝置C的電荷量在操作次數達107
(＞105
)之後，才會逐漸下降，相較於裝置B，裝置C可有效提升元件的操作次數。
本發明將具備鐵電延遲甦醒現象(delayed wake-up behavior)的反鐵電層(AFE)搭配鐵電層(FE)應用於鐵電記憶體並使兩者接觸，雖鐵電層在元件操作的過程中會產生疲勞效應(fatigue effect)，然而，元件中的反鐵電層也同時會由原本具有的反鐵電特性轉換成鐵電特性，而具備了鐵電延遲甦醒現象，而此現象可補償鐵電層所產生的疲勞效應，進而有效提升元件的操作次數達1010
或更多，減緩操作劣化的情況。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
10、100、200、500、1000:鐵電記憶體12、120、220、520、1200:第一電極14、140、240、540、1400:第二電極16、160、260、560:鐵電層18、280、580、1800:反鐵電層180:第一反鐵電層190:第二反鐵電層280a、280b:反鐵電層的兩側290:水平方向1600:第一鐵電層1700:第二鐵電層T:鐵電層與反鐵電層的總厚度T’:鐵電層/反鐵電層的厚度
第1圖係根據本發明的一實施例，一種鐵電記憶體(FeRAM)的剖面示意圖； 第2圖係根據本發明的一實施例，一種鐵電記憶體(FeRAM)的剖面示意圖； 第3圖係根據本發明的一實施例，一種鐵電記憶體(FeRAM)的剖面示意圖； 第4圖係根據本發明的一實施例，一種鐵電記憶體(FeRAM)的剖面示意圖； 第5圖係根據本發明的一實施例，一種鐵電記憶體(FeRAM)的剖面示意圖； 第6圖係根據本發明的一實施例，一種反鐵電層(AFE)的電容-電壓特性圖； 第7圖係根據本發明的一實施例，一種鐵電層(FE)的電容-電壓特性圖；以及 第8圖係根據本發明的一實施例，一種鐵電記憶體(FeRAM)的電荷量與操作次數的關係圖。
10:鐵電記憶體
12:第一電極
14:第二電極
16:鐵電層
18:反鐵電層
Claims (9)
- 一種鐵電記憶體，包括：一第一電極；一第二電極，與該第一電極對向設置；至少一鐵電層，設置於該第一電極與該第二電極之間；以及至少一反鐵電層，設置於該第一電極與該第二電極之間，其中該反鐵電層接觸該鐵電層，且該鐵電層與該反鐵電層的總厚度介於5-15nm，其中該至少一鐵電層包括複數鐵電層，該至少一反鐵電層包括複數反鐵電層，該等鐵電層與該等反鐵電層垂直設置於該第一電極與該第二電極之間，且單一該鐵電層與單一該反鐵電層以平行於該第一電極與該第二電極的方向交替排列。
- 如申請專利範圍第1項所述的鐵電記憶體，其中該至少一鐵電層包括一鐵電層，該至少一反鐵電層包括一反鐵電層，該鐵電層設置於該第一電極與該第二電極之間，以及該反鐵電層設置於該第一電極與該鐵電層之間。
- 如申請專利範圍第1項所述的鐵電記憶體，其中該至少一鐵電層包括一鐵電層，該至少一反鐵電層包括一第一反鐵電層與一第二反鐵電層，該鐵電層設置於該第一電極與該第二電極之間，該第一反鐵電層設置於該第一電極與該鐵電層之間，以及該第二反鐵電層設置於該第二電極與該鐵電層之間。
- 如申請專利範圍第1項所述的鐵電記憶體，其中該至少一鐵電層包括一鐵電層，該至少一反鐵電層包括一反鐵電層，該鐵 電層設置於該第一電極與該第二電極之間，以及該反鐵電層設置於該第二電極與該鐵電層之間。
- 如申請專利範圍第1項所述的鐵電記憶體，其中該至少一鐵電層包括一第一鐵電層與一第二鐵電層，該至少一反鐵電層包括一反鐵電層，該反鐵電層設置於該第一電極與該第二電極之間，該第一鐵電層設置於該第一電極與該反鐵電層之間，以及該第二鐵電層設置於該第二電極與該反鐵電層之間。
- 如申請專利範圍第1項所述的鐵電記憶體，其中該第一電極與該第二電極包括半導體、導電介電質或金屬。
- 如申請專利範圍第6項所述的鐵電記憶體，其中該第一電極與該第二電極包括鋯(Zr)、鉿(Hf)、氧化鈦(TiOx)、氮化鈦(TiN)、鈦(Ti)、氮氧化鈦(TiON)、鉭(Ta)、氮化鉭(TaN)、鉭化矽(TaSi)、碳氮化鉭(TaCN)、氮化鋁鈦(TiAlN)、鋅(Zn)、氧化鋅(ZnO)、鎳(Ni)、矽化鎳(NiSi)、碳(C)、矽(Si)、氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiONx)、鍺(Ge)、鉑(Pt)、鋁(Al)、氮化鋁(AlN)、釔(Y)、釓(Gd)、鍶(Sr)、鎢(W)、矽化鎢(WSi)、氮化鎢(WN)、鎵(Ga)、或氮化鎵(GaN)。
- 如申請專利範圍第1項所述的鐵電記憶體，其中該鐵電層包括氧化鋯鉿(HfZrOx)、氧化矽鉿(HfSiOx)、氧化鉿(HfOx)、氧化釔鉿(HfYOx)、氧化釓鉿(HfGdOx)、氧化鍶鉿(HfSrOx)、氧化鈦鍶(SrTiOx)、鈦酸鈣鍶(SrCaTiO3)、Ag(Nb1-x Ta x )O3、鈦酸鋇鍶(BaSrTiO3)、或鈦酸鋇(BaTiO3)，在氧化鋯鉿(HfZrOx)中， 鉿的含量高於鋯的含量。
- 如申請專利範圍第1項所述的鐵電記憶體，其中該反鐵電層包括氧化鋯鉿(HfZrOx)、氧化鋯(ZrOx)、氧化矽鉿(HfSiOx)、氧化鋁鉿(HfAlOx)、氧化鈦鍶(SrTiOx)、鈦酸鈣鍶(SrCaTiO3)、Ag(Nb1-x Ta x )O3、鈦酸鋇鍶(BaSrTiO3)、或鈦酸鋇(BaTiO3)，在氧化鋯鉿(HfZrOx)中，鋯的含量高於鉿的含量。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107144958A TWI739051B (zh) | 2018-12-13 | 2018-12-13 | 鐵電記憶體 |
| US16/270,706 US10833091B2 (en) | 2018-12-13 | 2019-02-08 | Ferroelectric memories |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107144958A TWI739051B (zh) | 2018-12-13 | 2018-12-13 | 鐵電記憶體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202022866A TW202022866A (zh) | 2020-06-16 |
| TWI739051B true TWI739051B (zh) | 2021-09-11 |
Family
ID=71072921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107144958A TWI739051B (zh) | 2018-12-13 | 2018-12-13 | 鐵電記憶體 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10833091B2 (zh) |
| TW (1) | TWI739051B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11502103B2 (en) | 2018-08-28 | 2022-11-15 | Intel Corporation | Memory cell with a ferroelectric capacitor integrated with a transtor gate |
| CN112928116B (zh) * | 2019-12-06 | 2024-03-22 | 财团法人工业技术研究院 | 铁电记忆体 |
| KR20210142356A (ko) * | 2020-05-18 | 2021-11-25 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| US11980037B2 (en) | 2020-06-19 | 2024-05-07 | Intel Corporation | Memory cells with ferroelectric capacitors separate from transistor gate stacks |
| CN111952288B (zh) * | 2020-08-25 | 2022-07-26 | 无锡拍字节科技有限公司 | 铁电存储器及其制造方法 |
| US11888019B2 (en) * | 2020-12-17 | 2024-01-30 | Micron Technology, Inc. | Ferroelectric devices |
| KR20230015232A (ko) * | 2021-07-22 | 2023-01-31 | 삼성전자주식회사 | 반강유전 박막 구조체 및 이를 포함하는 전자 소자 |
| CN113690370A (zh) * | 2021-09-15 | 2021-11-23 | 复旦大学 | 能量存储电容器及其制备方法 |
| US20230097184A1 (en) * | 2021-09-24 | 2023-03-30 | Intel Corporation | Integrated circuits with high dielectric constant interfacial layering |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172385B1 (en) * | 1998-10-30 | 2001-01-09 | International Business Machines Corporation | Multilayer ferroelectric capacitor structure |
| US20080107885A1 (en) * | 2006-07-12 | 2008-05-08 | Alpay S P | High-capacity, low-leakage multilayer dielectric stacks |
| US20170256552A1 (en) * | 2016-03-01 | 2017-09-07 | Namlab Ggmbh | Application of Antiferroelectric Like Materials in Non-Volatile Memory Devices |
| US20180233573A1 (en) * | 2015-08-11 | 2018-08-16 | James Lin | Integrated circuit including ferroelectric memory cells and methods for manufacturing |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002525876A (ja) | 1998-09-24 | 2002-08-13 | テルコーディア テクノロジーズ インコーポレイテッド | 正方晶度の低い強誘電体薄膜 |
| US6541806B2 (en) | 1999-01-14 | 2003-04-01 | Symetrix Corporation | Ferroelectric device with capping layer and method of making same |
| US6635498B2 (en) | 2001-12-20 | 2003-10-21 | Texas Instruments Incorporated | Method of patterning a FeRAM capacitor with a sidewall during bottom electrode etch |
| US7781358B2 (en) | 2008-02-15 | 2010-08-24 | Trs Technologies, Inc. | Antiferroelectric multilayer ceramic capacitor |
| US7791149B2 (en) * | 2008-07-10 | 2010-09-07 | Qimonda Ag | Integrated circuit including a dielectric layer |
| US9053802B2 (en) | 2013-06-04 | 2015-06-09 | Namlab Ggmbh | Ferroelectric memory cell for an integrated circuit |
| US9269785B2 (en) | 2014-01-27 | 2016-02-23 | Globalfoundries Inc. | Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device |
| US10043565B2 (en) | 2014-03-14 | 2018-08-07 | The United States Of America As Represented By The Secretary Of The Army | Ferroelectric mechanical memory based on remanent displacement and method |
| WO2015141625A1 (ja) | 2014-03-17 | 2015-09-24 | 株式会社 東芝 | 不揮発性記憶装置 |
| US9558804B2 (en) | 2014-07-23 | 2017-01-31 | Namlab Ggmbh | Charge storage ferroelectric memory hybrid and erase scheme |
| DE102015015854B4 (de) | 2015-12-03 | 2021-01-28 | Namlab Ggmbh | Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung |
| KR102494684B1 (ko) * | 2018-05-10 | 2023-02-02 | 에스케이하이닉스 주식회사 | 강유전성 반도체 소자 및 이의 제조 방법 |
-
2018
- 2018-12-13 TW TW107144958A patent/TWI739051B/zh active
-
2019
- 2019-02-08 US US16/270,706 patent/US10833091B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172385B1 (en) * | 1998-10-30 | 2001-01-09 | International Business Machines Corporation | Multilayer ferroelectric capacitor structure |
| US20080107885A1 (en) * | 2006-07-12 | 2008-05-08 | Alpay S P | High-capacity, low-leakage multilayer dielectric stacks |
| US20180233573A1 (en) * | 2015-08-11 | 2018-08-16 | James Lin | Integrated circuit including ferroelectric memory cells and methods for manufacturing |
| US20170256552A1 (en) * | 2016-03-01 | 2017-09-07 | Namlab Ggmbh | Application of Antiferroelectric Like Materials in Non-Volatile Memory Devices |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200194443A1 (en) | 2020-06-18 |
| TW202022866A (zh) | 2020-06-16 |
| US10833091B2 (en) | 2020-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI739051B (zh) | 鐵電記憶體 | |
| JP4185056B2 (ja) | 絶縁膜、および半導体装置 | |
| KR101442238B1 (ko) | 고압 산소 열처리를 통한 반도체 소자의 제조방법 | |
| EP3910687A1 (en) | Thin film structure and semiconductor device including the same | |
| TWI737246B (zh) | 鐵電記憶體 | |
| KR20210085460A (ko) | 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법 | |
| US10872966B1 (en) | Storage memory device | |
| CN105552116A (zh) | 金属栅极结构与其形成方法 | |
| TWI744784B (zh) | 鐵電記憶體及其製造方法 | |
| TWI775427B (zh) | 鐵電記憶體 | |
| JP2006120848A (ja) | 半導体装置及びその製造方法 | |
| TWI683420B (zh) | 具垂直型場效電晶體的混合式儲存記憶體 | |
| KR101385735B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| TWI521705B (zh) | 鰭狀場效電晶體及其製程 | |
| KR20220060446A (ko) | 반도체 소자 및 이를 포함하는 반도체 장치 | |
| TWI514546B (zh) | 具有金屬雙層之電容結構及其使用方法 | |
| KR20100093360A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| TW201929013A (zh) | 電容結構的製作方法 | |
| TW201541650A (zh) | 高崩潰電壓金屬－絕緣體－金屬電容器 | |
| TWI529803B (zh) | 半導體製程 | |
| CN103117297B (zh) | 半导体结构及其制作工艺 | |
| TWI534894B (zh) | 半導體結構及其製程 | |
| TWI565062B (zh) | 半導體結構及其製程 | |
| TW201431046A (zh) | 具低-高-低能帶結構作為儲存層之電荷陷阱式快閃記憶體裝置 | |
| TW201314783A (zh) | 半導體製程 |